KR100509659B1 - 반도체장치기판연마공정 - Google Patents

반도체장치기판연마공정 Download PDF

Info

Publication number
KR100509659B1
KR100509659B1 KR1019970072209A KR19970072209A KR100509659B1 KR 100509659 B1 KR100509659 B1 KR 100509659B1 KR 1019970072209 A KR1019970072209 A KR 1019970072209A KR 19970072209 A KR19970072209 A KR 19970072209A KR 100509659 B1 KR100509659 B1 KR 100509659B1
Authority
KR
South Korea
Prior art keywords
polishing
pad
layer
semiconductor device
device substrate
Prior art date
Application number
KR1019970072209A
Other languages
English (en)
Other versions
KR19980064490A (ko
Inventor
승 씨. 김
라지브 바자
마크 에이. 잘레스키
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR19980064490A publication Critical patent/KR19980064490A/ko
Application granted granted Critical
Publication of KR100509659B1 publication Critical patent/KR100509659B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B24B37/24—Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Abstract

다공질 구조를 갖는 연마 패드(polishing pad: 34)는 2개의 다른 재료들(56,58)을 연마한다. 비교적 보다 부드러운 패드와 컨디셔닝(conditioning)을 사용함으로써, 다른 재료들(56, 58)을 연마하는데 비교적 일정한 시간들이 사용될 수 있다. 이것은 연마를 보다 더 예측 가능하게 하며, 단일 연마 패드(34)를 사용하여 연마될 수 있는 기판의 수를 증가시킨다. 통상, 연마 패드(34)는 연마율이 너무 낮아질 경우가 아니라 연마기에서 다른 보수(maintenance)가 수행될 때 변경된다.

Description

반도체 장치 기판 연마 공정
발명의 분야
본 발명은 일반적으로 연마 공정에 관한 것으로서, 특히 반도체 장치 기판들을 연마하기 위한 공정에 관한 것이다.
발명의 배경
반도체 장치에 존재하는 다양한 재료를 연마하기 위해 현재 화학 기계적 연마(Chemical mechanical polishing: CMP)가 사용되고 있다. 이들 재료들에는 텅스텐, 알루미늄, 구리 등의 금속들이 포함된다. 연마되는 재료의 유형에 상관없이, 유사한 기술들이 사용된다. 예컨대, 연마 시스템은 통상 연마 패드가 부착되는 연마 압반(platen)을 포함한다. 연마 압반이 회전하는 동안 현탄액(slurry)이 투여되면서 반도체 웨이퍼가 그 패드에 압착된다. 현탄액과 연마되는 층간의 화학적 반응과 현탄액 내의 연마제와 연마되는 층간의 기계적 반응의 조합으로 인해 층의 평탄화가 이루어진다.
연마 공정의 특성들에 영향을 주는 한가지 요인은 사용된 연마 패드의 유형이다. 도 1은 폴리우레탄 매트릭스 내에 산재된 다수의 파이버들(fibers:12)을 포함하는 패드(10)를 도시한다. 상업적으로 이용가능한 패드에서, 파이버(12)는 폴리에스테르 또는 셀룰로오스를 포함한다. 그러한 상업적으로 이용가능한 한가지 연마 패드로는 델라웨어 윌밍턴의 로델사(Rodel, Inc.)가 판매하며, 폴리에스테르 파이버들을 갖는 Suba 500 패드가 있다. 도 2는 다수의 중합체 입자(16) 및 다수의 구멍들(voids:17)을 포함하는 연마 패드(14)를 도시한다. 구멍들(17)은 가열 처리에 따라 폴리우레탄 매트릭스(18)에 생성된다. 도 2에 도시된 것과 유사한 구조를 갖는 상업적으로 이용가능한 연마 패드로는 역시 로델사에 의해 제조 및 판매되는 IC-1000 패드가 있다.
도 1 및 도 2에 도시된 것과 같은 연마 패드들은 동일 연마 동작동안 2개의 다른 재료를 연마하는데 있어서 이상적인 조건들을 제공하지 않는다. 예컨대, 산화물층 위에 놓인 전도층을 연마할 때, 전도 재료는 웨이퍼의 중심에 비해 주변에서 더 빨리 제거되는 경향이 있다. 따라서, 연마 패드는 산화물층과 전도층에 동시에 노출된다. 한가지 문제점은 글레이징(glazing)이라 알려진 현상이 발생하여 패드 표면을 평활화(smooth)시킨다는 것이다. 글레이징의 문제점을 제거하기 위해, 예컨대 다이아몬드 디스크를 사용한 컨디셔닝이 수행된다. 컨디셔닝은 연마 패드의 표면에서 매우 얇은 층을 갈아냄으로써 원래의 다공성 및 텍스쳐(texture)에 근접하게 연마 패드를 복원하는 처리이다. 다이아몬드 디스크가 그 경도 때문에 이 제거를 위해 사용된다.
단단한 컨디셔닝 디스크들은 특히 전도성 재료 연마에 사용될 경우 문제를 유발한다. 상업적으로 이용가능한 다이아몬드 디스크는 니켈과 같은 도금 재료에 의해 디스크 상의 적소에서 지탱되는 다이아몬드 입자들을 포함한다. 전도층이 연마되고 있는 동안 컨디셔닝이 이루어지면, 통상 전도층을 제거하는데 사용되는 현탄액은 컨디셔닝 디스크 상에 다이아몬드를 지탱하는데 사용되는 도금 금속(plating metal)에 침투한다. 따라서, 시간이 경과할수록, 디스크 상의 다이아몬드 입자들이 흩어져서 현탄액을 오염시키고 무엇보다도 웨이퍼 상에 스크래치(scratches) 및 많은 수의 입자를 초래할 수 있다.
동일한 연마 단계 중에 전도성 재료와 비전도성(산화물) 재료를 연마하는 문제점들은 제쳐놓고, 두 개의 다른 전도성 재료들을 동일한 단계에서 연마할 때에도 역시 문제점들이 존재한다. 예컨대, 티타늄/티타늄 질화물층 상에 증착되는 텅스텐을 연마할 때, 텅스텐과 티타늄 재료들의 연마 특성들은 매우 다르다. 티타늄 및 티타늄 질화물은 텅스텐 연마를 위해 최적화된 공정을 사용하여 연마하기에 비교적 어려운 재료이다. 티타늄 및 티타늄 질화물을 성공적으로 연마하는 현탄액 공식들은 다른 현탄액만큼 빠르게 텅스텐을 연마하지 못한다. 그러나, 이들 다른 현탄액들은 티타늄 또는 티타늄 질화물을 제거하기에 비효율적이다. 대부분의 경우, 하나의 재료 예컨대 텅스텐을 위한 연마 조건들을 최적화하면, 티타늄 또는 티타늄 질화물과 같은 다른 재료들의 연마 특성들의 악화가 초래된다.
따라서, 이 산업분야에서는 제조 환경에 대해 전도성 있는 가격 효율적인 방법으로 두 개의 다른 재료들을 효과적으로 연마할 수 있는 연마 공정을 제공하는 것이 필요하다.
본 발명은 예로서 설명되며, 첨부된 도면들에 한정되지 않으며, 도면에서 유사한 참조번호는 유사한 소자들을 나타낸다.
당업자라면 도면들 내의 소자들이 단순 및 명료성을 위해 도시된 것이며, 반드시 정확한 척도로 그려진 것이 아님을 인식할 것이다. 예컨대, 본 발명의 실시예(들)에 대한 이해를 돕기 위해 도면들 중 몇몇 소자들의 치수들은 다른 소자에 비해 과장되어 있다.
반도체 장치 기판을 연마하기 위한 공정은 동일한 연마 단계에서 연마되어야 하는 두 개의 다른 재료들을 포함한다. 일 실시예에서, 텅스텐층은 아래에 놓인 티타늄 또는 티타늄 질화물층과 함께 연마된다. 이들 층들을 연마하기 위해, 반도체 장치 기판은 연마 패드 위에 배치된다. 연마 패드는 현재 마감(finishing) 또는 버프(buff) 패드로서 산업에 사용되는 것과 매우 유사한, 후면층(backing layer) 상에 다공질 구조가 갖는 중합체 기반의 패드를 포함한다. 질산 제 2 철(Fe(NO3)3)과 알루미늄 입자들을 포함하는 연마 현탄액이 텅스텐층을 제거하는데 사용된다. 동일한 패드 및 현탄액이 아래에 놓인 티타늄 또는 티타늄 질화물층을 제거하는데 사용된다.
통상 티타늄 및 티타늄 질화물은 제거하기가 더 어려우므로, 그 재료를 제거하기 위해 마감 또는 버프 패드를 사용하는 것만으로는 불충분할 수도 있다. 따라서, 일 실시예에서는 적절한 연마를 얻기 위해 충분한 다공칠 표면을 설정 또는 유지하도록 마감 또는 버프 패드가 컨디셔닝된다. 패드의 컨디셔닝은 반도체 장치 기판의 연마전, 연마 중, 또는 연마 후에 이루어진다. 본 명세서에 사용되는 바와 같이, 반도체 장치 기판은 비결정 실리콘 반도체 웨이퍼, 절연체상 반도체(semiconductor-on-insulator) 웨이퍼 등과 같은 반도체 장치들을 형성하는데 사용되는 임의의 기판을 포함한다.
도 3은 연마 압반(22) 및 마감 압반(24)을 포함하는 연마기(20)를 도시한다. 연마 암(polishing arm: 26)은 연마될 층을 포함하는 반도체 장치 기판(27)을 지탱하며, 기판(27)을 연마 압반(22)위로 이동시킨다. 다음에 기판(27)은 연마 압반(22)에 압착되고 압반이 회전하면서 연마가 시작된다. 연마 압반(22)은 연마 패드(도 3에는 도시되지 않음, 도 4 참조)를 포함한다. 기판(27)의 연마중에, 연마기의 컨디셔닝 암(28)은 컨디셔닝 디스크(29)을 연마 압반(22)상의 연마 패드에 압착시킨다. 컨디셔닝 디스크(29)는 컨디셔닝 암(28)을 따라 압반(22)의 중심에서 에지로 변위된다. 컨디셔닝 디스크(29)는 연마 패드 표면을 적절한 다공질 상태로 회복시키는 것을 돕는다. 연마되는 층의 원하는 양이 기판(27)에서 제거될 때까지 연마는 계속된다.
재료 제거후에, 연마 암(26)은 마감 압반(24)상으로 기판(27)을 이동시킨다. 마감 압반(24) 역시 회전 압반이며, 종래의 연마에 통상 사용되는 패드보다 훨씬 더 부드러운 마감 패드 또는 버프 패드를 포함한다. 전통적으로 마감 압반(24)에 더 부드러운 패드를 사용하는 목적은 반도체 장치 기판(27)의 노출된 표면을 평활화시키고 기판(27) 표면 근처에 놓인 남은 연마제 입자들을 제거하기 위한 것이다.
본 발명에 따라, 연마 압반(22) 상에 사용된 연마 패드는 종래의 마감 패드 또는 버프 패드와 더 유사하다. 일 실시예에서, 동일 유형의 패드가 양 압반들(22 및 24)에 사용된다. 도 4는 본 발명에 따라 사용된 연마 패드(34)의 단면도를 도시한다. 패드(34)의 구조는 도 1 및 도 2에 도시된 종래의 패드에 비해, 마감 패드 또는 버프 패드용으로 통상 사용되는 구조들과 더 유사하다.
도 4의 연마 패드(34)는 중합체 후면층(38)상에 차례로 정렬되는, 다수의 수직 배향된 긴 구멍들(pores:38)을 포함한다. 인접 구멍(36)들은 벌집 구조와 아주 유사하게 공통의 세포벽을 공유한다. 그러나, 구멍들은 패드의 상부에서 보아 반드시 육각형 형태일 필요는 없다. 도 4에 도시된 구멍의 구조는 때때로 다공질 중합체 구조로 언급된다. 이와 달리, 도 1 및 도 2에 도시된 것처럼, 반도체 장치 기판으로부터 층을 제거하는데 사용된 종래의 연마 패드는 정돈된 수직 배향 없이 무작위로 분포된 구멍들, 파이버들, 또는 필러들(fillers)을 포함한다.
본 발명에 따라 사용된 연마 패드(34)와 종래 연마 패드의 또 다른 차이점은 두 유형의 패드들의 경도이다. 연마 패드에 있어서, 연마 중에 반도체 장치 기판에 접촉되는 연마패드의 층은 경도에 의해 특징지워 질 수 있다. 패드(34)에 대해 언급하면, 후면층(38)이 아니라 구멍들(36)을 갖는 층의 경도가 측정된다. 본 발명에 따라 연마에 사용된 패드는 약 45보다 낮으며 보통 약 35보다 낮은 쇼어(Shore) D 경도를 가진다. 도 1 및 도 2에 도시된 것과 같은 패드의 쇼어 D 경도는 통상 50을 넘는, 보통 60에 가까운 것이다.
일 실시예에서, 기판(27)의 연마에 사용된 연마 패드(34)는 델라웨어 윌밍스턴의 로델사에 의해 제조 및 판매되는 폴리텍스(Politex) 패드이다. 다른 적합한 패드로는 로델의 UR 100, 750, 205 패드들이 있다. 다른 패드 제조사로부터의 호환가능한 패드들이 사용될 수도 있다.
전술된 것처럼, 연마 패드(34)는 종래 연마들에 사용된 연마 패드보다 부드럽다. 기판의 연마전, 연마 중 또는 연마 후에 패드를 컨디셔닝하기 위해 컨디셔너(conditioner)가 사용된다. 본 발명에서는 보다 정교하고 부드러운 연마 패드가 사용되므로 본 발명을 실현하는데 있어 컨디셔닝 패드들에 대한 임의의 전통적인 수단이 사용되어서는 안된다. 예컨대, 도 1 및 도 2에 도시된 것과 같은 종래의 연마 패드를 컨디셔닝 또는 디글레이징(deglaze)하기 위해 사용되는 다이아몬드 디스크는 연마 패드(34)를 컨디셔닝하는데 사용되어서는 안된다. 다이아몬드 디스크들이 사용되면, 연마 패드(34)의 다공질 구조는 디스크 상의 다이아몬드 입자들에 의해 찢어지거나 심각하게 손상될 것이다.
따라서, 본 발명에 따라 다른 유형의 컨디셔너가 사용된다. 그런 컨디셔너는 디스크(29)의 저면도를 포함하는 도 5에 도시된 컨디셔닝 디스크(29)이다. 달리 말해서, 도 5의 도면은 컨디셔닝 중에 연마 압반(22)상에서 연마 패드(34)에 압착되는 컨디셔닝 디스크(29)의 표면을 도시한다. 도시된 것처럼, 컨디셔닝 디스크(29)는 디스크 베이스(40) 및 다수의 융기부들(42)을 포함한다. 도 6에서 알 수 있듯이, 융기부(42)는 디스크 베이스(40)로부터 돌출되며 연마 중에 연마 패드(34)에 접촉된다. 일 실시예에서, 베이스(40)와 돌출부(42)는 플루오르 탄소(폴리트리플루오로클로로에틸렌(polytrifluorochloroethylene), 폴리테트라플루오로에틸렌(polytetrafluoroethylene), 플루오리네이티드 에틸렌-프로필렌(fluorinated ethylene-propylene), 폴리비닐리덴 플루오라이드(polyvinylidene fluoride(PVDF), 등등), 폴리프로필렌, 폴리에틸렌, 폴리 염화 비닐 및, 폴리이미드, 또는 원하는 돌출부 구성을 달성하도록 쉽게 기계화될 수 있는 유사하게 평탄한 화학적 저항 재료로 이루어진다. 일 실시예에서, 컨디셔닝 디스크(29)는 PVDF로 이루어지는데, 이것은 PVDF가 비교적 덜 비싸고 원하는 특성들의 대부분을 갖추고 있기 때문이다.
본 발명을 실현하는데 있어서 반드시 도 5에 도시된 돌출부 구성이 사용될 필요는 없다. 또한, 컨디셔닝 소자가 둥근 디스크일 필요는 없다. 예컨대, 스퀴지(squeegee)(블레이드(blade)) 또는 브러시(brush)가 손상없이 패드(34)를 연마하는데 사용될 수 있다. 디스크(29)를 사용할 경우, 디스크는 기판(27)을 연마하는 연마 패드(34)의 이들 부분들에 걸쳐 균일한 컨디셔닝을 제공하도록 압반(22)의 중심과 에지 사이에서 변위되어야한다.
도 7 내지 도 10은 본 발명의 일 실시예에 따라 연마되는 반도체 장치 기판(50)의 단면도이다. 도 7 내지 도 10에 도시되지는 않았지만, 통상 반도체 장치 기판(50)은 트랜지스터들, 다이오드들, 캐패시터들 등과 같은 회로소자를 포함한다. 전술된 것처럼, 본 발명은 단일 연마 동작으로 다른 재료들을 연마하는데 특히 적합하다. 도 7 내지 도 10에서 설명되고 도시된 실시예는, 전도성 플러그들을 형성하는데 사용되는 것과 같은, 티타늄/티타늄 질화물층의 위에 놓인 텅스텐층을 연마할 때 본 발명을 실시하면 유용하다는 것을 입증한다. 그러나, 본 발명은 이들 특정 재료의 연마 또는 전도성 플러그들을 형성하는 것에만 한정되는 것이 아님을 인식하는 것이 중요하다.
도 7의 반도체 장치 기판(50)은 위에 놓이는 반사방지 코팅(antireflective coating: ARC)(54)을 갖는 금속 상호접속(52)을 포함한다. 금속 상호접속(52)은 알루미늄, 구리 또는 실리콘과 합금된 알루미늄, 구리 등을 포함한다. 통상 ARC(54)는 티타늄 질화물, 탈탄 질화물, 알루미늄 질화물 등을 포함하는 금속 질화물이다.
중간 레벨 유전체(interlevel dielectric: ILD)층(55)은 금속 상호접속(52) 및 ARC(54)상에 증착되고, 금속 상호접속(52)의 상부를 노출시키는 통과공를(via opening) 형성하도록 에칭된다. ILD 층(55)은 화학적으로 증착되며 도핑될 수도 있고 안될 수도 있는 산화물 재료를 포함한다. 통과공은 종래의 이방성 건식 산화물 에칭 기술들을 사용하여 에칭된다.
통과공의 형성 후, ILD 층의 상부 표면 위와 통과공 내부에 접착/장벽막 및 플러그 필링막(plug filling film)을 연속 증착함으로써 플러그층이 형성된다. 일 실시예에서, ILD 층(55)상에 층착된 티타늄막은 암모니아와 부분적으로 반응하여 접착/장벽막(56)을 형성하는 티타늄 질화물을 형성한다. 접착/장벽막(56)의 형성 후, 플러그 필링막(58)이 증착된다. 일 실시예에서, 이 재료는 텅스텐을 포함한다. 개구 외부의 플러그 필링막(58) 및 접착/장벽막(56)은 모두 제거되어야 한다. 플러그 필링막(58) 및 접착/장벽막(56)은 다른 재료들을 포함한다.
도 8은 접착/장벽막(56)위로부터 플러그 필링막(58)이 실질적으로 제거된 후의 반도체 장치 기판(50)을 도시한다. 텅스텐층은 전술된 연마기(20) 및 연마 패드(34)를 사용하여 제거된다. 일 실시예에서, 텅스텐은 산성의 질산 제 2 철(Fe(NO3)3) 현탄액을 사용하여 제거된다. 접착/장벽막(56)에 도달하면, 연마율이 변한다. 그러나, 그럼에도 불구하고 연마 현탄액 패드는, 현탄액 또는 임의의 연마 파라미터를 변화시키지 않은 채, 도 9에 도시된 것처럼 접착/장벽막(56)을 제거한다. 플러그 필링막(58)과 접착/장벽층의 제거 후, 플러그(60)는 ILD 층(55)의 통과공 내에 형성된다.
연마 패드(34)를 사용하여 연마 압반(22)상에서 연마가 수행된 후, 기판(50) 표면으로부터 남은 입자들을 제거하기 위해 기판(50)이 마감 압반(24)으로 이동된다. 한 실시예에서, 마감 압반(24)상에서 기본 현탄액을 사용하는 짧은 유전성 연마가 수행되어 ILD 층(55)에 평탄한 표면을 제공한다. 나머지 기본 현탄액을 제거하기 위해 물헹굼이 이어진다. 다른 실시예에서는, (기본 현탄액없이) 마감 압반(24)상에 물만이 유입된다. 마감 압반(24)은 연마 패드(34)와 동일한 패드를 갖는다. 대안적으로, 마감 압반(24)상의 마감 단계는 수행되지 않을 수도 있다.
플러그 형성이 완료된 후, 실질상 완료된 반도체 장치(50)가 도 10에 도시된 것처럼 형성된다. 접착/장벽막(56)과 유사한 다른 접착/장벽층(62)이 증착되고, 메탈리제이션(metalization)(64)과 같은 제 2 레벨의 매탈리제이션이 증착된다. 메탈리제이션(64)은 금속 상호접속(52)과 유사하다. 제 2 레벨의 메탈리제이션이 장치 내에서 상호접속을 형성하는 최상위 레벨의 메탈리제이션일 경우, 패시베이션 층 (passivation layer)(66)이 증착된다. 패시베이션 층(66)은 도핑된 산화물, 질화물, 실리콘 질산화물 등을 포함한다.
다른 실시예에서, ILD 층(55)은, 접촉 개구들과 같은 다른 패턴들 및, 이중 상감 공정(dual damascene process)을 위한 상호접속 채널들을 포함할 수 있다. 또다른 실시예에서, 접착/장벽막(56)은 탄탈, 탄탈 질화물, 몰리브덴, 몰리브덴 질화물 등을 포함한다. 다른 실시예에서, 상호접속 채널들 내의 상호접속들은 상호접속층을 증착하여 연마함으로써 형성된다. 상호접속층은 접착/장벽막 및 메탈리제이션막을 포함한다. 접착/장벽막은 접착/장벽막(56)용으로 열거된 임의의 재료를 포함할 수 있다. 메탈리제이션막은 알루미늄, 구리 또는 실리콘으로 합금된 알루미늄, 구리 등을 포함한다. 상기 막들의 증착 후, 접착/장벽막과 메탈리제이션막은 전도성 플러그(60)를 형성하는 경우와 유사한 방법을 사용하여 연마 패드(34)를 사용하여 연마된다.
연마 패드(34) 및 컨디셔닝 원반(29)을 사용함으로써, 접착/장벽막(56)과 플러그 필링막(58)의 연마율이 최적화된다. 종래기술의 시도들은, 접착/장벽막(56)의 연마율을 손상시키면서 플러그 필링막(58)의 연마율을 최적화하거나, 플러그 필링막(58)의 연마율을 손상시키면서 접착/장벽막(56)의 연마율을 최적화하는데 집중되었다. 또한, 종래 기술에서, 접착/장벽막(56) 및 플러그 필링막(58)의 연마율은 더 많은 기판이 연마됨에 따라 감소된다. 종래의 연마 패드는 약 200개의 기판마다 한 번씩 교환된다.
예상외로, 접착/장벽막(56)과 플러그 필링막(58)의 합리적인 연마율이 달성된다. 플러그 필링막(58)의 연마율은 약 700개의 웨이퍼들에 대해 분당 약 3300-3700 옹스트롬(Å)에서 비교적 안정하게 유지된다. 도 11은 본 발명의 실시예와 종래의 연마 패드를 사용하는 종래 기술의 방법을 비교하는 텅스텐 연마율의 그래프이다. 텅스텐 제거율이 분당 2500 옹스트롬 미만일 때, 연마 패드는 교환되어야 한다. 종래 기술은 약 50개의 기판이후 분당 약 2500 옹스트롬의 텅스텐 연마율을 갖는다. 연마 패드(34)가 더 많은 기판들에 사용될 수 있으므로 장비 휴지 시간(down time)이 단축된다.
도 12에 도시되는 것처럼, 연마되는 기판들의 수에 따라 접착/장벽막(56)의 연마율은 감소되지 않고 오히려 증가된다. 예컨대, 처음 10개의 기판들에 대한 접착/장벽막(56)의 평균 연마율은 분당 약 450 옹스트롬이고, 두 번째 10개의 기판들에 대해서는 분당 약 500 옹스트롬이며, 결국, 분당 약 1000 옹스트롬에 도달한다.
단일 연마 패드(34)를 사용하는 연마에 있어서, 기판들의 이론상의 한계는 알려져 있지 않다. 따라서, 연마 패드(34)는, 연마 패드(34)를 교환할 시기를 결정하는 연마율이 아주 낮지 않더라도 일상적인 예방적 보수와 같은 다른 요인들에 의해 교환된다. 연마 패드(34)는 연마 패드 교환까지 적어도 약 500개의 기판들을 연마할 수 있다. 한계가 알려져 있지는 않지만, 단일 연마 패드는 1000개가 넘는 기판들을 연마하기 위해 사용될 수 있다.
본 명세서에서, 본 발명은 특정 실시예들을 참조하여 설명되었다. 그러나, 당업자라면, 첨부된 특허청구범위에 설정된 본 발명의 범위에서 벗어나지 않고 다양한 수정들 및 변화들이 이루어 질 수 있음을 인식할 것이다. 따라서, 본 명세서 및 도면들은 한정적인 것이 아닌 예시적인 것으로 간주되어야 하며, 그러한 모든 수정들을 본원의 범위 내에 포함시키고자 한다. 청구범위에서, 수단 플러스 기능의 절(들)(mean-plus-function clause(s))은(그러한 절이 있다면), 기술된 기능(들)을 수행하는 본원에 설명된 구조를 포함한다. 또한, 수단 플러스 기능의 절(들)은 기술된 기능(들)을 수행하는 구조적 등가물 및 등가 구조체를 포함한다.
도 1은 종래 연마 패드의 단면도.
도 2는 또 다른 종래 연마 패드의 단면도.
도 3은 본 발명의 일 실시예에 따라 사용된 연마기의 평면도.
도 4는 본 발명에 따라 사용된 연마 패드의 단면도.
도 5는 본 발명의 일 실시예에 따라 사용된 컨디셔닝 디스크(disc)의 바닥에서 본 도면.
도 6은 도 5의 컨디셔닝 디스크의 단면도.
도 7 내지 도 10은 본 발명의 일 실시예에 따라 연마되는 반도체 장치의 단면도.
도 11은 텅스텐 제거율을 나타내는 그래프.
도 12는 티타늄 제거율을 나타내는 그래프.
* 도면 주요 부분에 대한 부호의 설명
20 : 연마기 27, 50 : 반도체 장치 기판
52 : 금속 상호접속 55 : 중간 레벨 유전체층
58 : 플러그 필링막 60 : 플러그

Claims (5)

  1. 반도체 장치 기판을 연마하기 위한 공정에 있어서,
    35보다 작은 쇼어(Shore) D 경도(hardness)를 갖는 제 1 패드를 포함하는 연마기(polisher)를 제공하는 단계와;
    상부 표면을 갖는 제 1 패턴층과 상기 제 1 패턴층의 상부 표면 위에 놓인 제 2 층을 포함하는 상기 반도체 장치 기판을 제공하는 단계와,
    상기 제 1 패드 상에 반도체 장치 기판을 배치시키는 단계와,
    상기 제 1 패턴층의 상부면 위에 놓인 상기 제 2 층의 모든 부분들을 제거하기 위해 상기 제 1 패드를 사용하여 상기 반도체 장치 기판을 연마하는 단계와,
    상기 제 1 패드를 콘디셔닝(conditioning)하는 단계를 포함하는, 반도체 장치 기판 연마 공정.
  2. 제 1 항에 있어서, 상기 연마 단계 이후에 상기 반도체 기판을 버핑(buffing)하는 단계를 더 포함하며, 상기 버핑 단계는 상기 제 1 패드와 실질적으로 동일한 특성들을 갖는 제 2 패드를 사용하는, 반도체 장치 기판 연마 공정.
  3. 제 1 항에 있어서, 상기 반도체 장치 기판(50)은 상부 표면을 갖는 제 1 패턴층(55) 및 제 1 층의 상부 표면상 위에 놓인 제 2 층을 포함하고;
    제 2 층은 제 1 막(56) 위에 놓인 제 2 막(58)을 포함하고;
    상기 제 1 막(56)은 제 1 재료를 포함하고, 상기 제 2 막(58)은 제 1 재료와는 다른 제 2 재료를 포함하며;
    상기 연마 단계는 상기 제 1 패턴층(55)의 상부 표면 위에 놓인 상기 제 2 층을 연마하는 단계를 포함하는, 반도체 장치 기판 연마 공정.
  4. 제 3 항에 있어서, 상기 연마 단계는 상기 제 1 패드를 사용하여 적어도 약 500 개의 반도체 장치 기판들(27,50)에 대해 수행되는, 반도체 장치 기판 연마 공정.
  5. 제 3 항에 있어서, 상기 제 1 재료는 티타늄, 탄탈(tantalum), 몰리브덴, 티타늄 질화물, 탄탈 질화물, 및 몰리브덴 질화물로 구성되는 그룹으로부터 선택되고;
    상기 제 2 재료는 텅스텐, 알루미늄, 및 구리로 구성되는 그룹으로부터 선택되는, 반도체 장치 기판 연마 공정.
KR1019970072209A 1996-12-26 1997-12-23 반도체장치기판연마공정 KR100509659B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/780,113 US5916011A (en) 1996-12-26 1996-12-26 Process for polishing a semiconductor device substrate
US08/780,113 1996-12-26
US8/780,113 1996-12-26

Publications (2)

Publication Number Publication Date
KR19980064490A KR19980064490A (ko) 1998-10-07
KR100509659B1 true KR100509659B1 (ko) 2005-11-14

Family

ID=25118646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970072209A KR100509659B1 (ko) 1996-12-26 1997-12-23 반도체장치기판연마공정

Country Status (4)

Country Link
US (1) US5916011A (ko)
JP (1) JPH10199839A (ko)
KR (1) KR100509659B1 (ko)
TW (1) TW376350B (ko)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3105816B2 (ja) * 1997-03-31 2000-11-06 日本電気株式会社 半導体装置の製造方法
US7323049B2 (en) * 1997-04-04 2008-01-29 Chien-Min Sung High pressure superabrasive particle synthesis
US9409280B2 (en) 1997-04-04 2016-08-09 Chien-Min Sung Brazed diamond tools and methods for making the same
US9221154B2 (en) 1997-04-04 2015-12-29 Chien-Min Sung Diamond tools and methods for making the same
US9199357B2 (en) 1997-04-04 2015-12-01 Chien-Min Sung Brazed diamond tools and methods for making the same
US9238207B2 (en) 1997-04-04 2016-01-19 Chien-Min Sung Brazed diamond tools and methods for making the same
US7368013B2 (en) * 1997-04-04 2008-05-06 Chien-Min Sung Superabrasive particle synthesis with controlled placement of crystalline seeds
US6368198B1 (en) 1999-11-22 2002-04-09 Kinik Company Diamond grid CMP pad dresser
US7124753B2 (en) * 1997-04-04 2006-10-24 Chien-Min Sung Brazed diamond tools and methods for making the same
US9463552B2 (en) 1997-04-04 2016-10-11 Chien-Min Sung Superbrasvie tools containing uniformly leveled superabrasive particles and associated methods
US6679243B2 (en) 1997-04-04 2004-01-20 Chien-Min Sung Brazed diamond tools and methods for making
US6884155B2 (en) 1999-11-22 2005-04-26 Kinik Diamond grid CMP pad dresser
US9868100B2 (en) 1997-04-04 2018-01-16 Chien-Min Sung Brazed diamond tools and methods for making the same
US6139406A (en) 1997-06-24 2000-10-31 Applied Materials, Inc. Combined slurry dispenser and rinse arm and method of operation
TW408443B (en) * 1998-06-08 2000-10-11 United Microelectronics Corp The manufacture method of dual damascene
US6004188A (en) * 1998-09-10 1999-12-21 Chartered Semiconductor Manufacturing Ltd. Method for forming copper damascene structures by using a dual CMP barrier layer
US6220941B1 (en) * 1998-10-01 2001-04-24 Applied Materials, Inc. Method of post CMP defect stability improvement
US6319098B1 (en) 1998-11-13 2001-11-20 Applied Materials, Inc. Method of post CMP defect stability improvement
WO2000030159A1 (en) * 1998-11-18 2000-05-25 Rodel Holdings, Inc. Method to decrease dishing rate during cmp in metal semiconductor structures
US6261158B1 (en) * 1998-12-16 2001-07-17 Speedfam-Ipec Multi-step chemical mechanical polishing
US6288449B1 (en) 1998-12-22 2001-09-11 Agere Systems Guardian Corp. Barrier for copper metallization
US6656018B1 (en) * 1999-04-13 2003-12-02 Freudenberg Nonwovens Limited Partnership Polishing pads useful in chemical mechanical polishing of substrates in the presence of a slurry containing abrasive particles
US6040243A (en) * 1999-09-20 2000-03-21 Chartered Semiconductor Manufacturing Ltd. Method to form copper damascene interconnects using a reverse barrier metal scheme to eliminate copper diffusion
US7201645B2 (en) * 1999-11-22 2007-04-10 Chien-Min Sung Contoured CMP pad dresser and associated methods
US6623337B2 (en) * 2000-06-30 2003-09-23 Rodel Holdings, Inc. Base-pad for a polishing pad
US6620027B2 (en) * 2001-01-09 2003-09-16 Applied Materials Inc. Method and apparatus for hard pad polishing
US6558236B2 (en) * 2001-06-26 2003-05-06 Applied Materials, Inc. Method and apparatus for chemical mechanical polishing
US6953389B2 (en) * 2001-08-09 2005-10-11 Cheil Industries, Inc. Metal CMP slurry compositions that favor mechanical removal of oxides with reduced susceptibility to micro-scratching
TW591089B (en) * 2001-08-09 2004-06-11 Cheil Ind Inc Slurry composition for use in chemical mechanical polishing of metal wiring
KR100449630B1 (ko) * 2001-11-13 2004-09-22 삼성전기주식회사 화학기계적 연마장치의 연마패드 컨디셔닝 장치
KR100444605B1 (ko) * 2001-12-29 2004-08-16 주식회사 하이닉스반도체 반도체 소자의 화학적 기계적 연마 방법
US7063597B2 (en) 2002-10-25 2006-06-20 Applied Materials Polishing processes for shallow trench isolation substrates
US7086932B2 (en) 2004-05-11 2006-08-08 Freudenberg Nonwovens Polishing pad
US7089925B1 (en) 2004-08-18 2006-08-15 Kinik Company Reciprocating wire saw for cutting hard materials
US20060099891A1 (en) * 2004-11-09 2006-05-11 Peter Renteln Method of chemical mechanical polishing, and a pad provided therefore
US9724802B2 (en) 2005-05-16 2017-08-08 Chien-Min Sung CMP pad dressers having leveled tips and associated methods
US8393934B2 (en) 2006-11-16 2013-03-12 Chien-Min Sung CMP pad dressers with hybridized abrasive surface and related methods
US8622787B2 (en) * 2006-11-16 2014-01-07 Chien-Min Sung CMP pad dressers with hybridized abrasive surface and related methods
US8398466B2 (en) 2006-11-16 2013-03-19 Chien-Min Sung CMP pad conditioners with mosaic abrasive segments and associated methods
US8678878B2 (en) 2009-09-29 2014-03-25 Chien-Min Sung System for evaluating and/or improving performance of a CMP pad dresser
US9138862B2 (en) 2011-05-23 2015-09-22 Chien-Min Sung CMP pad dresser having leveled tips and associated methods
US20070049169A1 (en) * 2005-08-02 2007-03-01 Vaidya Neha P Nonwoven polishing pads for chemical mechanical polishing
US20070117393A1 (en) * 2005-11-21 2007-05-24 Alexander Tregub Hardened porous polymer chemical mechanical polishing (CMP) pad
KR100744101B1 (ko) 2006-07-27 2007-08-01 두산메카텍 주식회사 웨이퍼 표면연마장비의 플래튼 구동 시스템
DE102007004860B4 (de) * 2007-01-31 2008-11-06 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema
TWI388402B (en) 2007-12-06 2013-03-11 Methods for orienting superabrasive particles on a surface and associated tools
KR101024674B1 (ko) * 2007-12-28 2011-03-25 신한다이아몬드공업 주식회사 소수성 절삭공구 및 그제조방법
US8252263B2 (en) * 2008-04-14 2012-08-28 Chien-Min Sung Device and method for growing diamond in a liquid phase
WO2012040374A2 (en) 2010-09-21 2012-03-29 Ritedia Corporation Superabrasive tools having substantially leveled particle tips and associated methods
CN103329253B (zh) 2011-05-23 2016-03-30 宋健民 具有平坦化尖端的化学机械研磨垫修整器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4927432A (en) * 1986-03-25 1990-05-22 Rodel, Inc. Pad material for grinding, lapping and polishing
US4841680A (en) * 1987-08-25 1989-06-27 Rodel, Inc. Inverted cell pad material for grinding, lapping, shaping and polishing
US5081051A (en) * 1990-09-12 1992-01-14 Intel Corporation Method for conditioning the surface of a polishing pad
US5064683A (en) * 1990-10-29 1991-11-12 Motorola, Inc. Method for polish planarizing a semiconductor substrate by using a boron nitride polish stop
US5514245A (en) * 1992-01-27 1996-05-07 Micron Technology, Inc. Method for chemical planarization (CMP) of a semiconductor wafer to provide a planar surface free of microscratches
US5308438A (en) * 1992-01-30 1994-05-03 International Business Machines Corporation Endpoint detection apparatus and method for chemical/mechanical polishing
US5222329A (en) * 1992-03-26 1993-06-29 Micron Technology, Inc. Acoustical method and system for detecting and controlling chemical-mechanical polishing (CMP) depths into layers of conductors, semiconductors, and dielectric materials
US5527424A (en) * 1995-01-30 1996-06-18 Motorola, Inc. Preconditioner for a polishing pad and method for using the same

Also Published As

Publication number Publication date
TW376350B (en) 1999-12-11
JPH10199839A (ja) 1998-07-31
KR19980064490A (ko) 1998-10-07
US5916011A (en) 1999-06-29

Similar Documents

Publication Publication Date Title
KR100509659B1 (ko) 반도체장치기판연마공정
KR100638289B1 (ko) 구조화된 웨이퍼의 표면 변형 방법
US5957757A (en) Conditioning CMP polishing pad using a high pressure fluid
US6561873B2 (en) Method and apparatus for enhanced CMP using metals having reductive properties
US5216843A (en) Polishing pad conditioning apparatus for wafer planarization process
US5514245A (en) Method for chemical planarization (CMP) of a semiconductor wafer to provide a planar surface free of microscratches
US6261157B1 (en) Selective damascene chemical mechanical polishing
US6435942B1 (en) Chemical mechanical polishing processes and components
US5913712A (en) Scratch reduction in semiconductor circuit fabrication using chemical-mechanical polishing
US7201636B2 (en) Chemical mechanical polishing a substrate having a filler layer and a stop layer
US6656842B2 (en) Barrier layer buffing after Cu CMP
US6218306B1 (en) Method of chemical mechanical polishing a metal layer
US8991042B2 (en) Method for fabricating semiconductor device
US6899612B2 (en) Polishing pad apparatus and methods
US6478977B1 (en) Polishing method and apparatus
US6114247A (en) Polishing cloth for use in a CMP process and a surface treatment thereof
US6211087B1 (en) Chemical wet etch removal of underlayer material after performing chemical mechanical polishing on a primary layer
US6080671A (en) Process of chemical-mechanical polishing and manufacturing an integrated circuit
US20220297258A1 (en) Substrate polishing simultaneously over multiple mini platens
EP1308243B1 (en) Polishing method
KR980011997A (ko) 폴리슁 패드

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120806

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130808

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140805

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee