JPH039521A - 多層配線の形成方法 - Google Patents
多層配線の形成方法Info
- Publication number
- JPH039521A JPH039521A JP14470689A JP14470689A JPH039521A JP H039521 A JPH039521 A JP H039521A JP 14470689 A JP14470689 A JP 14470689A JP 14470689 A JP14470689 A JP 14470689A JP H039521 A JPH039521 A JP H039521A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- interlayer
- insulating film
- connection
- interlayer connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 10
- 239000011229 interlayer Substances 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 239000011521 glass Substances 0.000 claims abstract 3
- 238000000059 patterning Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 229910000838 Al alloy Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体集積回路、特に高密度化を目的として
多層配線構造を有する集積回路の製造法に関するもので
ある。
多層配線構造を有する集積回路の製造法に関するもので
ある。
従来の技術
近年、マイクロプロセッサの高機能化、メモリーの大容
量化に伴い、半導体素子は高密度化が進んでおり、多層
配線構造が多く用いられるようになってきた。多層配線
構造においては下層配線と上層配線の間の接続が重要な
技術となっている。
量化に伴い、半導体素子は高密度化が進んでおり、多層
配線構造が多く用いられるようになってきた。多層配線
構造においては下層配線と上層配線の間の接続が重要な
技術となっている。
以下、従来の多層配線の形成方法について説明する。第
２図は従来の多層配線の断面図であり、１１は基板、１
２は基板１１の表面に選択的に形成された第１Ａｌ配線
、１３は第１Ａｇ配線１２を含む基板１１の表面全域に
形成された絶縁膜、１４は絶縁膜１３に形成され第１／
’ｅ配線１２にいたるスルーホール、１５は絶縁膜１３
の表面に選択的に形成されスルーホール１４を介して第
１Ａｌ配線１２に接続される第２Ａｌ配線である。
２図は従来の多層配線の断面図であり、１１は基板、１
２は基板１１の表面に選択的に形成された第１Ａｌ配線
、１３は第１Ａｇ配線１２を含む基板１１の表面全域に
形成された絶縁膜、１４は絶縁膜１３に形成され第１／
’ｅ配線１２にいたるスルーホール、１５は絶縁膜１３
の表面に選択的に形成されスルーホール１４を介して第
１Ａｌ配線１２に接続される第２Ａｌ配線である。
発明が解決しようとする課題
しかしながら、上記従来の多層配線の形成方法ではスル
ーホール１４が微細化した場合にアルミの段差被覆性の
悪さからスルーホール１４内で第２Ａｌ配線１５が断線
し、第１Ａｌ配線１２との接続が不完全になるという問
題点があった。
ーホール１４が微細化した場合にアルミの段差被覆性の
悪さからスルーホール１４内で第２Ａｌ配線１５が断線
し、第１Ａｌ配線１２との接続が不完全になるという問
題点があった。
本発明は上記従来の問題点を解決するもので、第１１配
線と第２Ａｌ配線との間の接続を完全なものとすること
のできる多層配線の形成方法を提供することを目的とす
る。
線と第２Ａｌ配線との間の接続を完全なものとすること
のできる多層配線の形成方法を提供することを目的とす
る。
課題を解決するための手段
この目的を達成するために本発明の多層配線の形成方法
は、第１Ａ［配線のパターニングを行ない、層間絶縁膜
を堆積した後、層間接続部に実際の接続部寸法よりも大
きなスルーホールを形成し、その後Ａｌを堆積してパタ
ーニングを行ない層間接続用Ａｌを形成し、ＳＯＧによ
って層間接続用Ａ［と層間絶縁膜との間隙を埋める工程
を備えている。
は、第１Ａ［配線のパターニングを行ない、層間絶縁膜
を堆積した後、層間接続部に実際の接続部寸法よりも大
きなスルーホールを形成し、その後Ａｌを堆積してパタ
ーニングを行ない層間接続用Ａｌを形成し、ＳＯＧによ
って層間接続用Ａ［と層間絶縁膜との間隙を埋める工程
を備えている。
作用
この形成によって、第１Ａｌ配線と第２Ａｌ配線の接続
部に形成された層間接続用Ａｌが、スルーホール内での
断線を防ぎ、第２Ａｌ配線の形成の際、段差なくその被
覆性を良くし、層間の接続を完全なものとするため、配
線の信頼性を高めることができる。
部に形成された層間接続用Ａｌが、スルーホール内での
断線を防ぎ、第２Ａｌ配線の形成の際、段差なくその被
覆性を良くし、層間の接続を完全なものとするため、配
線の信頼性を高めることができる。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の一実施例における多層配線の形成方法
の断面図を示すものである。第１図ａにおいて、基板１
上に、第１Ａｌ配線２．高融点金属３からなる複合層に
所望のパターニングを行なった後、絶縁膜４を堆積しス
ルーホール５を形成する。その後、第１図すに示すよう
にＡｌ６を堆積し、第１図Ｃのようにパターニングを行
ない層間接続用７を形成する。このとき高融点金属３は
耐エツチング層として働く。またスルーホール５はこの
パターニングが可能な十分な大きさを持つ。その後、第
１図ｄに示すように５ＯＧ８を塗布することによって、
層間接続用Ａｌ７と絶縁膜４の間を埋め込み、若干のエ
ッチバックを行なうことによって層間接続用Ａに７の表
面を露出させる。最後にＡｌを蒸着し、所定のパターン
にエツチングすることによって第１図ｅに示すように第
２Ａｌ配線９を形成する。
の断面図を示すものである。第１図ａにおいて、基板１
上に、第１Ａｌ配線２．高融点金属３からなる複合層に
所望のパターニングを行なった後、絶縁膜４を堆積しス
ルーホール５を形成する。その後、第１図すに示すよう
にＡｌ６を堆積し、第１図Ｃのようにパターニングを行
ない層間接続用７を形成する。このとき高融点金属３は
耐エツチング層として働く。またスルーホール５はこの
パターニングが可能な十分な大きさを持つ。その後、第
１図ｄに示すように５ＯＧ８を塗布することによって、
層間接続用Ａｌ７と絶縁膜４の間を埋め込み、若干のエ
ッチバックを行なうことによって層間接続用Ａに７の表
面を露出させる。最後にＡｌを蒸着し、所定のパターン
にエツチングすることによって第１図ｅに示すように第
２Ａｌ配線９を形成する。
発明の効果
本発明は第１．Ａｌ配線と第２Ａｌ配線の接続部に、絶
縁膜の中に完全に埋め込まれた層間接続用Ａｌが形成さ
れるので、層間の配線を確実なものとすることのできる
多層配線の形成方法を実現できるものである。
縁膜の中に完全に埋め込まれた層間接続用Ａｌが形成さ
れるので、層間の配線を確実なものとすることのできる
多層配線の形成方法を実現できるものである。
第１図ａ−ｅは本発明の一実施例における多層配線の形
成方法の断面図、第２図は従来の多層配線の形成方法の
断面図である。 １・・・・・・基板、２・・・・・・第１Ａｌｉｉｌ！
線、３・・・・・・高融点金属、４・・・・・・絶縁膜
、５・・・・・・スルーホール、６・・・・・・ｌ 、
７・・・・・・層間接続用Ａｌ、８・・・・・・ＳＯＧ
。 ９・・・・・・第２Ａｌ配線、１１・・・・・・基板、
１２・・・・・・第１Ａｌ配線、１３・・・・・・絶縁
膜、１４・・・・・・スルーホール、１５・・・・・・
第２Ａｌ配線。 ！−・一基板 Ｚ−＠ ｆ ＡＬ配楳 ３− 高隅虹曳４２鶴 スルーホールレ （０−〕 ／ （ｂ） −Ａｉ × ７−・・層間撞視１４ｐ１ ９− 第ｚｐＬ配コ県 Ｉｆ−ｍ−基板 １２・−篤ＩＡｉ配保 Ｉ３− 絶辱頂 ！４−−−スル−ホー）し １５−−・嶌２成配線
成方法の断面図、第２図は従来の多層配線の形成方法の
断面図である。 １・・・・・・基板、２・・・・・・第１Ａｌｉｉｌ！
線、３・・・・・・高融点金属、４・・・・・・絶縁膜
、５・・・・・・スルーホール、６・・・・・・ｌ 、
７・・・・・・層間接続用Ａｌ、８・・・・・・ＳＯＧ
。 ９・・・・・・第２Ａｌ配線、１１・・・・・・基板、
１２・・・・・・第１Ａｌ配線、１３・・・・・・絶縁
膜、１４・・・・・・スルーホール、１５・・・・・・
第２Ａｌ配線。 ！−・一基板 Ｚ−＠ ｆ ＡＬ配楳 ３− 高隅虹曳４２鶴 スルーホールレ （０−〕 ／ （ｂ） −Ａｉ × ７−・・層間撞視１４ｐ１ ９− 第ｚｐＬ配コ県 Ｉｆ−ｍ−基板 １２・−篤ＩＡｉ配保 Ｉ３− 絶辱頂 ！４−−−スル−ホー）し １５−−・嶌２成配線
Claims (2)
- （１）第１の金属配線のパターニングを行なった後、絶
縁膜を堆積し、層間接続部にコンタクト寸法より大きな
スルーホールを形成し、さらに層間接続用金属を堆積し
、次いで、前記スルーホール内に層間接続用金属をパタ
ーニングした後、ＳＯＧ（ＳｐｉｎＯｎＧｌａｓｓ）を
用いて前記層間接続用金属と前記絶縁膜との間隙を塗布
ガラス膜で埋め、その上に第２の金属配線を形成するこ
とを特徴とする多層配線の形成方法。 - （２）第１の金属配線、第２の金属配線および層間接続
用金属の少なくとも１つがＡｌまたはＡｌ合金で形成さ
れることを特徴とする特許請求の範囲第１項に記載の多
層配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14470689A JPH039521A (ja) | 1989-06-07 | 1989-06-07 | 多層配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14470689A JPH039521A (ja) | 1989-06-07 | 1989-06-07 | 多層配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH039521A true JPH039521A (ja) | 1991-01-17 |
Family
ID=15368395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14470689A Pending JPH039521A (ja) | 1989-06-07 | 1989-06-07 | 多層配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH039521A (ja) |
-
1989
- 1989-06-07 JP JP14470689A patent/JPH039521A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5756396A (en) | Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect | |
| US20040060174A1 (en) | Method for producing wiring substrate | |
| US20090148594A1 (en) | Interconnection element with plated posts formed on mandrel | |
| JPH08242077A (ja) | 多層プリント基板、多層プリント基板の製造方法 | |
| JP2002050871A (ja) | ビルドアップ回路基板およびその製造方法 | |
| US20010035570A1 (en) | Package for semiconductor devices | |
| KR20070068445A (ko) | 유전체의 표면에 매입된 금속 트레이스들을 갖는 상호접속소자를 제조하는 구조와 방법 | |
| JPS63104398A (ja) | 多層配線基板の製造方法 | |
| JPH039521A (ja) | 多層配線の形成方法 | |
| US20040238215A1 (en) | Circuit board and fabricating process thereof | |
| CN100505195C (zh) | 集成电路封装基板的实心导电过孔成形方法 | |
| JPH0621235A (ja) | 半導体装置 | |
| JPH0319225A (ja) | 多層配線の形成方法 | |
| JPH0438157B2 (ja) | ||
| JPS6148940A (ja) | 半導体装置の電極形成方法 | |
| JP2879755B2 (ja) | 半導体装置の製造方法 | |
| JPH06283863A (ja) | 多層配線基板の製造方法 | |
| JPH0511433B2 (ja) | ||
| CN118658849A (zh) | 封装基板及其制法 | |
| JPS63207153A (ja) | 半導体装置の製造方法 | |
| JPH06334048A (ja) | 半導体素子の多層配線形成方法 | |
| JPS63312658A (ja) | 半導体装置の製造方法 | |
| JPS59172744A (ja) | 半導体装置の製造方法 | |
| JPH0542139B2 (ja) | ||
| JPS6235537A (ja) | 半導体装置及びその製造方法 |