JPH0744220B2 - 高集積素子用微細コンタクト形成方法 - Google Patents

高集積素子用微細コンタクト形成方法

Info

Publication number
JPH0744220B2
JPH0744220B2 JP5039850A JP3985093A JPH0744220B2 JP H0744220 B2 JPH0744220 B2 JP H0744220B2 JP 5039850 A JP5039850 A JP 5039850A JP 3985093 A JP3985093 A JP 3985093A JP H0744220 B2 JPH0744220 B2 JP H0744220B2
Authority
JP
Japan
Prior art keywords
insulating layer
pattern
forming
layer
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5039850A
Other languages
English (en)
Other versions
JPH0685086A (ja
Inventor
キム ジョン
Original Assignee
ヒュンダイ エレクトロニクス インダストリーズ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヒュンダイ エレクトロニクス インダストリーズ カンパニー リミテッド filed Critical ヒュンダイ エレクトロニクス インダストリーズ カンパニー リミテッド
Publication of JPH0685086A publication Critical patent/JPH0685086A/ja
Publication of JPH0744220B2 publication Critical patent/JPH0744220B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、高集積素子用微細コン
タクト形成方法に関し、特にＤＲＡＭ，ＳＲＡＭ及びＡ
ＳＩＣ等に適用できる高集積素子用微細コンタクト形成
方法に関する。
【０００２】
【従来の技術】高集積素子になる程、単位セルの面積が
減少し、単位セルの面積が縮小し、それに伴ってデザイ
ンルールが減少し、ラインとラインとの間の間隔が減少
する。したがってラインとライン間にダイレクトコンタ
クトを形成するための製造工程を必要とし、従来のコン
タクト形成方法としては、自己整列コンタクト方法が用
いられている。
【０００３】
【発明が解決しようとする課題】ところで、従来の自己
整列コンタクト方法を用いたコンタクト形成方法では、
段差（Topology) が甚だしく大きくなる場合、コンタク
ト蝕刻時にアスペクト比(Aspect Ratio)が大きくなるた
め、コンタクトマスクを利用した蝕刻工程時に困難があ
り、ワードラインとビットラインとのショート，ワード
ラインやビットラインと電荷貯蔵用電極とのショート，
その他、段差によるラインの短絡又は不良な層被覆(Ste
p Coverage) による抵抗の増加等の問題に因り、半導体
素子製造上の工程マージンを得るのに困難が伴った。
【０００４】本発明はこのような従来の課題に鑑みてな
されたもので、段差を有する半導体素子のコンタクト領
域上部に、マスク工程により形成される最小線幅より小
さい線幅のコンタクトパッドを、平坦化用絶縁層と同一
の高さで平坦になるように形成し、コンタクトパッド上
部で予定された配線又は電極を接続させて、高集積素子
用微細コンタクトを形成することが可能な高集積素子用
微細コンタクト形成方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】このため本発明は、シリ
コン基板上に素子分離酸化膜，ゲート酸化膜，ゲート電
極，ソース及びドレインを具備したＭＯＳＦＥＴを形成
した後、前記ゲート電極上に第１絶縁層を形成し、前記
ソース又は／及びドレイン上の第１絶縁層を除去してコ
ンタクトホールを形成し、導電層を露出させたソース又
は／及びドレイン上に微細コンタクトを形成する高集積
素子用微細コンタクト形成方法において、前記ＭＯＳＦ
ＥＴを含む、第１絶縁層上に絶縁膜を厚く塗布して平坦
化用第２絶縁層を形成し、該第２絶縁層上に第１ポリシ
リコン層，第３絶縁層及び感光膜を順次、予定された厚
さで塗布する第１の工程と、前記ソース又は／及びドレ
インのコンタクトが形成される領域上に形成された感光
膜を除去して感光膜パターンを形成し、感光膜が除去さ
れて露出した第３絶縁層の部分を蝕刻して第３絶縁層パ
ターンを形成する第２の工程と、前記感光膜パターンを
除去して第３絶縁層パターン側壁に第４絶縁層スペーサ
を形成する第３の工程と、前記第３絶縁層パターンと第
４絶縁層スペーサとを第１ポリシリコン層のマスクとし
て、マスクされずに露出した部分を蝕刻して第１ポリシ
リコンパターンを形成する第４の工程と、前記第３絶縁
層パターンと第４絶縁層スペーサを除去した後、第１ポ
リシリコンパターンを第２絶縁層のマスクとして、マス
クされずに露出した部分を蝕刻してソース及びドレイン
が露出したコンタクトホールを形成する第５の工程と、
前記コンタクトホール及び第１ポリシリコンパターン上
に第２ポリシリコン層を平坦化するまで蒸着し、蒸着し
た後、エッチバックして前記一定厚さの第２ポリシリコ
ン層、及び第１ポリシリコンパターンを除去してソース
及びドレインに接続されたコンタクトパッドを形成する
第６工程と、前記コンタクトパッドに、予定された電極
又は配線の導電層をコンタクトする第７の工程と、によ
って前記ソース又は／及びドレイン上に微細コンタクト
を形成するようにした。
【０００６】前記第２及び第３絶縁層を例えばオキサイ
ド層で形成することができる。前記第３の工程では、具
体的には、例えば第３絶縁層パターン上に絶縁膜を塗布
した後、蝕刻して第３絶縁層パターン側壁に第４絶縁層
スペーサを形成する。前記第４絶縁層スペーサを例えば
オキサイド層で形成することができる。前記第６の工程
でコンタクトパッドを形成した後の第７の工程で、例え
ば具体的には、コンタクトパッド及び第２絶縁層の全て
の面に第５絶縁層を塗布し、第５絶縁層の所定部分を除
去して予定されたコンタクトパッドを露出させた後、ビ
ットライン用導電層を蒸着し、マスクパターンによりコ
ンタクトパッドが露出するようにマスクして、該コンタ
クトパッドに接続するビットラインを形成する。
【０００７】そして前記第７の工程でビットラインを形
成した後、例えばビットライン絶縁用第６絶縁層を塗布
し、予定されたコンタクトパッドに接続する電荷貯蔵電
極を形成することが出来る。
【０００８】
【実施例】以下、本発明の一実施例を図１〜９に基づい
て詳細に説明する。尚、本実施例では、高集積素子とし
てＤＲＡＭセルに本発明を適用して説明する。図９は、
本発明の高集積素子用微細コンタクト形成方法を用いて
形成されたＤＲＡＭセルの断面図を示す。図９におい
て、シリコン基板（１）上に素子分離酸化層（２）、ゲ
ート酸化膜（３），ゲート電極（４），第１絶縁層とし
てのワードラインスペーサ用第１オキサイド層（５），
ソース（６Ａ）及びドレイン（６Ｂ）が夫々形成されて
いる。
【０００９】そしてこれら形成されたものを含めたシリ
コン基板（１）上には、第１絶縁層としての第１オキサ
イド層（５）、第２絶縁層としての第２オキサイド層
（７）が積層されているが、ソース（６Ａ）、ドレイン
（６Ｂ）上には、夫々コンタクトパッド（12）、（13）
が第２オキサイド層（７）の上面まで形成されている。
これにより第２オキサイド層（７）上面は平坦化されて
いる。
【００１０】内部絶縁用第５オキサイド層（14）は、コ
ンタクトパッド（12）を囲むようにして第２オキサイド
層（７）上に形成され、ビットライン（15Ａ）がコンタ
クトパッド（12）に接続するように形成されている。ま
たビットライン（15Ａ）は、その上に形成された第６絶
縁層のパターンとしての第６オキサイドパターン（16
Ａ）、及びビットライン（15Ａ）と第６オキサイドパタ
ーン（16Ａ）の側壁に形成された第７オキサイドスペー
サ（17Ａ）によって覆われている。
【００１１】最後にこれら全てのものを覆うように第３
ポリシリコン層（18）が形成されている。次にこのＤＲ
ＡＭセルの形成方法について説明する。図１は公知の技
術を用いて素子を形成する工程におけるＤＲＡＭセルの
状態の断面図を示し、この工程においてシリコン基板
（１）に素子分離酸化膜（２）、ゲート酸化膜（３），
ゲート電極（４），ワードラインスペーサ用第１オキサ
イド層（５），ソース（６Ａ）及びドレイン（６Ｂ）を
夫々形成する。
【００１２】図２はＤＲＡＭセルの上面を平坦化する工
程における状態の断面図を示し、この工程において、シ
リコン基板（１）上に形成された第１オキサイド層
（５）上に平坦化用オキサイド層（７）を厚く塗布し
て、ＤＲＡＭセルの上面を平坦にする。この工程が第１
の工程に相当する。図３は、平坦化用第２オキサイド層
（７）の上面に第１ポリシリコン層（８），第３絶縁層
としての第３オキサイド層（９），及び感光膜（20）を
夫々予め設定された厚さで順次に塗布し、ビットライン
及び電荷貯蔵電極用コンタクトマスク工程で前記感光膜
（20）の予定された部分を除去した後、感光膜パターン
（20Ａ）を形成する工程を経た状態のＤＲＡＭセルの断
面図を示す。
【００１３】図４は、前記感光膜パターン（20Ａ）によ
り露出された第３オキサイド層（９）を除去して、第３
オキサイド層パターン（９Ａ）を形成する第２の工程の
後、前記感光膜パターン（20Ａ）を除去し、全体的にコ
ンタクトの大きさを調節するための第４オキサイド層
（10）を塗布し、ブランケット蝕刻により第４オキサイ
ド層（10）を蝕刻し、第３オキサイドパターン（９Ａ）
の側壁に第４絶縁層スペーサとしての第４オキサイドス
ペーサ（10Ａ）を形成する第３の工程を経て、以後の工
程中で形成されるコンタクトホール（40Ａ及び40Ｂ）の
幅を減らすようにした状態のＤＲＡＭセルの断面図を示
す。
【００１４】図５は、前記第３オキサイドパターン（９
Ａ）と第４オキサイドスペーサ（10Ａ）をマスク層にし
て、下部の露出した第１ポリシリコン層（８）を蝕刻し
て第１ポリシリコンパターン（８Ａ）を形成する第４の
工程を経た状態のＤＲＡＭセルの断面図を示す。図６
は、ブランケット蝕刻により第３オキサイドパターン
（９Ａ），第４オキサイドスペーサ（10Ａ）を蝕刻し
て、第１ポリシリコンパターン（８Ａ）をマスクとして
第２オキサイド層（７）と第１オキサイド層（５）を順
次に蝕刻して、ソース（６Ａ）及びドレイン（６Ｂ）を
露出させて電荷貯蔵電極用コンタクトホール（40Ａ）及
びビットライン用コンタクトホール（40Ｂ）を形成する
第５の工程を経た状態のＤＲＡＭセルの断面図を示す。
【００１５】図７は、前記電荷貯蔵電極用コンタクトホ
ール（40Ａ）及びビットライン用コンタクトホール（40
Ｂ）上部に、コンタクトパッド用第２ポリシリコン層
（11）を蒸着して、第１ポリシリコン層パターン（８
Ａ）の上面を平坦化する第７の工程中の状態のＤＲＡＭ
セルの断面図を示す。図８は、前記第２ポリシリコン層
（11）とその下部の第１ポリシリコン層パターン（８
Ａ）をエッチバックして第２オキサイド層（７）上部面
と平坦にビットライン（12）及び電荷貯蔵電極用コンタ
クトパッド（13）を形成する第６の工程の後、その上面
全体に第５絶縁層としての内部絶縁用第５オキサイド層
（14）を予め設定された厚さだけ塗布し、ビットライン
コンタクトマスクを利用して、ビットライン用コンタク
トパッド（12）上部の第５オキサイド層（14）を選択的
に除去して、窓（50）を形成し、全体的にビットライン
用ポリサイド（15）と絶縁用第６オキサイド層（16）を
積層した後、ビットラインマスクを利用して、予定され
た部分の第６オキサイド層（16）とビットライン用ポリ
サイド（15）を順次に除去して、ビットライン（15Ａ）
と第６オキサイドパターン（16Ａ）を形成し、コンタク
トパッド（12、13）及び第２オキサイド層（７）の全て
の面にスペーサ用第７オキサイド層（17）を塗布する第
７の工程を経た状態のＤＲＡＭセルの断面図を示す。
【００１６】図９は、前記第７オキサイド層（17）をブ
ランケット蝕刻して、ビットライン（15Ａ）と第６オキ
サイドパターン（16Ａ）の側壁に第７オキサイドスペー
サ（17Ａ）を形成し、同時に露出された第５オキサイド
層（14）を除去して、下部の第２オキサイド層（７）と
電荷貯蔵電極用コンタクトパッド（13）を露出させた
後、全面上に電荷貯蔵電極用第３ポリシリコン層（18）
を予め設定された厚さで形成する工程を経た状態のＤＲ
ＡＭセルの断面図を示す。
【００１７】尚、以後の工程は図面に示されてはいない
が、電荷貯蔵電極マスクを利用して電荷貯蔵電極用コン
タクトパッドに接続した電荷貯蔵電極を形成し、その上
に誘電体膜とプレート電極を形成することにより、従来
の方法と同様に半導体素子のキャパシタが形成される。
かかる構成によれば、コンタクトパッドを平坦化用第２
オキサイド層と同一の高さで平坦になるように形成し、
コンタクトパッド上部で予定された配線又は電極を接続
させて、高集積素子であるＤＲＡＭセルを形成すること
により、段差が甚だしく大きい半導体素子である例えば
ＤＲＡＭセルのコンタクト蝕刻工程時における困難がな
くなり、また例えばワードラインとビットラインとのシ
ョート，ワードラインやビットラインと電荷貯蔵用電極
とのショート，その他、段差によるラインの短絡又は不
良な層被覆(Step Coverage) による抵抗の増加等を防止
することが出来、ＤＲＡＭセルの信頼性が得られ、製造
上の工程マージンが得られるようになる。
【００１８】
【発明の効果】以上説明してきたように本発明によれ
ば、段差が甚だしい半導体素子のコンタクト領域に絶縁
層を平坦に形成した後、絶縁層スペーサをコンタクトマ
スク側壁に形成することにより、マクス工程によって形
成される最小線幅より小さい線幅のコンタクトホールを
形成することができる。更にこのコンタクトホールに層
被覆(Step Coverage) を良好にするコンタクトパッドを
形成して、ビットラインと電荷貯蔵電極を接続すること
により、ワードラインとビットライン又はビットライン
と電荷貯蔵電極間で発生する短絡，また段差が大きいた
めに発生するラインの短絡、又は抵抗値の増加を防止し
て、高集積素子の信頼性及び収率を向上させる効果があ
る。
【図面の簡単な説明】
【図１】本発明の微細コンタクトホール形成方法を適用
して製造されるＤＲＡＭセルの工程中の断面図。
【図２】同上断面図。
【図３】同上断面図。
【図４】同上断面図。
【図５】同上断面図。
【図６】同上断面図。
【図７】同上断面図。
【図８】同上断面図。
【図９】同上断面図。
【符号の説明】
１ 基板 ２ 素子分離酸化膜 ３ ゲート酸化膜 ４ ゲート電極 ５ 第１オキサイド層 ６Ａ ソース及びドレイン ６Ｂ ソース及びドレイン ７ 第２オキサイド層 ８ 第１ポリシリコン層 ８Ａ 第１ポリシリコンパターン ９ 第３オキサイド層 ９Ａ 第３ポリシリコンパターン 10 第４オキサイド層 10Ａ 第４オキサイドスペーサ 11 第２ポリシリコン層 12 ビットライン用コンタクトパッド 13 電荷貯蔵電極用コンタクトパッド 14 第５オキサイド層 15 ビットライン用ポリサイド 15Ａ ビットライン 16 第６オキサイド層 16Ａ 第６オキサイドパターン 17 第７オキサイド層 17Ａ 第７オキサイドスペーサ 18 第３ポリシリコン層 20Ａ 感光膜パターン 40Ａ 電荷貯蔵電極 40Ｂ ビットラインコンタクトホール 50 窓
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/44 7376−4Ｍ 21/8242 27/108 7210−4Ｍ Ｈ０１Ｌ 27/10 ３２５ Ｐ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】シリコン基板上に素子分離酸化膜，ゲート
    酸化膜，ゲート電極，ソース及びドレインを具備したＭ
    ＯＳＦＥＴを形成した後、前記ゲート電極上に第１絶縁
    層を形成し、前記ソース又は／及びドレイン上の第１絶
    縁層を除去してコンタクトホールを形成し、導電層を露
    出させたソース又は／及びドレイン上に微細コンタクト
    を形成する高集積素子用微細コンタクト形成方法におい
    て、 前記ＭＯＳＦＥＴを含む、第１絶縁層上に絶縁膜を厚く
    塗布して平坦化用第２絶縁層を形成し、該第２絶縁層上
    に第１ポリシリコン層，第３絶縁層及び感光膜を順次、
    予定された厚さで塗布する第１の工程と、 前記ソース又は／及びドレインのコンタクトが形成され
    る領域上に形成された感光膜を除去して感光膜パターン
    を形成し、感光膜が除去されて露出した第３絶縁層の部
    分を蝕刻して第３絶縁層パターンを形成する第２の工程
    と、 前記感光膜パターンを除去して第３絶縁層パターン側壁
    に第４絶縁層スペーサを形成する第３の工程と、 前記第３絶縁層パターンと第４絶縁層スペーサとを第１
    ポリシリコン層のマスクとして、マスクされずに露出し
    た部分を蝕刻して第１ポリシリコンパターンを形成する
    第４の工程と、 前記第３絶縁層パターンと第４絶縁層スペーサを除去し
    た後、第１ポリシリコンパターンを第２絶縁層のマスク
    として、マスクされずに露出した部分を蝕刻してソース
    及びドレインが露出したコンタクトホールを形成する第
    ５の工程と、 前記コンタクトホール及び第１ポリシリコンパターン上
    に第２ポリシリコン層を平坦化するまで蒸着し、蒸着し
    た後、エッチバックして前記一定厚さの第２ポリシリコ
    ン層、及び第１ポリシリコンパターンを除去してソース
    及びドレインに接続されたコンタクトパッドを形成する
    第６工程と、 前記コンタクトパッドに、予定された電極又は配線の導
    電層をコンタクトする第７の工程と、によって前記ソー
    ス又は／及びドレイン上に微細コンタクトを形成するこ
    とを特徴とする高集積素子用微細コンタクト形成方法。
  2. 【請求項２】前記第２及び第３絶縁層をオキサイド層で
    形成することを特徴とする請求項１に記載の高集積素子
    用微細コンタクト形成方法。
  3. 【請求項３】前記第３の工程で、第３絶縁層パターン上
    に絶縁膜を塗布した後、蝕刻により第３絶縁層パターン
    側壁に第４絶縁層スペーサを形成したことを特徴とする
    請求項１に記載の高集積素子用微細コンタクト形成方
    法。
  4. 【請求項４】前記第４絶縁層スペーサをオキサイド層で
    形成したことを特徴とする請求項３に記載の高集積素子
    用微細コンタクト形成方法。
  5. 【請求項５】前記第６の工程でコンタクトパッドを形成
    した後の第７の工程で、コンタクトパッド及び第２絶縁
    層の全ての面に第５絶縁層を塗布し、第５絶縁層の所定
    部分を除去して予定されたコンタクトパッドを露出させ
    た後、ビットライン用導電層を蒸着し、マスクパターン
    によりコンタクトパッドが露出するようにマスクして、
    該コンタクトパッドに接続するビットラインを形成する
    ことを特徴とする請求項１に記載の高集積素子用微細コ
    ンタクト形成方法。
  6. 【請求項６】前記第７の工程でビットラインを形成した
    後、ビットライン絶縁用第６絶縁層を塗布し、予定され
    たコンタクトパッドに接続される電荷貯蔵電極を形成す
    ることを特徴とする請求項５に記載の高集積素子用微細
    コンタクト形成方法。
JP5039850A 1992-02-29 1993-03-01 高集積素子用微細コンタクト形成方法 Expired - Fee Related JPH0744220B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1992-3279 1992-02-29
KR1019920003279A KR950000660B1 (ko) 1992-02-29 1992-02-29 고집적 소자용 미세콘택 형성방법

Publications (2)

Publication Number Publication Date
JPH0685086A JPH0685086A (ja) 1994-03-25
JPH0744220B2 true JPH0744220B2 (ja) 1995-05-15

Family

ID=19329731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5039850A Expired - Fee Related JPH0744220B2 (ja) 1992-02-29 1993-03-01 高集積素子用微細コンタクト形成方法

Country Status (3)

Country Link
US (1) US5279989A (ja)
JP (1) JPH0744220B2 (ja)
KR (1) KR950000660B1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960009100B1 (en) * 1993-03-02 1996-07-10 Hyundai Electronics Ind Manufacturing method of minute contact hole for highly integrated device
KR0142797B1 (ko) * 1994-06-17 1998-08-17 문정환 실리콘-온-인슐레이터구조의 제조방법
US5482894A (en) * 1994-08-23 1996-01-09 Texas Instruments Incorporated Method of fabricating a self-aligned contact using organic dielectric materials
US5610100A (en) * 1995-04-13 1997-03-11 Texas Instruments Inc. Method for concurrently forming holes for interconnection between different conductive layers and a substrate element or circuit element close to the substrate surface
US5874359A (en) * 1995-04-27 1999-02-23 Industrial Technology Research Institute Small contacts for ultra large scale integration semiconductor devices without separation ground rule
KR0170312B1 (ko) * 1995-06-23 1999-02-01 김광호 고집적 dram 셀 및 그 제조방법
US5654238A (en) * 1995-08-03 1997-08-05 International Business Machines Corporation Method for etching vertical contact holes without substrate damage caused by directional etching
JPH09191084A (ja) * 1996-01-10 1997-07-22 Nec Corp 半導体装置及びその製造方法
US6008121A (en) * 1996-03-19 1999-12-28 Siemens Aktiengesellschaft Etching high aspect contact holes in solid state devices
JP3533037B2 (ja) 1996-05-29 2004-05-31 株式会社日立製作所 半導体集積回路装置の製造方法
JP2900881B2 (ja) * 1996-05-30 1999-06-02 日本電気株式会社 半導体装置の製造方法
US5719089A (en) * 1996-06-21 1998-02-17 Vanguard International Semiconductor Corporation Method for etching polymer-assisted reduced small contacts for ultra large scale integration semiconductor devices
US5795822A (en) * 1996-08-07 1998-08-18 Vanguard International Semiconductor Corporation Method for manufacturing an aligned opening in an integrated circuit
EP0840371B1 (en) * 1996-10-30 2007-06-06 Samsung Electronics Co., Ltd. Method for manufacturing a semiconductor memory device
US5744387A (en) * 1997-03-07 1998-04-28 Vanguard International Semiconductor Corporation Method for fabricating dynamic random access memory with a flat topography and fewer photomasks
US6037211A (en) * 1997-05-05 2000-03-14 Vanguard International Semiconductor Corporation Method of fabricating contact holes in high density integrated circuits using polysilicon landing plug and self-aligned etching processes
US6025221A (en) * 1997-08-22 2000-02-15 Micron Technology, Inc. Processing methods of forming integrated circuitry memory devices, methods of forming DRAM arrays, and related semiconductor masks
US6380026B2 (en) * 1997-08-22 2002-04-30 Micron Technology, Inc. Processing methods of forming integrated circuitry memory devices, methods of forming DRAM arrays, and related semiconductor masks
US6008123A (en) * 1997-11-04 1999-12-28 Lucent Technologies Inc. Method for using a hardmask to form an opening in a semiconductor substrate
US6110760A (en) * 1998-02-12 2000-08-29 Micron Technology, Inc. Methods of forming electrically conductive interconnections and electrically interconnected substrates
US6221711B1 (en) 1998-05-11 2001-04-24 Micron Technology, Inc. Methods of electrically contacting to conductive plugs, methods of forming contact openings, and methods of forming dynamic random access memory circuitry
KR100487511B1 (ko) * 1998-07-06 2005-08-01 삼성전자주식회사 반도체 장치의 제조 방법
US6200875B1 (en) * 1998-12-21 2001-03-13 Taiwan Semiconductor Manufacturing Company Chemical mechanical polishing of polysilicon plug using a silicon nitride stop layer
JP4070919B2 (ja) * 1999-01-22 2008-04-02 富士通株式会社 半導体装置及びその製造方法
US6080666A (en) * 1999-03-23 2000-06-27 United Microelectronics Corp. Method for increasing landing pad area
US6589876B1 (en) 1999-07-22 2003-07-08 Micron Technology, Inc. Methods of forming conductive capacitor plugs, methods of forming capacitor contact openings, and methods of forming memory arrays
US6458649B1 (en) * 1999-07-22 2002-10-01 Micron Technology, Inc. Methods of forming capacitor-over-bit line memory cells
US6617689B1 (en) 2000-08-31 2003-09-09 Micron Technology, Inc. Metal line and method of suppressing void formation therein
KR100505062B1 (ko) * 2003-02-22 2005-07-29 삼성전자주식회사 반도체 소자의 제조방법
US20050214998A1 (en) * 2004-03-26 2005-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Local stress control for CMOS performance enhancement
KR100648634B1 (ko) * 2005-01-21 2006-11-23 삼성전자주식회사 반도체 장치의 제조 방법
TWI326919B (en) * 2007-03-14 2010-07-01 Au Optronics Corp Semiconductor structure of liquid crystal display and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61230324A (ja) * 1985-04-04 1986-10-14 Sony Corp エツチング方法
JP2904533B2 (ja) * 1989-03-09 1999-06-14 株式会社東芝 半導体装置の製造方法
US5010039A (en) * 1989-05-15 1991-04-23 Ku San Mei Method of forming contacts to a semiconductor device
US4996167A (en) * 1990-06-29 1991-02-26 At&T Bell Laboratories Method of making electrical contacts to gate structures in integrated circuits

Also Published As

Publication number Publication date
US5279989A (en) 1994-01-18
JPH0685086A (ja) 1994-03-25
KR930018659A (ko) 1993-09-22
KR950000660B1 (ko) 1995-01-27

Similar Documents

Publication Publication Date Title
JPH0744220B2 (ja) 高集積素子用微細コンタクト形成方法
JP2575002B2 (ja) 半導体装置及びその製造方法
JPH0669352A (ja) 高集積半導体装置のコンタクトの製造方法
KR100349986B1 (ko) 메모리셀의비트라인용비아홀제조방법
GB2336033A (en) Method of fabricating a DRAM cell capacitor
KR960011652B1 (ko) 스택캐패시터 및 그 제조방법
JPH11121327A (ja) 半導体装置及びその製造方法
JPH0831577B2 (ja) 高集積半導体素子の製造方法
JPH0254960A (ja) 半導体装置の製造方法
JPH07326716A (ja) ディーラム キャパシター製造方法
JP2000332213A (ja) 半導体装置の製造方法
KR950013385B1 (ko) 고집적 소자용 콘택형성방법
KR100230350B1 (ko) 반도체 장치 및 그 제조 방법
KR0158906B1 (ko) 반도체소자의 캐패시터 제조방법
KR100546112B1 (ko) 반도체소자의 제조방법
JPH11330400A (ja) ダイナミックｒａｍセルキャパシタの製造方法
KR0166030B1 (ko) 반도체 소자의 캐패시터 제조방법
KR0166491B1 (ko) 반도체 소자의 캐패시터 제조방법
KR0176162B1 (ko) 반도체 메모리 소자 및 그 저항층 형성방법
KR0143347B1 (ko) 반도체기억장치 제조방법
KR970000221B1 (ko) 반도체 소자의 커패시터 제조방법
KR100228356B1 (ko) 반도체 장치의 전하저장전극 형성방법
KR0137627B1 (ko) 반도체 소자 제조 방법
KR100310542B1 (ko) 반도체소자의 제조방법
KR0167604B1 (ko) 반도체 소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090515

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100515

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100515

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110515

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 17

LAPS Cancellation because of no payment of annual fees