JPS5917853B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5917853B2 JPS5917853B2 JP8512277A JP8512277A JPS5917853B2 JP S5917853 B2 JPS5917853 B2 JP S5917853B2 JP 8512277 A JP8512277 A JP 8512277A JP 8512277 A JP8512277 A JP 8512277A JP S5917853 B2 JPS5917853 B2 JP S5917853B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- aluminum
- layer
- silicon
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は、半導体ウエフア表面に多層配線を形成した半
導体装置に関する。
導体装置に関する。
近年、半導体装置はますます小型化および集積化がなさ
れており、このため半導体ウエフア表面 、ｊに配線を
形成する際、絶縁層を介して金属層が配置された多層配
線が用いられる。
れており、このため半導体ウエフア表面 、ｊに配線を
形成する際、絶縁層を介して金属層が配置された多層配
線が用いられる。
この多層配線を形成する方法の一つは、特願昭５０−１
０７８８８号明細書に記載されている。次に、多層配線
を形成した従来の半導体装置は、所定形状の絶縁層を被
着した半導体ウエフアにアルミニウム（Ａｌ）と５ モ
リブデン（Ｍｏ）を重畳した２層の金属層を形成し、リ
ン酸・硝酸・酢酸と水との混合液で選択的にエッチング
し、最適なテーパを有する金属層を得、そしてモリブデ
ン層をプラズマエッチングで除去する。このアルミニウ
ミ（Ａｌ）からなる第１ｊ０金属層上に絶縁層を介して
アルミニウム（Ａｌ）からなる第２金属層を形成してい
た。この方法で多層配線を形成すると、下層の第１金属
層が最適のテーパを有するので、上層の第２金属層が段
切れを起さずに配線できるのであるが、下層第１金属’
５ 層のアルミニウム（Ａｌ）表面に低温で絶縁酸化膜
（ＣＶＤ膜）を形成する際、アルミニウム（Ａｌ）に異
常突起すなわちヒロツク（ＨｌＵｏｃｋ）が発生する。
これを第１図に示す。ここで１は半導体装置、２は半導
体基体、３’、３″は能動素子で・０ ある。ヒロツク
Ｔは約４００℃で絶縁酸化膜５を形成する時、アルミニ
ウム金属の結晶内部のストレスなどによる結晶の再配列
や空孔の移動によつて発生すると考えられる。
０７８８８号明細書に記載されている。次に、多層配線
を形成した従来の半導体装置は、所定形状の絶縁層を被
着した半導体ウエフアにアルミニウム（Ａｌ）と５ モ
リブデン（Ｍｏ）を重畳した２層の金属層を形成し、リ
ン酸・硝酸・酢酸と水との混合液で選択的にエッチング
し、最適なテーパを有する金属層を得、そしてモリブデ
ン層をプラズマエッチングで除去する。このアルミニウ
ミ（Ａｌ）からなる第１ｊ０金属層上に絶縁層を介して
アルミニウム（Ａｌ）からなる第２金属層を形成してい
た。この方法で多層配線を形成すると、下層の第１金属
層が最適のテーパを有するので、上層の第２金属層が段
切れを起さずに配線できるのであるが、下層第１金属’
５ 層のアルミニウム（Ａｌ）表面に低温で絶縁酸化膜
（ＣＶＤ膜）を形成する際、アルミニウム（Ａｌ）に異
常突起すなわちヒロツク（ＨｌＵｏｃｋ）が発生する。
これを第１図に示す。ここで１は半導体装置、２は半導
体基体、３’、３″は能動素子で・０ ある。ヒロツク
Ｔは約４００℃で絶縁酸化膜５を形成する時、アルミニ
ウム金属の結晶内部のストレスなどによる結晶の再配列
や空孔の移動によつて発生すると考えられる。
約１（μ）の厚さのアルミニウ５ ム金属層４上に約４
００℃でＰＳＧ（リンシリカガラス）層５を気相成長さ
せ、厚さを約８０００Ａとする。この時、上に説明した
ヒロツク□が発生し、このヒロツクＴのためこの上のＰ
ＳＧ層５が異常成長する。第１図のＡを拡大して第１一
Ａ０図に示す。このＰＳＧ層５上にアルミニウム金属層
６を被着すると、下層と上層のアルミニウム金属層は第
１一Ａ図に示すように短絡しやすい状態となる。即ち、
ヒロツクおよびこの近辺部分Ａに電界が集中し絶縁破壊
が生じたり、上層のアルミニウム金５ 属層６をエッチ
ングしてスルーホールを形成する際ピンホールが発生し
、この半導体装置１が動作しないような現象が起こる。
このヒロツクを防ぐには、金属層間の絶縁酸化膜を約３
００℃以下の低温で形成することが有効であるが、半導
体ウエフアに形成された半導体素子を外的不純物から保
護するパシベーシヨン効果を有する絶縁酸化膜が得られ
ない。下層の金属層としてアルミニウムの他に、シリコ
ン（Ｓｉ）を重量パーセントで数％含有するアルミニウ
ム金属膜も利用されるが、上記のようなヒロツクを防止
することができない。本発明は、従来の有する欠点を除
去するためになされたものであり、能動素子を配線接続
する第１金属層と、この第１金属層と絶縁層を介して交
叉する第２金属層とが多層配線し確実に絶縁するように
構成した半導体装置を提供することを目的としている。
本発明の半導体装置は、拡散などにより能動素子を半導
体基体に形，成し、表面を露出して配線接続される複数
の素子のコンタクト領域の表面を露出した半導体基体に
、能動素子のコンタクト領域と他のコンタクト領域とを
所定のパターンで配線接続するアルミニウム（Ａｌ）に
少量のシリコン（Ｓｉ）・銅（Ｃｕ）を混入した第１金
属層を被着形成し、絶縁層を介して第１金属層と交叉す
る第２金属層を被着形成した半導体装置であることを特
徴とする。
００℃でＰＳＧ（リンシリカガラス）層５を気相成長さ
せ、厚さを約８０００Ａとする。この時、上に説明した
ヒロツク□が発生し、このヒロツクＴのためこの上のＰ
ＳＧ層５が異常成長する。第１図のＡを拡大して第１一
Ａ０図に示す。このＰＳＧ層５上にアルミニウム金属層
６を被着すると、下層と上層のアルミニウム金属層は第
１一Ａ図に示すように短絡しやすい状態となる。即ち、
ヒロツクおよびこの近辺部分Ａに電界が集中し絶縁破壊
が生じたり、上層のアルミニウム金５ 属層６をエッチ
ングしてスルーホールを形成する際ピンホールが発生し
、この半導体装置１が動作しないような現象が起こる。
このヒロツクを防ぐには、金属層間の絶縁酸化膜を約３
００℃以下の低温で形成することが有効であるが、半導
体ウエフアに形成された半導体素子を外的不純物から保
護するパシベーシヨン効果を有する絶縁酸化膜が得られ
ない。下層の金属層としてアルミニウムの他に、シリコ
ン（Ｓｉ）を重量パーセントで数％含有するアルミニウ
ム金属膜も利用されるが、上記のようなヒロツクを防止
することができない。本発明は、従来の有する欠点を除
去するためになされたものであり、能動素子を配線接続
する第１金属層と、この第１金属層と絶縁層を介して交
叉する第２金属層とが多層配線し確実に絶縁するように
構成した半導体装置を提供することを目的としている。
本発明の半導体装置は、拡散などにより能動素子を半導
体基体に形，成し、表面を露出して配線接続される複数
の素子のコンタクト領域の表面を露出した半導体基体に
、能動素子のコンタクト領域と他のコンタクト領域とを
所定のパターンで配線接続するアルミニウム（Ａｌ）に
少量のシリコン（Ｓｉ）・銅（Ｃｕ）を混入した第１金
属層を被着形成し、絶縁層を介して第１金属層と交叉す
る第２金属層を被着形成した半導体装置であることを特
徴とする。
次に本発明の実施例を説明する。
まず初めに、拡散などにより導電型の異なる接合部を有
する能動素子を半導体基体に形成し、この基体表面に数
１０００Ａ０）ＳｉＯ２膜を形成する。このＳｉＯ２膜
を形成した半導体基体の、配線接続される素子のコンタ
クト領域表面のＳｌＯ２膜を選択的に除去して露出する
。この半導体基体の表面に、１．０〜２．０重量％のシ
リコン（Ｓｉ）と１．０〜５．０重量％の銅を含有する
アルミニウム（Ａｌ）の第１金属層を形成する。このシ
リコンと銅を含有するアルミニウムの形成方法は、夫々
元素を別々に制御することにより蒸着してもよいし、又
上に述べた組成の合金に匍卿して蒸着してもよい。また
、マグネトロン放電を利用したコールドスパツタ法によ
り金属層を形成すると、更に安定な膜質を得ることがで
きる。この様な組成の金属層は、電流を通じた場合のＥ
ｌｅｃｔｒＯＭｉｇｒａｔｉＯｎに対しても非常に有効
である。能動素子のコンタクト領域と、この領域と接続
される他のコンタクト領域とを所定のパターンで配線接
続し、この配線接続に不要な第１金属層をリン酸・酢酸
・硝酸・水の混合液でエツチングし、最適なテーパ約３
０水を有する所定パターンで配線接続する第１金属層を
得る。次に、この上に厚さが０．８（ＡＯＩ）ＣＶＤ層
を気相成長させ、このＣＶＤ層を選択的にエツチングし
てスルーホールを形成する。この上に第２金属層として
、厚さ約２（ロ）のアルミニウムを蒸着して、選択的に
エツチングし配線を形成する。第２金属層はスルーホー
ルを通して第１金属層に接続される。第２金属層として
アルミニウムを用いたが他の金属たとえばモリブデンな
どを用いてもよい。亦、ここでは金属層として２層の実
施例を説明したが、この上に更に金属層を形成する多層
配線を用いてもよい。次に、第１金属層を構成する元素
の組成について説明する。
する能動素子を半導体基体に形成し、この基体表面に数
１０００Ａ０）ＳｉＯ２膜を形成する。このＳｉＯ２膜
を形成した半導体基体の、配線接続される素子のコンタ
クト領域表面のＳｌＯ２膜を選択的に除去して露出する
。この半導体基体の表面に、１．０〜２．０重量％のシ
リコン（Ｓｉ）と１．０〜５．０重量％の銅を含有する
アルミニウム（Ａｌ）の第１金属層を形成する。このシ
リコンと銅を含有するアルミニウムの形成方法は、夫々
元素を別々に制御することにより蒸着してもよいし、又
上に述べた組成の合金に匍卿して蒸着してもよい。また
、マグネトロン放電を利用したコールドスパツタ法によ
り金属層を形成すると、更に安定な膜質を得ることがで
きる。この様な組成の金属層は、電流を通じた場合のＥ
ｌｅｃｔｒＯＭｉｇｒａｔｉＯｎに対しても非常に有効
である。能動素子のコンタクト領域と、この領域と接続
される他のコンタクト領域とを所定のパターンで配線接
続し、この配線接続に不要な第１金属層をリン酸・酢酸
・硝酸・水の混合液でエツチングし、最適なテーパ約３
０水を有する所定パターンで配線接続する第１金属層を
得る。次に、この上に厚さが０．８（ＡＯＩ）ＣＶＤ層
を気相成長させ、このＣＶＤ層を選択的にエツチングし
てスルーホールを形成する。この上に第２金属層として
、厚さ約２（ロ）のアルミニウムを蒸着して、選択的に
エツチングし配線を形成する。第２金属層はスルーホー
ルを通して第１金属層に接続される。第２金属層として
アルミニウムを用いたが他の金属たとえばモリブデンな
どを用いてもよい。亦、ここでは金属層として２層の実
施例を説明したが、この上に更に金属層を形成する多層
配線を用いてもよい。次に、第１金属層を構成する元素
の組成について説明する。
第２図に、Ａｌ−ｘ％ＣｕおよびＡｌ−２％Ｓｉ−ｘ％
Ｃｕの層間シヨート密度とＣｕ濃度の関係を示す。Ｃｕ
濃度に対して層間シヨート密度は、Ａｌ−ｘ％Ｃｕより
Ａｌ−２％Ｓ！−Ｘ％Ｃｕが少な七、第１金属層と第２
金属層とがより確実に絶縁される。今後ますます半導体
装置の小型化・集積化が行われつつあり層間シヨート密
度が少ないことが望ましい。また、銅が５．７％以上ア
ルミニウムに含まれると、銅を含有するアルミニウムは
５４７℃で局部的に溶融し、第１金属層を形成した後約
５００℃の熱処理にさらされるので、Ａｌ−２％Ｓｉ−
ｘ％Ｃｕの銅が均一に固容する量は約５％までであり、
特に約４％以下が適する。第３図に、Ａｌ−ｙ％Ｓｉお
よびＡｌ−ｙ％Ｓｉ−２％Ｃｕの層間シヨート密度とＳ
ｉ濃度の関係を示す。
Ｃｕの層間シヨート密度とＣｕ濃度の関係を示す。Ｃｕ
濃度に対して層間シヨート密度は、Ａｌ−ｘ％Ｃｕより
Ａｌ−２％Ｓ！−Ｘ％Ｃｕが少な七、第１金属層と第２
金属層とがより確実に絶縁される。今後ますます半導体
装置の小型化・集積化が行われつつあり層間シヨート密
度が少ないことが望ましい。また、銅が５．７％以上ア
ルミニウムに含まれると、銅を含有するアルミニウムは
５４７℃で局部的に溶融し、第１金属層を形成した後約
５００℃の熱処理にさらされるので、Ａｌ−２％Ｓｉ−
ｘ％Ｃｕの銅が均一に固容する量は約５％までであり、
特に約４％以下が適する。第３図に、Ａｌ−ｙ％Ｓｉお
よびＡｌ−ｙ％Ｓｉ−２％Ｃｕの層間シヨート密度とＳ
ｉ濃度の関係を示す。
シリコンの含有量が少ないとアルミニウムの突抜現象が
起こり易く、また層間シヨート密度が大きくなる。Ａｌ
−ｙ％Ｓｌより銅を含有するＡｌ−ｙ％Ｓｉ一２％Ｃｕ
の方が層間シヨート密度に於いてはるかにすぐれている
。
起こり易く、また層間シヨート密度が大きくなる。Ａｌ
−ｙ％Ｓｌより銅を含有するＡｌ−ｙ％Ｓｉ一２％Ｃｕ
の方が層間シヨート密度に於いてはるかにすぐれている
。
シリコンの含有量がアルミニウムに対する固溶限を越え
ると、アルミニウム中にシリコンのかたまりができ、こ
れをエツチングする際シリコンの残渣が残り、きれいに
パターニングすることが困難になる。またシリコンの含
有量が多いと素子と配線の接続部におけるコンタクト抵
抗が増すという問題点が生じる。従つて、第１金属層と
して用いる金属としてアルミニウムに少量のシリコンと
銅とを含有すると、ヒロツクが発生せずこの第１金属層
と絶縁交叉する第２金属層が確実に絶縁される。
ると、アルミニウム中にシリコンのかたまりができ、こ
れをエツチングする際シリコンの残渣が残り、きれいに
パターニングすることが困難になる。またシリコンの含
有量が多いと素子と配線の接続部におけるコンタクト抵
抗が増すという問題点が生じる。従つて、第１金属層と
して用いる金属としてアルミニウムに少量のシリコンと
銅とを含有すると、ヒロツクが発生せずこの第１金属層
と絶縁交叉する第２金属層が確実に絶縁される。
そして１〜２重量％のシリコンと１〜５重量％の銅とを
含有するアルミニウムを第１金属層として用いると、更
に確実に第１金属層と第２金属層が絶縁さへ電気的特性
の良好な半導体装置が得られる。
含有するアルミニウムを第１金属層として用いると、更
に確実に第１金属層と第２金属層が絶縁さへ電気的特性
の良好な半導体装置が得られる。
第１図は従来の半導体装置の断面図、第１−Ａ図は第１
図−Ａの拡大図、第２図はＡｌ−ｘ％Ｃｕ・Ａｌ−２％
Ｓｉ−ｘ％Ｃｕの層間シヨート密度とＣｕ濃度との関係
図、第３図はＡｌ−ｙ％ＳｉおよびＡｌ−ｙ％Ｓｉ−２
％Ｃｕの層間シヨート密度とＳｉ濃度との関係図である
。
図−Ａの拡大図、第２図はＡｌ−ｘ％Ｃｕ・Ａｌ−２％
Ｓｉ−ｘ％Ｃｕの層間シヨート密度とＣｕ濃度との関係
図、第３図はＡｌ−ｙ％ＳｉおよびＡｌ−ｙ％Ｓｉ−２
％Ｃｕの層間シヨート密度とＳｉ濃度との関係図である
。
Claims (1)
- １ 表面を露出して配線接続される複数の素子を形成し
た半導体基体と、この半導体基体に被着し、上記複数の
素子間を所定パターンで配線接続するアルミニウム（Ａ
ｌ）に少量のシリコン（Ｓｉ）・鋼（Ｃｕ）を混入した
第１金属層と、この第１金属層と絶縁交叉する第２金属
層とを具備することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8512277A JPS5917853B2 (ja) | 1977-07-18 | 1977-07-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8512277A JPS5917853B2 (ja) | 1977-07-18 | 1977-07-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5420681A JPS5420681A (en) | 1979-02-16 |
| JPS5917853B2 true JPS5917853B2 (ja) | 1984-04-24 |
Family
ID=13849819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8512277A Expired JPS5917853B2 (ja) | 1977-07-18 | 1977-07-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5917853B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59194467A (ja) * | 1983-04-20 | 1984-11-05 | Toshiba Corp | 半導体装置 |
| DE3343251A1 (de) * | 1983-11-30 | 1985-06-05 | W.C. Heraeus Gmbh, 6450 Hanau | Systemtraeger fuer elektrische bauelemente |
| EP0331908A1 (en) * | 1988-03-07 | 1989-09-13 | International Business Machines Corporation | Method for forming high density, ohmic contact multi-level metallurgy for semiconductor devices |
| JP2684621B2 (ja) * | 1989-05-12 | 1997-12-03 | 沖電気工業株式会社 | 半導体装置の配線用アルミニウム合金材料 |
| JP2684622B2 (ja) * | 1989-05-12 | 1997-12-03 | 沖電気工業株式会社 | 半導体装置の配線用アルミニウム合金材料 |
-
1977
- 1977-07-18 JP JP8512277A patent/JPS5917853B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5420681A (en) | 1979-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0370137A (ja) | 半導体集積回路内の素子連結用金属配線層およびその製造方法 | |
| US7823260B2 (en) | Method for manufacturing metal-insulator-metal capacitor | |
| JP2005033198A (ja) | ヒロックが無いアルミニウム層及びその形成方法 | |
| JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
| JPS5917853B2 (ja) | 半導体装置 | |
| KR100417266B1 (ko) | 반도체장치 | |
| KR0123185B1 (ko) | 알루미늄배선 및 그 형성방법 | |
| KR19990028850A (ko) | 두꺼운 도체를 갖는 모노리식 마이크로파 회로를 제조하는 방법 | |
| JPS61225837A (ja) | 半導体装置の層間接続方法 | |
| JPS60193362A (ja) | 半導体装置 | |
| JPS61208848A (ja) | 半導体装置 | |
| JPH0448854B2 (ja) | ||
| US5565380A (en) | Semiconductor device and process for production thereof | |
| JPS6399546A (ja) | 半導体装置の製造方法 | |
| CN109037191B (zh) | 修调电阻及其制造方法 | |
| JPH01192140A (ja) | 半導体集積回路装置 | |
| KR930011461B1 (ko) | 반도체 집접회로의 서브미크론 전극배선 형성방법 | |
| JP2558732B2 (ja) | 半導体装置用薄膜配線形成方法 | |
| JPS63147346A (ja) | 半導体集積回路装置 | |
| JPH02170431A (ja) | 半導体装置の製造方法 | |
| JPS61154048A (ja) | 配線およびその製造方法 | |
| JPH01272138A (ja) | 配線の製法 | |
| JPS6127658A (ja) | 半導体装置及びその製造方法 | |
| JPH04273162A (ja) | 半導体装置及びその製造方法 | |
| JPH04234124A (ja) | 半導体装置 |