DE68926392T2 - Planarisationsmethode für IC-Struktur - Google Patents
Planarisationsmethode für IC-StrukturInfo
- Publication number
- DE68926392T2 DE68926392T2 DE68926392T DE68926392T DE68926392T2 DE 68926392 T2 DE68926392 T2 DE 68926392T2 DE 68926392 T DE68926392 T DE 68926392T DE 68926392 T DE68926392 T DE 68926392T DE 68926392 T2 DE68926392 T2 DE 68926392T2
- Authority
- DE
- Germany
- Prior art keywords
- insulating layer
- layer
- integrated circuit
- planarization
- circuit structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000000151 deposition Methods 0.000 claims abstract description 44
- 230000008021 deposition Effects 0.000 claims abstract description 36
- 238000002844 melting Methods 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 23
- 230000008018 melting Effects 0.000 claims abstract description 19
- 239000011810 insulating material Substances 0.000 claims abstract description 14
- 238000001312 dry etching Methods 0.000 claims abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 19
- 239000000463 material Substances 0.000 abstract description 45
- 239000011248 coating agent Substances 0.000 abstract description 9
- 238000000576 coating method Methods 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- JKWMSGQKBLHBQQ-UHFFFAOYSA-N diboron trioxide Chemical compound O=BOB=O JKWMSGQKBLHBQQ-UHFFFAOYSA-N 0.000 abstract description 5
- 238000001035 drying Methods 0.000 abstract description 2
- 229910052810 boron oxide Inorganic materials 0.000 abstract 1
- 238000001723 curing Methods 0.000 abstract 1
- 239000000075 oxide glass Substances 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 239000011521 glass Substances 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000002904 solvent Substances 0.000 description 6
- 238000011109 contamination Methods 0.000 description 5
- 238000010304 firing Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- GOLCXWYRSKYTSP-UHFFFAOYSA-N Arsenious Acid Chemical compound O1[As]2O[As]1O2 GOLCXWYRSKYTSP-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- DLYUQMMRRRQYAE-UHFFFAOYSA-N tetraphosphorus decaoxide Chemical compound O1P(O2)(=O)OP3(=O)OP1(=O)OP2(=O)O3 DLYUQMMRRRQYAE-UHFFFAOYSA-N 0.000 description 2
- 238000004073 vulcanization Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052958 orpiment Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000000935 solvent evaporation Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
- Diese Erfindung bezieht sich auf ein Verfahren zum Planarisieren einer integrierten Schaltungsstruktur. Insbesondere bezieht sich die Erfindung auf ein Verfahren zum Planarisieren einer integrierten Schaltungsstruktur, bei dem ein niedrigschmelzendes Glas verwendet wird, das über einer Schicht aus isolierendem Material abgeschieden und dann zurückgeätzt wird. Bei einer bevorzugten Ausführungsform wird der Ätzschritt nach dem Abscheidungsschritt durchgeführt, ohne daß dazwischen die Struktur der Umwelt ausgesetzt wird, wodurch hygroskopische niedrigschmelzende Gläser als Planarisierungsmaterial verwendet werden können.
- Bei der Herstellung einer integrierten Schaltungsstruktur kann das Mustern von Schichten zur Herstellung aktiver Vorrichtungen auf einem Substrat, wie z.B. Transistoren, passiver Elemente, wie z.B. Widerständen, und Metall-Leitungen zum Verbinden der Vorrichtungen zur Bildung unebener Oberflächen führen.
- Wenn eine Schicht isolierenden Materials wie z.B. Siliziumoxid auf einer solchen unebenen Oberfläche abgeschieden wird, wodurch die Bildung weiterer gemusterter Schichten darüber ermöglicht wird, liegt das Siziliumoxid normalerweise an der darunterliegenden Topographie an, was zur Bildung einer nichtplanaren bzw. abgestuften Oberfläche führt. Es ist sehr schwierig, weitere Schichten über einer solchen unebenen Oberfläche unter Verwendung herkömmlicher Lithographietechniken zu mustern.
- Es ist daher inzwischen üblich, Planarisierungsschichten entweder aus Photolack oder aus organischem Glasmaterial aufzutragen, z.B. "SOG" (Spin On Glass, Spinglas), das mit der gleichen Geschwindigkeit geätzt werden kann wie die darunterliegende Siliziumoxid-Isolierschicht. Die Struktur wird dann anisotrop geätzt, und die Planarisierungsschicht sowie hervorstehende Teile der darunterliegenden Siliziumoxidschicht werden entfernt.
- Doch hat sowohl lichtunempfindliches Material als auch SOG einen sogenannten Loading-Effekt (Beladungseffekt). Das bedeutet, daß die Ätzgeschwindigkeit bei diesen Materialien davon abhängt, wie viel der Isolierschicht, z.B. der Siliziumoxidschicht, freiliegt. Es ist daher äußerst schwierig, eine gleiche Ätzgeschwindigkeit sowohl für das Isoliermaterial (Siliziumoxid) als auch das Planarisierungsmaterial zu erzielen, und die Ätzgeschwindigkeit hängt daher von der geometrischen Beschaffenheit der Struktur ab. Wenn außerdem der Abstand zwischen erhobenen Strukturen geringer ist als 1,5 µm, funktioniert das Drehverfahren zum Auftragen der beiden planarisierungsmaterialien nicht.
- Die oben beschriebenen Planarisierungsmaterialien bedekken außerdem Abstufungen nur bis zu einem bestimmten Grad und sind in ihrer Anwendung begrenzt, was die Gesamtdicke der abzulagernden Materialien betrifft. Da diese Planarisierungsmaterialien außerdem vor dem Aufbringen in organischen Binde- und Lösungsmitteln dispergiert sind, muß die integrierte Schaltungsstruktur aus der Vakuumkammer genommen werden, in der die Isolierschicht z.B. aus Siliziumoxid abgeschieden wird, z.B. durch CVD-Verfahren, um die Struktur mit einer Planarisierungsschicht zu überziehen. Nach einer solchen Beschichtung muß das Lösungsmitel in der Planarisierungsbeschichtung verdunsten können, und die Planarisierungsbeschichtung muß dann gebrannt werden, um weitere Lösungsmittel zu entfernen und die Schicht vor dem Ätzschritt zu härten, der herkömmlicherweise ein Trockenätzverfahren ist, das normalerweise auch in einer Vakuumkammer durchgeführt wird.
- Daher bringen die bisherigen Planarisierungsverfahren nicht nur unbefriedigende Ergebnisse, sondern sie führen auch dazu, daß eine Anzahl zusätzlicher und zeitraubender Zwischenschritte außerhalb der Vakuumvorrichtung durchgeführt werden muß, die normalerweise zur vorausgehenden CVD-Abscheidung der darunterliegenden Isolierschicht sowie für den darauffolgenden Trockenätzschritt, der normalerweise auf die Bildung einer solchen Planarisierungsschicht folgt, notwendig sind. Solche zusätzlichen Schritte machen das Verfahren nicht nur teurer, sondern sie bergen auch die Gefahr unerwünschter Verunreinigungen der Oberfläche der integrierten Schaltungsstruktur, dadurch daß die integrierte Schaltungsstruktur der Atmosphäre ausgesetzt wird.
- Es wäre daher höchst wünschenswert, wenn man eine integrierte Schaltungsstruktur planarisieren könnte, ohne daß man solche organischen Planarisierungsmaterialien verwenden müßte, die ein Entfernen der integrierten Schaltungsstruktur aus dem Vakuumsystem zum Aufbringen, Trocknen und Brennen einer Planarisierungsschicht notwendig machen würde.
- Durch die Erfindung wird ein Verfahren zum Planarisieren einer integrierten Schaltungsstruktur, wie in Anspruch 1 definiert, vorgesehen.
- Es folgt eine Beschreibung der Erfindung anhand der Zeichnungen. Es zeigt:
- Fig. 1-3 Teile senkrechter Schnitte, die in Abfolge das erfindungsgemäße Verfahren illustrieren,
- Fig. 4 einen Ablaufplan, der den Weg einer integrierten Schaltungsstruktur während des Verfahrens von einer Abscheidungszone in eine Ätzzone illustriert,
- Fig. 5-9 Teile senkrechter Schnitte, die ebenfalls in Abfolge das erfindungsgemäße Verfahren illustrieren.
- Durch die Erfindung wird ein verbessertes Planarisierungsverfahren für integrierte Schaltungsstrukturen vorgesehen, bei dem ein niedrigschmelzendes anorganisches Planarisierungsmaterial über einer konformen Isolierschicht, z.B. Siliziumoxid, abgeschieden wird, gefolgt vom Ätzen der Planarisierungsschicht. Durch die Verwendung eines niedrigschmelzenden anorganischen Planarisierungsmaterials, z.B. eines niedrigschmelzenden Glases, müssen keine dazwischengeschalteten Abscheidungs- oder Beschichtungs-, Lösungsmittelverdampfungs- oder Brennschritte außerhalb der Vakuumvorrichtung durchgeführt werden, und dieselbe Vorrichtung kann zum Abscheiden des niedrigschmelzenden anorganischen Planarisierungsmaterials verwendet werden, die auch zum Abscheiden der darunterliegenden Isolierschicht verwendet wurde.
- In Fig. 1 sind Teile einer typischen integrierten Schaltungsstruktur dargestellt, die allgemein als Schicht 10 gezeigt sind, die folgendes aufweisen können: ein Substrat, z.B. aus Silizium, eine oder mehrere dotierte oder undotierte versunkene Schichten, eine oder mehrere dotierte oder undotierte Epitaxialschichten, eine oder mehrere dotierte oder undotierte Polysiliziumschichten, Oxidisolierschichten und Isolierteile oder -Schichten, usw.. Zwei voneinander entfernte Metall-Leitungen 14 und 16 sind als auf der integrierten Schaltungsstrukur 10 gebildet gezeigt, was als Illustration und nicht als Einschränkung verstanden werden soll. Eine Isolierschicht 20 aus einem Material wie z.B. Siliziumoxid wird als Vorbereitung für die Bildung weiterer gemusterter Schichten, wie z.B. einer Metallverdrahtung, die die Metall- Leitungen 14 und/oder 16 mit anderen Teilen der intergrierten Schaltungsstruktur 10 verbindet, über der integrierten Schaltungsstruktur 10 und den Metall-Leitungen 14 und 16 abgeschieden.
- Das Isoliermaterial 20 kann ein Siliziumoxid oder ein Silikat wie zum Beispiel Phosphorsilikat sein, wenn die darunterliegende integrierte Schaltungsstruktur Silizium enthält. In Siliziumnitrid oder Siliziumoxinitrid kann auch verwendet werden, wenn die darunterliegende Struktur Silizium enthält. Die Isolierschicht 20 kann entweder aus einem dotierten oder aus einem undotierten Material bestehen. Es können natürlich auch andere Isoliermaterialien verwendet und vielleicht den gerade genannten vorgezogen werden, wenn die darunterliegende Struktur ein anderes Material als Silizium, z.B. Germanium, Galliumarsenid usw., enthält.
- In dieser Hinsicht sollte berücksichtigt werden, daß das erfindungsgemäße Verfahren eingesetzt werden kann, wenn eine integrierten Schaltungsstruktur mit nahe beieinanderliegenden hervorstehenden Teilen im Verhältnis zu dem dazwischenliegenden Teil der Substratstruktur planarisiert werden soll. Das Verfahren kann als vorbereitender Schritt eingesetzt werden, z.B. zur dielektrischen Planarisierung, zur Auffüllung von Gräben oder Rillen, oder zur Oberseitenplanarisierung, neben der gezeigten "Zwischenmetall"-Planarisierung. Zum Beispiel kann bei der Anwendung als vorbereitender Schritt anstelle eines Borphosphorsilikatglases (BPSG) ein Phosphorsilikatglas (PSG) als das zu planarisierende isolierende Material verwendet werden. Das Verfahren kann auch zum Planarisieren einer Integrierten Schaltungsstruktur vor einer flächendeckenden Ablagerung eines anderen Metalls wie zum Beispiel Wolfram verwendet werden.
- Durch die Wortwahl "hervorstehende Teile" sind Teile einer integrierten Schaltungsstruktur gemeint, die gegenüber der dazwischenliegenden Oberfläche hervorstehen. Sie können daher nicht nur Strukturen einschließen, die gegenüber der gesamten Oberfläche hervorstehen, sondern auch die hervorstehenden Ränder von zu Beispiel einem Graben oder einer Rille im Vergleich zur Tiefe des Grabens.
- Zum Beispiel kann die Isolierschicht 20, wenn sie Silizium enthält, über der integrierten Schaltungsstruktur 10 und den Metall-Leitungen 14 und 16 in einem Temperaturbereich zwischen 20ºC und 350ºC in einer Plasma-CVD-Vorrichtung zu einer entsprechenden Dicke abgeschieden werden, die zwischen ungefähr 1000 Å (10 Å = 1 nm) bis ungefähr 3 µm und typischerweise 1 µm beträgt.
- An Fig. 1 kann leicht gesehen werden, daß die Aufbringung eines Isoliermaterials wie z.B. Siliziumoxid als Isolierschicht 20 zur Bildung einer sehr konformen Schicht mit Abstufungen bzw. Böschungen 24 führt, die die tieferliegenden Bereiche 22 mit den hervorstehenden Bereichen 26, die mit den darunterliegenden hervorstehenden Metall-Leitungen 14 und 16 konform sind, verbinden.
- Aufgrund dieser Konformität der Isolierschicht 20 mit den darunterliegenden hervorstehenden Teilen der integrierten Schaltungsstruktur und der resultierenden unebenen oder abgestuften Geometrie der Isolierschicht 20 wäre ein Mustern einer nachfolgend aufgebrachten Schicht durch Photolithographie äußerst schwierig.
- Daher wird zuerst eine Planarisierungsschicht 30 eines niedrigschmelzenden anorganischen Materials, z.B. ein niedrigschmelzendes Glas, über der Isolierschicht 20 abgeschieden, wonach die beschichtete Struktur dann einem Planarisierungs- Ätzschritt unterworfen wird, bei dem die Planarisierungsschicht 30 sowie die höherliegenden Bereiche 24 und 26 der darunterliegenden Isolierschicht 20 entfernt werden.
- Niedrigschmelzendes anorganisches Planarisierungsmaterial 30 kann ein anorganisches Material sein, das: a) auf der Oberfläche der Isolierschicht 20 ohne Verwendung eines Lösungsmittels aufgebracht werden kann; b) das danach weder vulkanisiert noch gebrannt werden muß, um das abgelagerte Material so weit zu härten, daß es geätzt werden kann; und c) mit ungefähr der gleichen Geschwindigkeit wie die darunterliegende Isolierschicht geätzt, vorzugsweise trockengeätzt, werden kann.
- Bei einer bevorzugten Ausführungsform ist niedrigschmelzendes anorganisches Planarisierungsmaterial 30 ein Material, das über der Isolierschicht 20 unter Verwendung einer herkömmlichen Vorrichtung zur chemischen Dampfabscheidung abgelagert werden kann, die zur Abscheidung der Isolierschicht 20 auf der integrierten Schaltungsstruktur 10 verwendet wird.
- Mit "niedrigschmelzend" ist gemeint, daß das Material einen niedrigen Schmelzpunkt von ungefähr 575ºC oder niedriger hat und bei 500ºC oder niedriger fließt, d.h. zwischen ungefähr 100ºC und ungefähr 500ºC. Bei einer bevorzugten Ausführungsform, bei der das Verfahren über niedrigschmelzenden Materialien angewendet wird, die schon in der integrierten Schaltungsstruktur vorhanden sind, wie z.B. Aluminium, sollte z.B. über Aluminiumleiterbahnen oder bei Oberseitenanwendungen der Schmelzpunkt nicht über ungefähr 480ºC mit einem Fließpunkt von 390ºC oder niedriger liegen. Die Verwendung eines Materials, das bei ungefähr 390ºC oder niedriger fließt, führt dazu, daß das Material über die darunterliegende Oberfläche fließt, ohne daß dabei die darunterliegende integrierte Schaltungsstruktur gefährdet wird.
- Beispielsweise ist das niedrigschmelzende anorganische Planarisierungsmaterial ein niedrigschmelzendes Glas. Beispiele solcher niedrigschmelzenden Glase sind: B&sub2;O&sub3;, B&sub2;S&sub6;, B&sub2;O&sub3;/SiO&sub2;-Mischungen, As&sub2;O&sub3;, As&sub2;S&sub3;, P&sub2;O&sub5; und Kombinationen davon.
- Durch die Verwendung niedrigschmelzender Planarisierungsmaterialien, wie zum Beispiel niedrigschmelzenden Glases, kann das Planarisierungsmaterial 30 zum Beispiel durch die gleichen CVD-Verfahren und -Vorrichtungen abgeschieden werden, die zur Abscheidung des Isoliermaterials 20, z.B. Siliziumoxid, eingesetzt werden. So führt eine Ablagerung eines niedrigschmelzenden Glases, z.B. B&sub2;O&sub3;, bei einer Temperatur zwischen ungefähr 390ºC und ungefähr 480ºC, bei der das Planarisierungsmaterial über die gestufte Oberfläche der Isolierschicht 20 auf der integrierten Schaltungsstruktur 10 fließt, zu einer im wesentlichen planaren Oberfläche 32 auf der Schicht 30, wie in Fig. 2 gezeigt.
- Es kann natürlich auch eine niedrigere Abscheidungstemperatur gewählt werden, wenn danach das Material so weit erwärmt wird, das das Planarisierungsmaterial über die Oberfläche fließt. Jedoch wird normalerweise ein solcher zusätzlicher Erwärmungsschritt nach Möglichkeit vermieden. Eine niedrigere Abscheidungstemperatur kann auch dann verwendet werden, wenn das niedrigschmelzende Planarisierungsmaterial eine Fließtemperatur hat, die mindestens so niedrig ist wie die Abscheidungstemperatur, so daß das planarisierungsmaterial beim Ablagern fließt.
- Die Verwendung derselben Abscheidungskammer zur Abscheidung der beiden Schichten 20 und 30, zusammen mit der Auswahl eines niedrigschmelzenden anorganischen Materials als Planarisierungsmaterial ohne Lösungsmittel, die nachher wieder entfernt werden müßten, und das kein weiteres Brennen oder Vulkanisieren vor dem Ätzen erfordert, gestattet die bevorzugte Ausführung der beiden Abscheidungsschritte nacheinander in derselben Vorrichtung, ohne daß dabei die integrierte Schaltungsstruktur aus der Vakuumvorrichtung entfernt werden müßte. Dies verringert nicht nur die Gesamtzahl der Verfahrensschritte im Vergleich zu bekannten Planarisierungsverfahren, sondern schützt zusätzlich auch noch die integrierte Schaltungsstruktur gegen die Gefahr möglicher Verunreinigung, die dann auftreten kann, wenn der die integrierten Schaltungsstrukturen enthaltende Halbleiterwafer aus der Vakuumvorrichtung entnommen und der Atmosphäre ausgesetzt wird.
- Beide Abscheidungen können natürlich in der gleichen Abscheldungskammer oder in getrennten Kammern innerhalb derselben Vorrichtung durchgeführt werden, die dann in einer Art und Weise verbunden sind, die ein Verbringen der integrierten Schaltungsstruktur von einer Kammer in die andere ermöglicht, ohne daß sie dabei der Atmosphäre und insbesondere Feuchtigkeit und anderen Verunreinigungen in der Atmosphäre ausgesetzt wird.
- Das niedrigschmelzende anorganische Planarisierungsmaterial wird auf die Oberfläche der Isolierschicht 20 innerhalb eines Temperaturbereichs von ungefähr 100ºC bis ungefähr 700ºC, vorzugsweise ungefähr 300ºC bis 500ºC, und bei einem Druck von ungefähr 10 mTorr bis ungefähr Atmosphärendruck, vorzugsweise von ungefähr 2 bis 30 Torr, zu einer Dicke von ungefähr 200 Å an der dünnsten Stelle bis ungefähr 2 µm an den dicksten Stellen d h. über den tieferliegenden Bereichen der darunterliegenden Isolierschicht, abgeschieden. Bei einer typischen Plasma-CVD-Abscheidung von B&sub2;O&sub3; reicht die Abscheidungstemperatur von 390ºC bis ungefähr 440ºC bei einem Druck von ungefähr 9-10 Torr uno einer HF-Plasmaenergie von 400-500 W.
- Wie weiter oben erörtert, ermöglicht das Aufbringen eines niedrigschmelzenden anorganischen Planarisierungsmaterials unter Verwendung eines ähnlichen Abscheidungsschritts, wie dem, der zum Abscheiden der darunterliegenden Isolierschicht eingesetzt wird, die Verwendung derselben Abscheidungsvorrichtung für beide Abscheidungsschritte. Das hat den doppelten Vorteil, daß die Anzahl der Verarbeitungsschritte sowie die Gefahr einer Verunreinigung der integrierten Schaltungsstruktur durch ein unnötiges Aussetzen der Struktur außerhalb der Vakuumvorrichtung verringert wird.
- Nach der Abscheidung des niedrigschmelzenden anorganischen Planarisierungsmaterials wird die beschichtete Struktur dann so lange geätzt, bis im wesentlichen die gesamte Planarisierungsschicht 30 entfernt wurde, d.h. ungefähr 99,9% oder mehr, sowie die höheren Bereiche 26 und die Stufenseiten 24 der Isolierschicht 20, wie an der als durchgezogene Linie 28 von Fig. 3 gezeigten Oberfläche zu sehen ist. Dadurch bleibt ein planarisierter Teil 20' der Isolierschicht 20 übrig, dessen Höhe der Höhe der niedrigsten Bereiche 22 der Schicht 20 entspricht.
- Es sollte dabei berücksichtigt werden, daß die Oberflächenlinie 28 zwar als im wesentlichen glatt dargestellt ist, die planarisierte Oberläche jedoch immer noch leicht erhöhte Teile bei den darunterliegenden Teilen der integrierten Schaltungsstruktur aufweisen kann, z.B. über den Leitungen 14 und 16. Jedoch werden geneigte Flächen mit Neigungswinkeln von 45º oder steiler der Abstufungen der nichtplanarisierten Isolierschicht nun auf 10 bis 15º oder sogar noch niedriger verringert, nachdem das erfindungsgemäße Planarisierungsverfahren durchgeführt wurde.
- Außerdem sollte berücksichtigt werden, daß der schließliche Neigungswinkel durch eine Veränderung der Beschichtungsdicke und/oder der Abscheidungstemperatur beim Abscheiden des Planarisierungsmaterials beeinflußbar ist. Ein Erhöhen der Abscheidungstemperatur verringert den Neigungswinkel, da das Planarisierungsmaterial dann besser fließt. Ein Erhöhen der Dicke des Planarisierungsmaterials führt auch dazu, daß die Beschichtung gleichmäßiger über die darunterliegende integrierte Schaltungsstruktur fließt.
- Der Ätzschritt kann in einem Ätzsystem durchgeführt werden, das sowohl die Planarisierungsschicht 30 als auch die darunterliegende Isolierschicht 20 mit ungefähr der gleichen Geschwindigkeit ätzt. Die Ätzsubstanz kann eine herkömmliche anisotrope Trockenätzsubstanz sein. Vorzugsweise ist die Trockenätzsubstanz eine Plasma-Ätzsubstanz unter Verwendung von CHF&sub3; oder CF&sub4; oder Argon. Beispiele anderer Trockenätzsysteme, die für die Praxis der Erfindung geeignet sind, sind unter anderem ein Sputter-Ätzsystem (Zerstäubungs-Ätzsystem) oder ein RIE-System (Reaktives Ionenätzsystem).
- Bei einer besonders bevorzugten Ausführungsform der Erfindung kann die integrierte Schaltungsstruktur, nachdem sowohl die Isolierschicht als auch die Planarisierungsschicht in derselben Vakuumvorrichtung abgeschieden wurde, in derselben Kammer oder in einer anderen Zone oder Kammer in derselben Vorrichtung geätzt werden, während die integrierte Schaltungsstruktur immer noch im Vakuum verbleibt. Wie im Ablaufplan von Fig. 4 gezeigt, kann daher die integrierte Sohaltungsstruktur sowohl mit der Isolierschicht 20 als auch mit der Planarisierungsschicht 30 in einer Abscheidungszone beschichtet werden, die aus derselben oder verschiedenen Abscheidungskammern in einer gemeinsamen Abscheidungsvorrichtung bestehen kann, und dann kann die Stuktur in oder durch eine Schleuse oder Zwischenkammer geführt werden, von der aus die beschichtete Struktur in eine Ätzzone geleitet werden kann, ohne daß die beschichtete Struktur dabei aus der Vakuumvorrichtung genommen werden muß.
- In Fig. 5-9 sind die Schritte der Erfindung in Abfolge für den Fall illustriert, bei dem der geringe Abstand zwischen mehreren nebeneinanderliegenden hervorstenenden Formen oder Strukturen, wie z.B. Metall-Leitungen manchmal nicht nur zur Bildung von Abstufungen in der darauf abgelagerten Isolierschicht sondern auch zur Bildung von Hohlräumen liegenden Isoliermaterial führt. Diese Hohlraumbildung kann auftreten, wenn die hervorstehenden Teile sehr nahe beieinander liegen.
- Die Wortwahl "nahe beieinanderliegend" kann so definiert werden, daß bei einer integrierten Schaltungsstruktur mit hervorstehenden Teilen oder Strukturen, das Verhältnis der Höhe der hervorstehenden Teile zum Abstand zwischen den hervorstehenden Strukturen 0,5 oder größer ist, z.B. wenn die Höhe 1 µm und der Abstand 2 µm oder weniger ist. Sie kann auch als der Fall definiert werden, bei dem die hervorstehenden Teile einen Abstand von weniger als ungefähr 1 µm haben.
- Aufgrund des geringen Abstands zwischen den darunterliegenden Strukturen, z.B. den Metall-Leitungen 14 und 15, kann sich ein Hohlraum im Teil der darüber abgelagerten Isolierschicht 20a zwischen den sich gegenüberliegenden Seitenwänden der Metall-Leitungen 14 und 15 bilden, wie das in Fig. 5 gezeigt ist.
- Da die darauffolgende Planarisierung den Hohlraum 25 oben öffnen kann, ist es wichtig, daß der Hohlraum 25 vor der endgültigen Planarisierung der Struktur entfernt wird.
- Wie in Fig. 6 gezeigt, wird daher die Struktur vor der Abscheidung der niedrigschmelzenden anorganischen Planarisierungsschicht einem Ätzschritt unterworfen. Dieser Ätzschritt ist ein isotropes Trockenätzen, das vorzugsweise das weniger dichte Seitenwand-Isoliermaterial ätzt, z.B. Siliziumoxidmaterial, wobei ein Teil der Schicht 20a übrigbleibt, der in Fig. 6 mit 20b bezeichnet ist. Dieser Ätzschritt wird so lange fortgesetzt, bis 90% der Seitenwanddicke entfernt wurde.
- Für diesen Schritt verwendbare Trockenätzsubstanzen sind z.B. C&sub2;F&sub6;- oder NF&sub3;-Plasma-Ätzsubstanzen in einem Temperaturbereich zwischen ungefähr 80ºC und 500ºC, vorzugsweise zwischen ungefähr 350ºC und 450ºC, bei einem Vakuum von ungefähr 100 mTorr bis ungefähr 30 Torr, vorzugsweise ungefähr 5 bis 10 Torr (1 Torr = 133,3 Pa).
- Nach der Durchführung des Ätzschritts kann eine weitere Schicht Isoliermaterial 20c über der geätzten Schicht 20b abgeschieden werden, wie in Fig. 7 gezeigt ist, gefolgt von der Abscheidung des niedrigschmelzenden anorganischen Planansierungsmaterials 30a, wie in Fig. 8 gezeigt. Alternativ kann das Planarisierungsmaterial 30a direkt auf die geätzte Isolierschicht 20b abgeschieden werden.
- Nach der Abscheidung der niedrigschmelzenden anorganischne Planarisierungsschicht 30a, entweder über einer zweiten Isolierschicht 20c, wie in Fig. 8 gezeigt, oder direkt über der geätzten Isolierschicht 20b, wird die Struktur einem Ätzschritt unterworfen, wie beim vorigen Verfahren von Fig. 1- 3 beschrieben, wodurch im wesentlichen die gesamte Planarisierungsschicht 30a sowie die höheren Teile der darunterliegenden Isolierschicht entfernt werden, was zur in Fig. 9 gezeigten Struktur führt, wobei sich eine planarisierte Schicht 20d aus Isolierendem Material über der integrierten Schaltungsstruktur 10 und den Metall-Leitungen 14 und 15 befindet.
- Bei einer Variation dieses Verfahrens, bei der die Isolierschicht 20a aus Siliziumoxid besteht, kann der zur Bildung der Schicht 20a in Abscheidung befindliche Dampf mit einer Ätzsubstanz, z.B. einer Fluor-Spezies, vermischt sein, z.B. CF&sub4;-, C&sub2;F&sub6;-, oder NF&sub3;-Gas, so daß während des Abscheidens eine gleichzeitige Ätzung der weniger dichten Siliziumoxid-Seitenwände der Schicht 20a geschieht. Die gasförmigen Ätzsubstanzen können zum Beispiel den zur Abscheidung des Siliziumoxids verwendeten gasförmigen Konstituenten in einem Prozentsatz von ungefähr 1 bis ungefähr 20 Volumenprozent beigemischt werden, wodurch eine Abscheidungs-Dampfmischung entsteht, die eine Schicht Siliziumoxid über der integrierten schaltungsstruktur 10 bildet, ohne daß dabei zwischen eng beieinanderliegenden Metall-Leitungen 14 und 15 Hohlräume entstehen.
- Durch de Erfindung wird daher ein Planarisierungsverfahren zum Entfernen von Abstufungen vorgesehen, die in einer Isolierschicht gebildet wurden, die über einer integrierten Schaltungsstruktur abgeschieden wurde, bei dem ein niedrigschmelzendes anorganisches Planarisierungsmaterial über der Isolierschicht abgeschieden wird, wobei vorzugsweise dieselbe Abscheidungsvorrichtung verwendet wird, die für das Abscheiden der Isolierschicht verwendet wird, wodurch die Gefahr einer Verunreinigung der integrierten Schaltungsstruktur minimiert wird. Die Verwendung eines solchen niedrigschmelzenden anorganischen Planarisierungsmaterials, wie zum Beispiel eines niedrigschmelzenden Glases, kommt ohne die bisherigen Schritte des Verdampfens von Lösungsmitteln, des Trocknens der Planarisierungsbeschichtung und des anschließenden zum Härten ausreichenden Brennens der Beschichtung aus.
- Die integrierte Schaltungsstruktur mit der darauf abgeschiedenen niedrigschmelzenden anorganischen Planarisierungsschicht wird dann trockengeätzt, wobei im wesentlichen die gesamte Planarisierungsschicht sowie die erhobenen oder die abgestuften Teile der darunterliegenden Isolierschicht entfernt werden und eine im wesentlichen planarisierte Struktur übrigbleibt. Vorzugsweise wird auch der Ätzschritt in derselben Vakuumvorrichtung durchgeführt, die für die Abscheidungsschritte verwendet wurde, um die Gefahr einer Verunreinigung der integrierten Schaltungsstruktur zu verringern.
Claims (6)
1. Verfahren zum Planarisieren einer integrierten
Schaltungsstruktur mit nahe beieinanderliegenden hervorstehenden
Teilen mit den folgenden Schritten:
(a) Abscheiden einer Schicht isolierenden Materials über
der integrierten Schaltungsstruktur;
(b) isotropes Trockenätzen der Isolierschicht zum
Entfernen von einem Teil oder von Teilen der
Seitenwände der Isolierschicht zum Entfernen von
Hohlräumen, die sicn zwischen den hervorstehenden Teilen
gebildet haben können;
(c) Abscheiden einer niedrigschmelzenden anorganischen
Planarisierungsschicht über der Isolierschicht;
(d) Trockenätzen der anorganischen
Planarisierungsschicht und, wo nötig, von hervorstehenden Teilen
der Isolierschicht, wobei die Isolierschicht und die
Planarisierungsschicht mit ungefähr derselben
Geschwindigkeit geätzt werden können, zum
Planarisieren der Struktur bis im wesentlichen die gesamte
anorganische Planarisierungsschicht und
hervorstehende Teile der Isolierschicht entfernt wurden.
2. Verfahren nach Anspruch 1, bei dem die Isolierschicht aus
Siliziumoxid ist.
3. Verfahren nach Anspruch 1, bei dem nach dem Schritt (b)
des Ätzens der in Schritt (a) abgeschiedenen Isolierschicht
vor dem Ablagern der Planarisierungsschicht eine zweite
Isolierschicht abgeschieden wird.
4. Verfahren nach Anspruch 3, bei dem beide Isolierschichten
aus Siliziumoxid sind.
5. Verfahren nach Anspruch 2, bei dem der Schritt (b) des
Entfernens eines Teils oder mehrerer Teile der Isolierschicht
zwischen den nahe beieinanderliegenden hervorstehenden Teilen
der integrierten Schaltungsstruktur gleichzeitig mit der
Abscheidung der Isolierschicht in Schritt (a) durchgeführt
wird.
6. Verfahren nach Anspruch 11 bei dem die Schritte der
Abscheidung und der Planarisierung durchgeführt werden, ohne
daß dabei die integrierte Schaltungsstruktur aus dem Vakuum
genommen werden muß.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US26950888A | 1988-11-10 | 1988-11-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE68926392D1 DE68926392D1 (de) | 1996-06-05 |
| DE68926392T2 true DE68926392T2 (de) | 1996-08-14 |
Family
ID=23027564
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE68926344T Expired - Fee Related DE68926344T2 (de) | 1988-11-10 | 1989-10-24 | Planarisationsmethode für IC-Struktur |
| DE68926392T Expired - Fee Related DE68926392T2 (de) | 1988-11-10 | 1989-10-24 | Planarisationsmethode für IC-Struktur |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE68926344T Expired - Fee Related DE68926344T2 (de) | 1988-11-10 | 1989-10-24 | Planarisationsmethode für IC-Struktur |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0368504A3 (de) |
| JP (1) | JPH02199831A (de) |
| AT (2) | ATE137358T1 (de) |
| DE (2) | DE68926344T2 (de) |
| ES (2) | ES2088957T3 (de) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU5281690A (en) * | 1989-02-21 | 1990-09-26 | Lam Research Corporation | Novel glass deposition viscoelastic flow process |
| JPH0774146A (ja) * | 1990-02-09 | 1995-03-17 | Applied Materials Inc | 低融点無機材料を使用する集積回路構造の改良された平坦化方法 |
| JP3092185B2 (ja) * | 1990-07-30 | 2000-09-25 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| KR0182006B1 (ko) * | 1995-11-10 | 1999-04-15 | 김광호 | 반도체 패키지 장치 및 몰딩물질에 의해 발생하는 기생용량의 산출방법 |
| KR102391994B1 (ko) * | 2017-08-14 | 2022-04-28 | 삼성디스플레이 주식회사 | 멀티 스택 접합체, 멀티 스택 접합체의 제조 방법 및 멀티 스택 접합체를 포함하는 표시 장치 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2961350A (en) * | 1958-04-28 | 1960-11-22 | Bell Telephone Labor Inc | Glass coating of circuit elements |
| US3755720A (en) * | 1972-09-25 | 1973-08-28 | Rca Corp | Glass encapsulated semiconductor device |
| DE2713647C2 (de) * | 1977-03-28 | 1984-11-29 | Tokyo Shibaura Electric Co., Ltd., Kawasaki, Kanagawa | Halbleitervorrichtung, bestehend aus einem Halbleitersubstrat und aus einem Oberflächenschutzfilm |
| EP0023146B1 (de) * | 1979-07-23 | 1987-09-30 | Fujitsu Limited | Verfahren zur Herstellung einer Halbleiteranordnung, in der erste und zweite Schichten geformt sind |
| JPS5648140A (en) * | 1979-09-27 | 1981-05-01 | Seiko Epson Corp | Manufacture of semiconductor device |
| US4407851A (en) * | 1981-04-13 | 1983-10-04 | Tokyo Shibaura Denki Kabushiki Kaisha | Method for manufacturing semiconductor device |
| JPS5834945A (ja) * | 1981-08-26 | 1983-03-01 | Nippon Telegr & Teleph Corp <Ntt> | 多層配線構造体 |
| JPS58190043A (ja) * | 1982-04-30 | 1983-11-05 | Seiko Epson Corp | 多層配線法 |
| JPS58210634A (ja) * | 1982-05-31 | 1983-12-07 | Toshiba Corp | 半導体装置の製造方法 |
| JPS62169442A (ja) * | 1986-01-22 | 1987-07-25 | Nec Corp | 素子分離領域の形成方法 |
-
1989
- 1989-10-24 EP EP19890310921 patent/EP0368504A3/de not_active Withdrawn
- 1989-10-24 ES ES90203417T patent/ES2088957T3/es not_active Expired - Lifetime
- 1989-10-24 AT AT90203417T patent/ATE137358T1/de not_active IP Right Cessation
- 1989-10-24 DE DE68926344T patent/DE68926344T2/de not_active Expired - Fee Related
- 1989-10-24 AT AT90203418T patent/ATE137608T1/de not_active IP Right Cessation
- 1989-10-24 ES ES90203418T patent/ES2088958T3/es not_active Expired - Lifetime
- 1989-10-24 DE DE68926392T patent/DE68926392T2/de not_active Expired - Fee Related
- 1989-11-07 JP JP1289850A patent/JPH02199831A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE68926344D1 (de) | 1996-05-30 |
| ES2088958T3 (es) | 1996-10-01 |
| ATE137608T1 (de) | 1996-05-15 |
| ATE137358T1 (de) | 1996-05-15 |
| JPH02199831A (ja) | 1990-08-08 |
| EP0368504A2 (de) | 1990-05-16 |
| DE68926344T2 (de) | 1996-09-05 |
| EP0368504A3 (de) | 1990-09-12 |
| ES2088957T3 (es) | 1996-10-01 |
| DE68926392D1 (de) | 1996-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE68925892T2 (de) | Mehrstufig planarisierte chemische Abscheidung aus der Gasphase | |
| DE69126455T2 (de) | Verfahren zum Ätzen von Mehrschicht-Photolack mit geringer Unterätzeigenschaft und keiner Veränderung des Photolacks während des Ätzens | |
| DE69025300T2 (de) | Integrierte Schaltung mit einer planarisierten dielektrischen Schicht | |
| DE68924468T2 (de) | Verfahren und Struktur zur Herstellung einer Isolierung aus VLSI- und ULSI-Schaltungen. | |
| DE69032234T2 (de) | Halbleiteranordnung mit einem durch Verfliessen gefüllten Graben | |
| US5204288A (en) | Method for planarizing an integrated circuit structure using low melting inorganic material | |
| EP0000897B1 (de) | Verfahren zum Herstellen von lateral isolierten Siliciumbereichen | |
| DE3609681C2 (de) | Verfahren zur Dünnfilmerzeugung | |
| US5244841A (en) | Method for planarizing an integrated circuit structure using low melting inorganic material and flowing while depositing | |
| EP1444724B1 (de) | Photolithographisches strukturierungsverfahren mit einer durch ein plasmaverfahren abgeschiedenen kohlenstoff-hartmaskenschicht mit diamantartiger härte | |
| DE69730580T2 (de) | Verfahren zur Herstellung eines Halbleiterelements mit zwei Isolatoren unterschiedlicher Dielektrizitätskonstante | |
| DE3852583T2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung mit einem planarisierten Aufbau. | |
| DE3852230T2 (de) | Trockenätzverfahren. | |
| DE68923305T2 (de) | Elektrische Leitungen für elektronische Bauelemente. | |
| DE10392412T5 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung | |
| DE10245179A1 (de) | Leitungen auf mehreren Ebenen mit reduziertem Rasterabstand | |
| DE69218069T2 (de) | Verfahren zur Herstellung eines planarisierten Halbleiterbauelementes | |
| EP0094528A2 (de) | Verfahren zum Herstellen von Strukturen von aus Metallsilizid und Polysilizium bestehenden Doppelschichten auf integrierte Halbleiterschaltungen enthaltenden Substraten durch reaktives Ionenätzen | |
| DE60034979T2 (de) | Eine verbesserte Methode für die Abscheidung und Planarisierung von fluorierten BPSG Filmen | |
| DE19826031A1 (de) | Verfahren zum Ausbilden von Kontaktelementen eines Halbleiterbauteils | |
| DE69030709T2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE10104204A1 (de) | Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben | |
| DE68926392T2 (de) | Planarisationsmethode für IC-Struktur | |
| DE69117999T2 (de) | Verbesserung eines Verfahrens zum Planarisieren einer integrierten Schaltungsanordnung unter Verwendung eines anorganischen Materials mit niedrigem Schmelzpunkt | |
| DE69217838T2 (de) | Herstellungsverfahren für eine Halbleitervorrichtung mit durch eine Aluminiumverbindung seitlich voneinander isolierten Aluminiumspuren |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |