DE2713647C2 - Halbleitervorrichtung, bestehend aus einem Halbleitersubstrat und aus einem Oberflächenschutzfilm - Google Patents

Halbleitervorrichtung, bestehend aus einem Halbleitersubstrat und aus einem Oberflächenschutzfilm

Info

Publication number
DE2713647C2
DE2713647C2 DE2713647A DE2713647A DE2713647C2 DE 2713647 C2 DE2713647 C2 DE 2713647C2 DE 2713647 A DE2713647 A DE 2713647A DE 2713647 A DE2713647 A DE 2713647A DE 2713647 C2 DE2713647 C2 DE 2713647C2
Authority
DE
Germany
Prior art keywords
layer
silicon carbide
semiconductor
covering
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2713647A
Other languages
English (en)
Other versions
DE2713647A1 (de
Inventor
Takashi Tokio/Tokyo Ajima
Masato Yokohama Uchida
Toshio Yokosuka Kanagawa Yonezawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to DE2713647A priority Critical patent/DE2713647C2/de
Publication of DE2713647A1 publication Critical patent/DE2713647A1/de
Application granted granted Critical
Publication of DE2713647C2 publication Critical patent/DE2713647C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20Resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3215Doping the layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft eine Halbleitervorrichtung, bestehend aus einem Halbleitersubstrat mit einer aktiven Halbleiterfläche mit mehreren PN-Obergängen und aus einem wenigstens drei Schichten umfassenden Oberflächenschutzfilm auf der Halbleiterfläche, wobei die zweitunterste Schicht des Oberflächenschutzfilms aus einem Phosphor-Silikatglas besteht
Eine solche Halbleitervorrichtung ist aus der DE-OS 15 89 900 bekannt Bei dieser besteht die erste Schutzschicht die unmittelbar die Halbleiterfläche bedeckt aus einem Siliziumdioxid-Film, es folgt dann eine mittlere Schicht aus Silikatglas und schließlich eine dritte Schicht aus Siliziumoxid. Die Silikatglasschicht wird durch Einlagerung von Phosphor-, Bor- und/oder Bleioxid in den Oberflächenbereich der darunterliegenden Siliziumdioxid-Schicht hergestellt
Im allgemeinen weist eine solche Halbleitervorrichtung wie sie z. B. für Transistoren, Dioden, integrierte Schaltkreise und dgl. verwendet wird, eine isolierende Schicht oder eine Schutzschicht auf, welche auf einem Halbleitersubstrat und Elektroden ausgebildet ist Ein Querschnitt durch eine typische herkömmliche Halbleitervorrichtung ist in F i g. 1 schematisch dargestellt In F i g. 1 sind eine isolierende Schicht 4 und eine Schutzschicht 5 in dieser Reihenfolge auf der Oberfläche eines Halbleitersubstrats ausgebildet wobei davon die Oberflächenbereiche für die Elektrodenkontakte ausgespart sind. Dieses Halbleitersubstrat umfaßt einen Transistor 1 und einen Widerstand 2. Die isolierende Schicht 4 besteht gewöhnlich aus einem Oxyd wie ζ Β. Siliziumdioxid und die Schutzschicht 5 besteht aus einem Silikatglas. Metallelektroden 6,6' sind durch die Verfahrensschritte eines Aluminiumaufdampfverfahrens und eines nachfolgenden Photoätzverfahrens auf dem Elektrodcnkontaktoberflächenbereich des Substrats hergestellt Eine nicht dargestellte elektrische Verbindung wird noch bezüglich der Elektroden vorgenommen. Gewöhnlich werden die Elektroden 6,6' und die elektrische Verbindung miteinander durch eine Isolierschicht 4' und eine Schutzschicht 5' überdeckt Solche Schichten sollen die Verschlechterung eines Halbleitersubstrats durch eine Verunreinigung, wie z. B. ein äußeres Natriumion, verhindern. Sie werden als Passivierungsschichten bezeichne».
Eine typische Passivierungsschicht, wie z. B. eine Phosphor-Silikatglas-Schicht absorbiert Feuchtigkeit und bildet eine phosphorhaltige Säure, wodurch eine Korrosion der Metallverbindung und der Metallelektroden verursacht wird und diese im schlimmsten Fall brechen. Desweiteren verursachen die herkömmlichen Passivierungsschichten wegen ihres Polarisierungseffekts ■η eine Verschlechterung der Kollektor-Emitter-Durchbruchspannung VCED und der Kollektor-Basis-Durchbruchspannung VCBO und ein größeres Rauschen.
Aus der US-PS 34 65 209 ist eine Halbleitervorrichtung bekannt, bei der auf der Halbleiterfläche mehrere Schichten aus Siliziumdioxid, Aluminium, Kupfer, Gold, Chrom und Silber angeordnet sind, wobei diese Schichten auf der Halbleiterfläche entweder durch eine mit Phosphor dotierte Siliziumdioxidschicht oder durch eine Siliziumcarbidschicht eingekapselt sind. Auch die die W) genannten Schichten einkapselnde Siliziumcarbidschicht hat einen Passivierungseffekt gegenüber Verunreinigungen
Aus der britischen Patentschrift 1142 405 ist eine Halbleitervorrichtung bekannt, deren Halbleiterkörper von einem isolierenden Oberflächenschutzfilm bedeckt ist. Dieser Schutzfilm besteht aus einer Siliziumcarbidschicht und einer diese bedeckenden Siliziummonoxidschicht. Diese Werkstoffe sind so ausgewählt, daß die
Ätzrate der auf dem Halbleiterkörper unmittelbar aufliegenden Schicht in üblichen Ätzmitteln höchstens halb so groß ist wie die Ätzrate der darüberliegenden Schicht, so daß beim Ätzen von Löchern durch den Schutzfilm die äußere Schicht nicht unterätzt wird.
Die der Erfindung zugrundeliegende Aufgabe besteht darin, eine Halbleitervorrichtung der eingangs definierten Art derart zu verbessern, daß negative Einflüsse wie das Auftreten von Polarisierungseffekten, Aufnahme von Feuchtigkeit und das Eindringen von schädlichen Verunreinigungen in die Halbleiterzonen mit sehr hoher Wirksamkeit ausgeschaltet werden.
Ausgehend von der Halbleitervorrichtung der eingangs definierten Art wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß die erste, unmittelbar die Halbleiterfläche bedeckende Schicht aus Siliziumcarbid besteht, das eine Verunreinigung von weniger als 5 Atomprozent von Elementen der Gruppe Pb, W, Ta, Ga, Ba, Mo, Sr. Zn, Cu, Ni, Co, Fe, Cr, Ti, Ca, K, ?, Al, Mg, Na, freiem C und B aufweist, daß die die Siliziumcarbidschicht bedeckende Phosphor-Silikatglasschicht aus der Gruppe Phosphor-Silikatglas, Phosphor-Arsen-Silikatglas, Phosphor-Antimon-Silikatglas ausgewählt ist, und daß die dritte, die Phosphor-Silikatglasschicht bedekkende Schicht aus Siliziumcarbid besteht.
Durch den erfindungsgemäßen Schichtaufbau wird das Eindringen von Verunreinigungen, insbesondere von Wasser und Natriumionen auf sehr wirkungsvolle Weise verhindert Der Polarisationseffekt, der durch die Silikatglasschicht verursacht wird, kann damit volhtändig ausgeschaltet werden.
Besonders vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Im folgenden wird die Erfindung anhand der F i g. 2 näher erläutert, die einen Querschnitt durch eine Halbleiteranordnung gemäß einer Ausführungsform der Erfindung zeigt
Die Halbleiteranordnung gemäß F i g. 2 enthält einen Transistor und einen Widerstand in einem Halbleitersubstrat 33. Auf diesem ist in direktem Kontakt mit der Oberfläche eine reine Siliziumcarbidschicht 34 ausgebildet Eine Phosphor-Siiikaigiasschichi 35, eine Siiiciumcarbidschicht 36 mit einer Verunreinigung und eine Siliziumdioxid-Schicht 37 werden in dieser Reihenfolge auf der Oberfläche der Siliziumcarbidschicht 34 ausgebildet.
Eine Siliziumcarbidschicht, die durch bekannte Verfahren, wie z. B. ein CVD-Verfahren (chemisches Dampfablagerungsverfahren) unter Verwendung der Reaktion des Siliziumtetrahydrids (SiH*) und des ToIuols (C7H8) eines Aufdampfverfahrens, eines Zerstäubungstechnikverfahrens usw. hergestellt worden ist, weist ein elektrisches Isolationsvermögen auf, das ausreicht, um bei dieser Erfindung verwendet zu werden. Da Siliziumcarbid ein zunehmendes Isolationsvermögen mit zunehmender Reinheit aufweist, wird bevorzugt, daß das Siliziumcarbid eine hohe Reinheit hat. Zulässige Verunreinigungen des Siliziumcarbids sind, entweder allein oder in Kombination mit einem Anteil von weniger als 5 Atomprozent Pb, W, Ta, Ga, Ba, Mo, Sr, Zn, Cu, Ni, Co, Fe, Cr, Ti, Ca, K, P, Al, Mg, Na, freies C und B. Die Verunreinigungskonzentration in der Siliziumcarbidschicht liegt jedoch vorzugsweise unter 0,5% und noch besser unter 0,2%. Es ist selbstverständlich, daß eine reine Siliziumcarbidschicht mit geringer oder keiner Verunreinigung am meisten zu bevorzugen ist.
Die Struktur des Halbleitersubstrats ist dabei nicht kritisch und deshalb besteht für die vorliegende Erfindung auch keine diesbezügliche Beschränkung. Die vorliegende Erfindung kann bei diskreten und IC-Halbleitern sowie bei Planar- und Mesa-Transistoren ebenso gut wie auch bei MOS-Transistoren angewendet werden.
Anstelle einer Siliziumcarbidschicht mit hoher Reinheit kann — wie dargelegt — auch eine Siliziumcarbidschicht verwendet werden, welche mindestens ein Element aus der Gruppe von Wasserstoff, Sauerstoff, Stickstoff, Helium. Argon und Chlor aufweist Eine derartige
to Siliziumcarbidschicht, weiche eines oder mehrere dieser Elemente enthält, wird dadurch gebildet daß das oder die Elemente in die vorgeformte Siliziumcarbidschicht z. B. durch eine Ionenimplantation oder ein CVD-Verfahren eingebracht werden. Um eine Diffusionsschicht in dem Halbleitersubstrat zu steuern, gibt es die Möglichkeit, daß die Temperatur bei den Stufen des Herstellungsverfahrens einer Halbleiteranordnung unter 100O0C gesteuert wird, um so ein Anwachsen des Stromverstärkungsfaktors zu unterdrücken und eine Verminderung von VCED ebenso zu verhindern als eine wünschenswerte Verminderung in VCBO. Unter diesen Bedingungen gibt es eine Wahrscheinlichkeit, daß die Siliziumcarbidschicht amorph wird. Die Siliziumcarbidschicht kann jedoch sogar in amorphem oder kristallinem Zustand gleich gut als isolierschicht oder als Passivierungsschicht dienen und fällt daher ebenso in den Bereich dieser Erfindung.
Hierzu 1 Blatt Zeichnungen

Claims (10)

Patentansprüche:
1. Halbleitervorrichtung, bestehend aus einem Halbleitersubstrat mit einer aktiven Halbleiterfläche mit mehreren PN-Übergangen und aus einem wenigstens drei Schichten umfassenden Oberflächenschutzfilm auf der Halbleiterfläche, wobei die zweitunterste Schicht des Oberflächenschutzfilms aus einem Phosphor-Silikatglas besteht, dadurch gekennzeichnet, daß die erste, unmittelbar die Halbleiterfläche bedeckende Schicht (34) aus Siüziumcarbid besteht, das eine Verunreinigung von weniger als 5 Atomprozent von Elementen der Gruppe vor Pb. W, Ta. Ga, Ba. Mo. Sr, Zn. Cu, Ni, Co, Fe. Cr. Ti, Ca. K. P. Al, Mg, Na, freiem C und P aufweist, daß die die Siliziumcarbidschicht (34) bedeckende Phosphor-Silikatglasschicht (35) aus der Gruppe Phosphor-Silikatglas, Phosphor-Arsen-Silikatglas, Phosphor-Antimon-Silikatglas ausgewählt ist, und daß die dritte, die Phosphor-Silikatglasschicht (35) bedeckende Schicht (36) aus Siliziumcarbid besteht
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die unmittelbar die Halbleiteroberfläche bedeckende Siliziumcarbidschicht (34) eine Dicke von 5 nm bis 5 μπι aufweist
3. Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, daß die unmittelbar die Halbleiteroberfläche bedeckende Siliziumcarbidschicht (34) eine Dicke von 100 nm bis 1 μπι aufweist.
4. Halbleiteranordnung nach einem der Ansprüche 1 bis 3. dadurch gekennzeichnet, daß die unmittelbar die Halbleiteroberfläche bedeckende Siliziumcarbidschicht (34) kristallin ist.
5. Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die unmittelbar die Halbleiteroberfläche bedeckende Siliziumcarbidschicht (34) amorph ist.
6. Halbleiteranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß eine weitere Schicht aus Siliziumdioxid (37) auf der die Phosphorsilikatglasschicht (35) bedeckenden Siliziumcarbidschicht (36) ausgebildet ist.
7. Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet, daß die die Phosphorsilikatglasschicht (35) bedeckende Siliziumcarbidschicht (36) zumindest eine Verunreinigung aus der Gruppe B, Al. Pb, Ti, Ga. Zn, Zr, Sr, Cr. Mo, W. Ni, Fe, Co und Ta enthält.
8. Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet daß die die Phosphorsilikatglasschicht (35) bedeckende Siliziumcarbidschicht (36) einen hohen Reinheitsgrad aufweist.
9. Halbleiteranordnung nach Anspruch 8, dadurch gekennzeichnet, daß die die Phosphorsilikatglasschicht (35) bedeckende Siliziumcarbidschicht (36) eine Dicke von 5 nm bis 5 μιτι aufweist.
10. Halbleiteranordnung nach Anspruch 7, dadurch gekennzeichnet, daß die die Phosphorsilikatglasschicht (35) bedeckende Siliziumcarbidschicht (36) eine Verunreinigungskonzentration von ΙΟ1" bis 1022 Atome pro cm' aufweist.
DE2713647A 1977-03-28 1977-03-28 Halbleitervorrichtung, bestehend aus einem Halbleitersubstrat und aus einem Oberflächenschutzfilm Expired DE2713647C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2713647A DE2713647C2 (de) 1977-03-28 1977-03-28 Halbleitervorrichtung, bestehend aus einem Halbleitersubstrat und aus einem Oberflächenschutzfilm

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2713647A DE2713647C2 (de) 1977-03-28 1977-03-28 Halbleitervorrichtung, bestehend aus einem Halbleitersubstrat und aus einem Oberflächenschutzfilm

Publications (2)

Publication Number Publication Date
DE2713647A1 DE2713647A1 (de) 1979-02-15
DE2713647C2 true DE2713647C2 (de) 1984-11-29

Family

ID=6004898

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2713647A Expired DE2713647C2 (de) 1977-03-28 1977-03-28 Halbleitervorrichtung, bestehend aus einem Halbleitersubstrat und aus einem Oberflächenschutzfilm

Country Status (1)

Country Link
DE (1) DE2713647C2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68926392T2 (de) * 1988-11-10 1996-08-14 Applied Materials Inc Planarisationsmethode für IC-Struktur

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1142409A (en) * 1966-06-21 1969-02-05 Groz & Soehne Theodor A latch needle for knitting machines
US3465209A (en) * 1966-07-07 1969-09-02 Rca Corp Semiconductor devices and methods of manufacture thereof
GB1200078A (en) * 1966-09-12 1970-07-29 Hitachi Ltd A method of manufacturing a semiconductor device and a device obtained by this method
US3497773A (en) * 1967-02-20 1970-02-24 Westinghouse Electric Corp Passive circuit elements
GB1255347A (en) * 1968-10-02 1971-12-01 Hitachi Ltd Improvements in semiconductor devices
US3879230A (en) * 1970-02-07 1975-04-22 Tokyo Shibaura Electric Co Semiconductor device diffusion source containing as impurities AS and P or B
JPS532552B2 (de) * 1974-03-30 1978-01-28

Also Published As

Publication number Publication date
DE2713647A1 (de) 1979-02-15

Similar Documents

Publication Publication Date Title
DE1903961C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2753613C3 (de) Isolierschicht-Feldeffekttransistor
DE3121224C2 (de) MOS-Transistor für hohe Betriebsspannungen
DE3145231C3 (de) Halbleiterbauelement
DE3002343C2 (de)
DE2825433A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE3229250A1 (de) Halbleitervorrichtung mit isoliertem gate und verfahren zu ihrer herstellung
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE1614374A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE4010618A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
DE19521006C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3050032C2 (de) Gettervorrichtung zum elektrochemischen Beseitigenvon Wasser
DE3446643C2 (de)
DE2616857A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE3100979C2 (de) Planares Halbeiterbauelement
DE69233604T2 (de) Struktur zur unterdrückung einer durch eine aufladung im dielektrikum verursachte feldumkehrung
DE2713647C2 (de) Halbleitervorrichtung, bestehend aus einem Halbleitersubstrat und aus einem Oberflächenschutzfilm
DE3000121A1 (de) Verfahren zur herstellung einer mos-halbleitereinrichtung mit selbstjustierten anschluessen
EP0174686A2 (de) Halbleiter-Temperatursensor
DE2608813A1 (de) Niedrigsperrende zenerdiode
DE212021000135U1 (de) Halbleiterbauteil und Elektronikkomponenten
DE10259292B4 (de) Verfahren zum Herstellen eines gleichmäßigen Kontaktes und damit hergestellter gleichmäßiger Kontakt

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8181 Inventor (new situation)

Free format text: YONEZAWA, TOSHIO, YOKOSUKA, KANAGAWA, JP AJIMA, TAKASHI, TOKIO/TOKYO, JP UCHIDA, MASATO, YOKOHAMA, JP

D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP