TW301026B - - Google Patents

Download PDF

Info

Publication number
TW301026B
TW301026B TW084100971A TW84100971A TW301026B TW 301026 B TW301026 B TW 301026B TW 084100971 A TW084100971 A TW 084100971A TW 84100971 A TW84100971 A TW 84100971A TW 301026 B TW301026 B TW 301026B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
metal
etching
forming
Prior art date
Application number
TW084100971A
Other languages
English (en)
Original Assignee
Motorola Als
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=22817976&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TW301026(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Motorola Als filed Critical Motorola Als
Application granted granted Critical
Publication of TW301026B publication Critical patent/TW301026B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/906Cleaning of wafer as interim step

Description

301026 A7 B7 五、發明説明(1 ) 先前抟g (請先閲讀背面之注意事項再填寫本頁) 本專利申請軎已申謫出美國專利申請害序數08/ 219,123 on March 28, 1994 ° 本發明銳明 本發明係鬮於建構半導體装置之方法,特而言之,係關 於建構半導體装置中絕緣層與互聯點(interconnects )之 方法。 太發明背醫 經濟部中央標丰局員工消費合作社印製 互聯點可讓半導體裝置不同部份與半導體裝置其他部份 電性互瞄。不幸地,形成互聯點之方法典型上會引入降低 裝置可靠性之可移動離子。可移動離子,例如,納,鋰, 鉀,鈣,與鎂,典型上有兩個來源:在金羼蝕刻步驟期間 與來自典型上用於移除光阻材料掩蔽層(Photoresist naskins layer)之有機溶劑。就熟習此技_之人士所热知 ,金颺牲刻步驟引入之可移動離子只存在絕緣層W露表面 或在金圈蝕刻方法中所形成之互_點上。如果離子存 在於曝g表面,則在光阻材料移除後快速去離子水快速 >潤溼幾乎移除所有可移動雕子。但是在@阻材料移除後只 / Μ去離子水濶溼之半等體装置仍存在著無法接受之装置可 靠性問題。 有機掩蔽曆溶劑包含可移動離子。如同本說明軎所使用 的,有機掩蔽層溶劑為可輕易移除有拥掩蔽層(即,光阻 材料)之化學品。有機掩蔽曆溶劑賁例包括酮類(丙酮)· 脂糸烴(正-庚烷),_ -氨類(四甲基銨氫氧化物),與 -4 - 本紙張尺度適用中國國家樣準(CNS ) Α4規格(210X297公釐) 經濟部中央標準局貝工消费合作社印製 A 7 B7 五、發明説明(2 ) 芳系烴類(甲苯•酚)。非有機掩蔽層溶劑化學品實例包括 酵類(甲醇,乙酵,2-丙醇(異丙酵),或類似物)與乙二 酵類(甲二酵,1,2-乙二醇,1,2-丙二酵,或類似物)。 後面提及之化學品,該分子在不超過10個碳原子典型上具 有至少1個羥基,其中羥基直接接至不牖於芳基(即,非 i 酚)部份之碳原子上。雖然酵與/或乙二酵類可能侵蝕有 機掩蔽層,但是有機掩蔽層移除速率典型上慢至足Μ讓酵 ·· · * - . ,'ίΜΜιι 與/或乙二酵成為不能輕易移除有機掩蔽層之化學品。 在金鼸牲刻步驟後許多移除光阻材料之方法使用有機掩 蔽層溶劑或電獎灰化物(plasma ashing)與有機掩蔽層之 積聚(aggregation)。許多商用有機溶劑中可测得每百萬 份中數份數可移動離子濃度。可利用高純度有機溶劑之可 移動離子濃度低至大約每十億份中大約10份。i是,這些 一........ 高純度有機溶液仍可能添將可移動離子污染至帶入半等體 装置中。有機溶劑純度越高價格越昂貴。 .0—1 — -- /附触刻加工順序典型上在電漿蝕刻步驟時亦可將可移動 離子引至半導體裝置。此時亦不希望有可移動離子,且儘 可能使半導體装置中可移動離子濃度降低。 太琎明摘垂 本發明包括一種建構半等體装置之方法。本發明方法可 包括步驟:在半導體基質上形成第一層絕緣層;在第一層 闼緣曆上沉積含金屬層體;在含金颺層上形成騮案化 (patterned)有拥掩蔽層而形成含金颺靥之部份;利 用含鹵化物霣漿触刻翔I蝕刻含金靨層曝霣部份而形成互聯 -5 - 本紙張尺度適用中國國家橾準(CNS ) A4規格(21〇X 297公釐) - - ^^1 --- n - I -1- I I Λ^n ^^1 m 0¾-s° (請先閣讀背面之注意事項再填寫本頁) 經濟部中央橾隼局貝工消费合作杜印製 301026 A7 B7 五、發明説明(5 ) 構件(interconnect member ) ; ^用電獎氣體而菲」|.里—查. 機掩蔽層溶劑移除§案化掩辩ιΛ和用含氟化物瘵液啤隽 二部份第一層絕緣層;以及在互聯構件上形成第二層絕緣 層。在蝕刻部份第一層絕緣層步驟中蝕刻至少1〇〇 Α第一 層絕緣層或由第一層絕緣層移除至少75百分比可移動離子 i 。在蝕刻曝露部份步驟後且在互聯構件上形成任何層體步 驟前進行部份第一層絕緣曆之蝕刻步驟。 本發明方法亦包括步驟:在半導體基質上形成第一層絕 緣層體,其中該第一層絕緣層包括高點(high point);在 第一層絕緣層上形成有機層;同時蝕刻有機層與高點;將 ''''— •。:一~廉_ _ 一部份第一層絕緣層蝕刻至含氟化物溶液中;以及在蝕刻 部份第一層絕緣層步驟後滴溼基質。蝕刻部份第一層絕緣 層之步嫌蝕刻至少100 A第一層絕緣曆或由第一層絕緣層 移除至少75百分比可移動離子。在同時蝕刻步驟後,且先 於:1)在第一層絕緣層上形成任何層體;或2)將包括第一 靨絕緣層之基質退火(annealing),進行姓刻部份第一層 絕緣層步驟。 本發明其他特徴與優點藉由附帶圖例與下列詳述將更明 顯。 圃俐蘸沭 籍由實例說明本發明,但非侷限於附帶之園例,其中相 同參考參數表示相同元件,其中 第1圓包括根據本發明建構半導體装置具體實拖例之加 工顒序。 -6 - 本紙张尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) ---------裝— (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部中央標準局負工消费合作社印裝 A7 __B7___ 五、發明説明(4) 第2圈包括在形成開口後一部份基質横斷面豳。 第3圖包括在形成接觸插頭(contact plugs)後第2圖 之基質。 第4圖包括在形成互聯霉平(interconnecting level >與光阻構件後第3圖之基質。 第5 _包括在移除光阻構件後第4圈之基質。 第6圖包括在根據本發明蝕刻一部份包形成互聯點之第 一層絕緣層後且先於在第一曆絕緣層與聯接點上形成另一 層體,之第5圖基質。 第7圖包括在形成第二層絕緣曆,通道插頭(via plug )與互聯點後第6圈之基質。 第8 _包括在根據本發明牲刻一部份第二層絕緣層與鈍 化後第7圖之基霣。 第9圖包括在根據本發明形成互聯點與蝕刻一部份第一 層絕緣層後之第2圖基質。 第10圖包括先於耐蝕刻步驟之一部份基質横截面圖。 第11圖包括在耐蝕刻步驟時蝕刻一部份有機膺與第一層 絕緣層後之第10圖基質。 第12圖包括根據本發明在耐蝕刻步驟後蝕刻一部份第一 層絕緣層之第11圃基質。 亘艄奮豳例拄诚 本發明具艄實施例可用來減低在金饜蝕刻加工順序步驟 或射蝕刻加工步驟時所引至加工點遇園半導《装置之可移 動_子污染。可移動雕子污染是在霣漿金颺蝕刻步驟與《 -7- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 裝 訂 糸 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消费合作杜印裝 A7 ____B7 _ 五、發明説明(5 ) 漿金鼷蝕刻步驟所使用有機掩蔽層溶劑加工時所引入可移 動離子污染。藉由除去有機掩蔽層溶劑與在罨漿金靨蝕刻 步驟後蝕刻絕緣層,大體上可減低在金饜蝕刻加工顚序時 所引入可移動離子污染。在耐牲刻加工順序中,蝕刻有機 層與絕緣層同時可能引入可移動離子。牲刻部份絕緣層以 減低絕緣層中可移動離子濃度。藉由下列具體賁施例可更 清楚了解本發明。 互聯點實例 第1圖包括用來建構半導體裝置之加工順序。加工順序 包括步驟:形成接觸點或通道開口 11;沉積互職層12;形 成光阻材料掩蔽層13;選揮性蝕刻互聯層14;藉由灰化 15(無有櫬掩蔽層溶劑)移除光阻材料掩蔽暦;加工基質 16;以及沉積絕緣靥17。 第2圖包括一部份半導體基質20横截面圖說明。由一部 份與主表面相鄰之基質20形成場獨立區21(Field isolation regions 21),來源區22,與排洩區23。在來 源區22與排洩區23之間且與主表面相鄰之基質區域為通道 區26(channel region 26)。檷雙電層24與柵《極25位於 通道區26與一部份來源區22與排曳區23之上。邊猜間隔 27( Sidewall spacers 27)與柵雙轚麗24及柵®極25相鄰 ,但間隔27來必箱要。包含二氧化矽*礪播矽玻璃(BPSG ),《{矽玻璃(PSG)或類似物之第一層霣平間絕緣曆28 (first interlevel insulating layer 28)位於基質20之 上,且包括排洩接觸開口 291與檷接觸開口 292 。第一層 本紙伕尺度適用中國國家橾準(CNS ) A4規格(21〇x 297公釐) I . 裝 11 I I I (請先閱讀背面之注意事項再填寫本頁) 經濟部中央樣準局負工消费合作社印裝 A7 ____B7___ 五、發明説明(6 ) 絕緣層28大約8000 A厚•但在其他具體實施例中可能是 4000- 20,000A。使用傳統步驟形成此方法中該點所黼示 裝置。 在排洩接觸開口 291内建構排洩接觸插頭31,且在柵接 觸開口 292内建構柵接觸插頭32,如第3圖所示。該接觸 t 插頭31與32可包含鎢;钛;鎢,鈦或鉅之化合物;或其混 合物。 在第一 B電平間絕緣層28與接觸插頭31與32上建構互聪 磨41與光阻構件421與422 。在所建構互脚層41曝霣部份 ,在該處光阻構件421與422並非位於互聯曆41之上。該互 明層41為含金钃曆且包含鋁,含矽之鋁,含鐦之鋁,含矽 與嗣之鋁,铜或綢合金。互聯層41厚度在4000-50,000 A 範圃内。在替代性具«實施例中,膠層或障礙層可K是聯 接層41部份或在聯接層41之下或之上。該膠層或陣礙層 (glue或barrier layer)可包含氮化紋,钦轉•或紋-組 •且厚度在100-3000A範圍内。此外,抗反射塗層可以是 互聯層41部份或在其上面。該抗反射塗層可包含矽層,氮 化钛,鈦-鎢合金,或鈦-組合金且厚度在50-2000 A範 園内。該膠層,陣礙層•與/或抗反射塗層(或三者中任 一層體)在建構光阻構件421與422前形成。 在電漿金願牲刻步驟時將互瞄層41曝充部份(如第4圓 所示)置於電漿反應器中蝕刻,Μ形成第一層排曳明點 411與檷互聯點•如第5國所示。該《漿金鼷蝕刻步«可在 單一基筲或批式反應器中,使用反應性離子蝕刻法(RIE) -9 - 本紙張尺度適用中國國家梯準(CNS ) Α4規格(210X29·/公釐) 扣衣 I n ^ (請先閱讀背面之注意事項再填寫本頁) 361026 A7 B7___ 五、發明説明(7 ) ,或替代性使用磁液化反應性離子蝕刻法(MERIE),電子 cyclotron 共振(ECR),誘導性稱合電獎 versions (ICP) ,或在he丨icon波(ΗΐΙ)糸统進行。電漿金颺蝕刻步驟包括 完成(breakthrough)或穩定部份,主蝕刻部份,末端部份 ,Μ及遇蝕刻部份。加工氛氣,例如,氛分子,三氛化硼 ,四氛化碳•或四氛化矽,其中任一種氣體可選擇性地使 用輔肋氣體,例如,四氟化碳,三氟甲烷,氮,氣,或氬 。選擇性地,可利用氯氣取代溴化氫之溴型牲刻劑,三溴 化硼,或其他溴氣。在電漿金靨蝕刻步驟不同部份中*形 成含鹵化物電漿區(通常為含氯轚漿區 >。電漿區内離子 進行互聯層41暘蕗部份之實際蝕刻。 在部份電漿金鼷蝕刻步驟時,典型搡作壓力在15-40奄 托耳(204-544毫巴),且典型無線電頻功率在750- 2500 瓦範圃内(或替代性Μ直流® (dc)伏特數表示,在-125至 -300伏特範圍内)。完成部份與主蝕刻部份長度根據互聯 層41厚度與姐合物而定。在第一層霣平間絕緣層28上已移 除至少部份互明層41時足Μ偵测出末端部份長度。 «蝕刻部份對可移動離子轉移至®平間絕緣層28有很大 影響。此乃由於電平間絕緣曆28曝露至電漿區離子之離子 掮擊區中以及可移動離子在霄漿區中可移動離子污染。因 為蝕刻互聯》41與光阻構件421與422 Μ及其他具有有櫬掩 蔽層之先前提及蝕刻基質,所Μ可移動離子污染典型上積 聚在®漿反應器内表面。這些污染物在霉漿金鼸蝕刻加工 顧序時可能被鐮子化。利用批式反應器之過蝕刻部份典型 -1 〇 - 本紙張尺度適用中國國家梯準(CNS ) A4規格(21〇x:W公釐) I I— I n I I 级 (諳先閱讀背面之注意事項再填寫本頁) 經濟部中失梂準局員工消费合作社印製 A7 B7 五、發明説明(8 ) 參數包括不低於15奄托耳(204奄巴)壓力且不超過40奄托 耳(544毫巴)懕力,無線電頻功率不低於1250瓦且不超過 3000瓦*直流鴒壓不低於220伏特且不高於300伏特。該 過蝕刻部份具高度可變性。該長度可為末端步驟時間長度 50-500百分比範圍内,或可Μ 100-900秒範園内固定時間 表示之。在替代性具體實施例中,電漿金靨蝕刻步驟可使 用單一基質反應器。亦可進行電漿金屬蝕刻步嫌其他部份 以防止電漿金屬蝕刻步驟之過蝕刻部份後余屬腐蝕。 在電漿金靨蝕刻步驟後,使用至少一種靈壤灰化技 術可移除光阻構件421與422。賴由電漿灰..化步驟大雔上移 _ _ .................................. 除光阻構件421與422。利用有機掩蔽層溶劑無法完全或部 _____________________________________-...........» 份移除光阻構件421與422。第5圃為本方法在此點之說明 〇 g用去離子水(選擇性使用)滴溼第一層霣平間絕緣層 2 8與互瞄點411與412,曝S至含氟化物蝕刻溶液,且在曝 筠至独刻溶液後潤溼。該蝕刻溶液典型上包括氟化氫,氣 化按,Μ及載體溶劑,例如,1,2 -乙二酵。在蝕刻溶液内 ’氟化氫佔該溶液0.01-10重置百分比範圃内’氟化銨佔 該溶液1.0-50.0重霣百分比範園内,該溶液其餘部份為 (請先閱讀背面之注意事項再填寫本頁) -丁 _ 、-'° 經濟部中央樣準局貝工消费合作社印製 類 酵 二 乙 他 其 或 類 酵 用 使 可 中 例 施 賁 體 。具 酵性 二代 乙替 2在 羥上 個子在 1原酵 少碳二 至之乙 有基或 具芳酵 子於。 原鼷性 碳非黏 個而具 10上更 每子水 内原比 子碳須 分至必 該接酵 在接二 酵直乙 二基或 乙羥酵 或中, 類其外 酵,另 該基。
Ns -C ~ /1. ί準 一標 ί家 一國 I國 中 用 適 尺 -紙 本 一釐 公 7 9 2 經濟部中央標準局貝工消费合作杜印製 A7 B7 五、發明説明(9 ) 20¾黏度典型上至少2鼸泊(centiposie)。1,2 -乙二酵在 20它下黏度大約20釐泊。蝕刻溶液與潤溼溶液溫度保持在 20-50 範圃内。 在另一替代性具體實施例中,可利用額外氟化銨取代氟 化氫。其他替代性具體霣施例中,該蝕刻溶液可包括去離
I 子水與/或羧酸類(例如,國酸)。在與氟化氫比較下,當 使用醋酸時該牲刻溶液姐合物可能有所不同。遢有一些具 體實旆例中,可添加界面活性劑減低表面張力與改良溶液 溼潤性。這些溼潤劑典型上包括高氟界面活性劑*直鐽型 烷基磺酸鹽,或烷基笨磺酸鹽。對其他具雅霣施例而言· 蝕刻溶液成份含最可與先前所給予份量相異。 將溶液蝕刻步驟設計用來蝕刻100-900 A第一曆®平間 絕緣層28,更典型為200-500 A第一層電平間絕緣層28。 該蝕刻產生一種如第6圖所示”潔淨化”("cleaned")第一 層電平間絕緣層68。可使不同加工因素姐合形成潔淨化第 一層霣平間絕緣膺6 8基於設備穗定性,製程穗定性,第一 曆電平間絕緣層28移除速率控制,或基質表面移除速率均 匀性之考霣*而埋擇這些組合。形成該潔淨化第一曆電平 間絕緣層68加工順序整合之特定细節可根據所整合加工順 序設備而定。可利用酸通風廚·與射酸噴霧器*或攪煉加 工器進行加工顒序。所有設備在該技藝中為習知,在此對 射酸哦霧器與撟煉加工器稍作簡述。該酎酸哦霧器與旋轉 潤溼乾嫌器(SRD)類似*除了該酎酸嘖霧器已改良成可使 用酸。該攪煉加工器為類似用來將光阻材料塗覆至基霣之 -12- 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 29"/公釐) ^-- (諳先閲讀背面之注意事項再填寫本頁) 訂 A7 301026 __._ B7 五、發明説明(10 ) 軌道(track)設備,除了該基質送纆至少1個化學品”播 煉器”。該基質在攪煉中典型上須被霧化。 每一設備類型所需输出物(例如,電平間絕緣隳移除與 均勻性厚度)之加工因素具彈性。對酸通風廚加工而言, 牲刻溶液曝霧時間典型上60-120秒。在此時該基質匣可選 < 擇性攒拌。對射酸哦霧或攪煉加工器而言,曝霧至蝕刻溶 液時間典型上為45-120秒。在曝霧期間,基質匣或基質以 每分鏟20-75轉速度旋轉。在每平方吋20-50磅(大約 138-345千έ )®力範醑内Μ每分鐘0.5-2.5加侖(大約 每分鐘1.9-9.5升)流速範圃内將蝕刻溶液送入耐酸噴霧器 或攪煉加工器中。埴些因素會影響蝕刻均匀性,將這些因 素設定在埴些範匯内Μ調整不同基質尺寸與表面。蝕刻溶 液溫度對電平間絕緣層移除速率影響很大,典型上為20-3 0Ό ° 在具體賁施例中,基質潤溼(在曝霣至蝕刻溶液之後) 可包括中間溶劑潤溼,然後Μ去雕子水潤溼。中間溶劑滴 溼典型包括與牲刻溶液所使用酵或乙二酵相似類型之酵或 乙二酵。中間溶劑實例包括2-乙二酵。中間溶劑與蝕刻 溶液所使用溶劑未必相同,因此,中間溶劑可包括2 -丙酵 ,1,2 -丙二酵等等。在替代性具體實施例中,中間溶劑可 包括去離子水與/或羧酸(例如,雜酸)。在另一具《實 施例中*可添加異面活性劑改良中間溶劑溼滴性。 溶劑潤溼典型上在20-90¾ 範國内進行。該中間溶劑潤 溼時間在卜10分鐘範園内。對酸通風廚而言,該步驟可在 -1 3- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) I I I— II 訂 . — ^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央橾準局貝工消费合作社印製 A7 B7 經濟部中央標準局員工消費合作社印裝 五、發明説明 ( 1” 1 1 I 溢 流 槽 或 快 速 卸 料 器 中 » 於 選 擇 性 攪 拌 情 況 下 進 行 〇 對 射 1 1 1 酸 嗔 霧 器 或 播 煉 加 工 器 而 言 > 在 中 間 溶 劑 潤 溼 後 > 進 行 去 1 I 離 子 Μ 潤 溼 0 該 去 離 子 水 潤 溼 方 法 Μ 每 分 鐘 25 -300 轉 速 度 請 it 1 1 旋 轉 9 送 料 壓 力 與 流 速 典 型 上 大 約 與 蝕 刻 溶 液 相 同 〇 閱 讀 1 背 1 在 替 代 性 具 體 實 施 例 中 P 可 包 括 額 外 去 離 子 水 潤 溼 〇 例 Λ 之 1 如 9 該 基 質 可 在 快 速 卸 料 潤 m 器 中 Μ 去 齄 子 水 潤 溼 9 然 後 '意 1 事 I 在 —* 部 份 旋 _ —. 潤 m __. 乾 堍 循 環 中 滴 溼 〇 項 再 ! 為 了 將 製 程 整 賭 最 大 化 在 使 用 耐 験 噴 霧 器 時 依 序 以 一 填 寫 本 裝 循 環 進 行 使 用 含 氟 化 物 溶 液 蝕 刻 蝕 刻 中 間 溶 劑 潤 溼 去 頁 1 1 離 子 水 滴 m Μ 及 乾 煉 基 質 0 這 種 加 工 整 合 類 型 減 少 循 環 1 1 時 間 與 操 作 員 操 作 0 1 I 進 一 步 加 工 形 成 如 第 7 rgl _ 所 示 第 二 囑 電 平 間 絕 緣 靥 71 » I 1 通 道 插 頭 73 與 第 二 曆 霣 平 互 明 點 75 Ο 該 第 二 層 電 平 間 絕 訂 | 緣 層 71可 具 有 輿 第 一 層 霣 平 間 絕 緣 曆 28相 同 或 相 異 之 姐 合 1 1 物 Ο 典 型 上 第 二 m 霣 平 間 絕 緣 層 71包 括 氧 化 物 〇 雖 然 第 1 I 二 層 電 平 間 絕 緣 層 71被 描 述 為 平 面 化 但 是 在 具 體 實 施 例 1 1 中 第 二 層 霣 平 間 絕 緣 層 71未 必 是 平 面 0 通 道 插 頭 73 t 與 1 第 二 暦 電 平 間 互 聯 點 75之 建 構 與 接 m 插 頭 31及 32和 互 聯 點 41 1 與 412 之 建 構 相 同 〇 1 I 在 第 二 層 電 平 互 腰 點 75建 構 後 將 第 二 層 雷 平 間 絕 緣 層 1 71加 工 成 如 第 8 圈 所 示 ”潔淨化” 第 二 層 電 平 間 絕 緣 層 81 〇 1 形 成 ”潔淨化” 第 二 層 霣 平 間 絕 緣 暦 81 之 方 法 使 用 符 合 有 闞 1 該 潔 淨 化 第 _. 層 霣 平 間 絕 緣 層 68檷 準 0 形 成 m 淨 化 第 —* IS 1 | 霣 平 間 絕 緣 雇 68之 方 法 仍 可 埋 擇 性 與 建 構 潔 淨 化 第 一 m 霣 1 I 14 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局負工消费合作杜印¾ A7 _B7 五、發明説明(l2 ) 平間絕緣層68相之方法一樣。在潔淨化第二層菫平間絕緣 餍81與第二層電壓互聯點75上形成本身為絕緣層之鈍化曆 82,而建構成如第8圖所示大賭上完成之装置。如果需要 的話,可製造額外絕緣層,通道插頭,以及互聯層,和其 他電性聯接點。 第9圈包括替代性具體實施例横截面画之說明。該替代 性具體實施例與第5圖所示相同•除了接觸插頭與互脚點 之姐合由互瞄點91與92取代。因此,不需要接觸插頭。進 行進一步加工Μ建構大體上完成之裝置。利用酸通風廚, 或射酸哦霧器,或攪煉加工器進一步加工*如先前圖例如 示* Μ建構潔淨化第一層轚平間絕緣層98。與互聯點91與 92相同的是該通道插頭73與第二層霣平互聯點75(第7國 所示)可由單一互聯點取代。 耐蝕刻實例 互聯點實例中產生之可移動離子及其他裝置可靠性問題 可能發生在耐蝕刻方法中。第10圖包括先於射蝕刻(REB) 之一部份半導體基質横截面圆說明。場獮立區101 ,來源 區102 ,排曳區103 ,與通道區106至少部份位於基質 100之内。柵雙霣層104與檷竃極105位於通道區1〇6與 部份來源區102與排曳匾103之上。 薄構件晶拥!管(thin-film transistor)位於堝獨立區 101其中之一上方,且包括柵電極1071,柵雙®層1〇72, 與恬性層1073。該活性層1073接觸排曳區103 。第一層絕 緣層108位於薄構件晶«管與部份基質100之上.且具有 -15- 本紙張尺度適用中國國家標羋(CNS ) A4規格(210X297公釐〉 I I 裝 I ――訂 λΜ (請先閱讀背面之注意事項再填寫本覓) Α7 Β7 五、發明説明(15 ) 與上述第一層絕緣層28相似之組合物。第一層絕緣層1〇8 包括高點1081與低點1082。高點1081與低點1082間俯仰差 距可超過1微米。此種差距可能產生後續層體處理或石印 步驟問題。REB加工順序典型上用來減低該差距。該薄構 件晶體管可由其他零件取代*例如,金羼互聯點或類似物 。在任何情況下,第一層絕緣層108之高點1081與低點 1082間俯仰差距太大,需要減低。有機層1〇9 ,例如,抗 姐層,位於第一層絕緣層108之上。 經濟部中央標準局貝工消费合作杜印製 ^-- (請先聞讀背面之注意事項再填寫本頁) 進行REB步驟移除至少一部份如第11圖所示有機層1〇9 與一部份第一層絕緣曆。將有機層109與第一層絕緣層 108同時蝕刻之REB步驟部份對可移動離子移至第一曆絕 緣層108有很大影響。該原因與先前提及電漿金臑蝕刻步 驟有闞之影響相同。當使用批式反應器時REB步驟同時蝕 刻部份所使用典型參數包括壓力不低於30奄托耳(408奄巴 ),不高於70毫托耳(952奄巴),無線電頻功率不低於 800瓦且不高於1 500瓦,直流電偏壓在-350伏特至-500伏 特範圃内,且含氟氣髑(例如,四氟化碳,三氟甲烷或類 似物)與氧之氣體流動比率,不低於1份含氟氣體對1份 氣’以及不超過4份含氟氣體對1份氧。REB步驟之長度 具高度可變性。該長度可能在10-60分鐘範園内。反應器 潔淨度與先前提及有闞電漿金靨蝕刻步驟之過蝕刻部份一 樣*對可移動離子之移入有很大影響。在替代性具體實施 例中*可使用REB步驟中單一基霣反應器。 埋擇REB蝕刻條件以使第一曆絕緣層108與有櫬曆109 -16- 本紙張尺度適用中國國家梯準(CNS ) Α4規格(210 X 297公釐) 經濟部中夬棣隼局只工消费合作社印«. A7 B7_ 五、發明説明(1〇 以大約相同速率蝕刻。第一曆絕緣層108牲刻速率必須為 有機層109蝕刻速率0.5-2.0倍範圍内。在至少一部份 REB步驟時,同時將第一曆絕緣層108與有機層109蝕刻 。當REB步琢曝S第一層絕緣層1〇8時,可移動離子可移 入第一層絕緣層108 。在REB步驟後,在基質100上出現 有機層109與絕緣層108部份。在替代性具體實施例中, 可改變第一層絕緣層108或REB蝕刻條件之厚度,而可移 除所有有機層109 ,且第一層絕緣曆為平面。進行REB步 驟使第一層絕緣曆108之表面更平面化,旦在第一層絕緣 層108内不形成開口(即,非接觸或通道蝕刻步驟)。 藉由電漿灰化且不使用有機掩蔽層溶劑情況下移除有機 層109任何剌餘部份。在替代性具體實施例中,可使用有 櫬掩蔽曆溶劑或利用霣漿灰化步驟移除有機層109部份。 因為互聯點或其他層體未嗶露出,所Μ可使用有機掩蔽層 溶劑。 與互聯點實例中第一層電平間絕緣曆28所述相同方法" 潔淨”第一層絕緣層,形成如第12圃所示潔淨化第一層絕 緣層28,而該潔淨化絕緣層與第6圖所見潔淨化第一層電 平間絕緣曆68相似。該潔淨化第一餍絕緣層128包括高點 1281與低點1282。在替代性具賭實腌例中,可利用具有稀 含氟溶液,例如,50份去離子水對1份氫氟酸,之 mesasonic水槽澝洗第一曆絕緣層。不管所使用設備與化 學品,形成潔淨化化第一蹰絕緣® 128而移除第一層絕緣 曆最須符合先前有Μ潔淨化第一暦涵緣層68所提及檷準 -17- 本紙張尺度適用中國國家標準(CNS ) Λ4说格(210Χ297公釐) I I I 和衣 I I I I訂— I I I 知 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 A7 B7五、發明説明(15 ) (guideline ) 0 高點1281與低點1 282俯仰差距低於在REB步驟之前之高 點1081與低點1082俯仰差距。該差距典型上低於1微米, 更特定在100-3000A範圍内。REB實例之潔淨步驟典型上 在REB步驟之後且先於:在第一層絕緣層1〇8上形成任何 其他會體,將包括第一層絕緣層108之基質退火;或兩者 皆有,而進行。 益處 本發明具體實施例具有許多便利之處。使用蝕刻瘠液jfe 刻絕緣泰面,可消除電漿金臛蝕刻步驟移人絕緣層之可 ......———..... - 楚i鼷子」、誘賊.刻自屋里夏務除至少75百分比可移動雛子 ,且必須從涵緣層栘除至少95百分比所有可移動離子。 在絕緣層内可移動離子濃度與深度根據轚漿金鼸蝕刻參 數而定,典型上根據互聯層姐合物與其厚度而定。如果有 任何膠層或障礙層,或抗反射塗曆存在且被蝕刻,則電漿 金颺蝕刻步驟可在不同參数情況下進行。不同霣漿金鼷蝕 刻參數可能影響絕緣層内可移動離子瀠度與深度。Μ可移 動離子表示之轚漿金雇牲刻反應器潔淨度(cleanliness) 會影響絕緣餍内相同可移動離子之濃度。 電漿牲刻方法消耗有機掩蔽層與其他聚合物構件所包含 可移動離子,而將可移動離子釋出至®漿區。反應器内可 移動離子量在連績電漿金鼷蝕刻循環中持鑛增加’產生較 高濃度可移動離子而移入經曝露之涵緣層’直到内部反器 表面拆開與淸洗為止。由於此積聚作用•須要經常拆開反 -18- (請先閱讀背面之注意事項再填寫本頁) 裝- 訂 Μ 本紙張尺度適用中國圃家揉準(CNS ) Α4规格(210 乂 297公釐) ____B7 五、發明説明(l6 ) 應器且深入清洗零件,而須花費加工時間。本發明具體實 施例明顯地減少清洗次數,且排除只用清洗來減少電漿反 應器gL可楚動離子濃度之蒲要。 經濟部中央樣準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 電漿金饜蝕刻步驟後且在溶液蝕刻絕緣層之前或之後, 藉由分析絕緣曆可測定欲移除絕緣曆厚度範醑从達到可移 動離子降低程度。該分析法可利用第二级離子質譜法 (SIMS)進行,且該分析法可用來測定絕緣曆内可移動離子 漉度。該技術使用第一级離子之高能光束由固態樣品濺射 出第二级離子。第二级難子筲量對電荷比率可繪製成濺射 時間函數圖。在離子濃度當作深度函數上原始數據並未提 供資訊。由於SIMS分析法之高能效果,該離子移經絕緣餍 ,且在與分析前離子位置比較下,在深度輪廊描述時該離 子移動會影響離子位置。在比較該深度輪廓總積分確實提 供可移動離子減低資訊。如果在SIMS深度輪廊描述前利用 溶液蝕刻該絕緣層移除氧化物已知厚度,則利用積分測量 可移動離子剌餘分率而測定其差異。氧化物蝕刻厚度低於 100A在絕緣層中可能造成低於75百分比可移動離子減少 。氧化物蝕刻厚度高於900A 典型上造成可移動離子濃度 不再明顯降低,且可能產生其他與可移動離子無關之問題 。大部份可移動離子減低之應用在《漿金靨姓刻步驟後利 用含氟化物溶液蝕刻200-500 A絕緣層。 利用REB實例亦可減低可移動離子。可移動離子之減少 一般可改良裝置可薄性。第一曆絕緣層108中可移動離子 量與深度根據REB步驟時蝕刻參數而定。薄由上述SIMS分 -1 9 - 本紙張尺度適用中國國家梯準(CNS ) A4規格(210X 297公釐) A7 B7 經濟部中央樣準局負工消费合作社印装 五、發明説明(17 ) 析法可测定在清洗步驟時有多少第一層絕緣層108必須射1 刻。氧化物移除厚度高於9〇〇A典型上造成可移動離子濃 度不再明顬減少,且可能產生其他與可移動離子無闞之問 題。大部份可移動離子降低之應用在REB步驟後利用溶液 蝕刻200-500A 絕緣曆。 另一益處為不需使用有機掩蔽層溶劑。許多有機掩蔽層 溶劑(特指鹼氨溶劑)包含至少每億份中份濃度之可移 動離子。雖然濃度低,但足Μ造成装置可靠性問題。溶劑 中存在可移動離子可能接觸含有氯自由基互聯點之曝兹表 面,且吸引可移動雔子增加裝置中可移動離子濃度。高可 移動離子濃度會滅低装置操作性與可靠性。 本發明具體實施例之其他儍點包括幾乎完全移除非灰化 殘餘物且互聯層較少遭受損害。殘餘物移除典型上箱要曝 兹至有機掩蔽廢溶劑,例如,(Ml氨溶劑。嗶露至有機掩蔽 曆溶劑時,幾乎可確保可移動離子已移至裝置中。鈾刻溶 液溶解該殘餘物,相反地,有機掩蔽層溶劑將結構打破成 較小部份。該蝕刻溶液(上述具體實施例所述)降低殘餘 物對互聯點之黏著性。有機掩蔽層溶劑破壊互聯點,該破 壊可包括由電解造成互聯點裂孔以及细粒移除造成表面粗 雔。本發明具體實豳例中因為未使用有櫬掩蔽層溶劑所K 互聯點表面較少遭受損害。 本發明具艄實施例在與有機遮蔽層溶劑方法比較下,每 循瑁中需要較少加工時間與化學品。上述具體實施例中使 用之化學品包含較少顆粒而造成較少缺陷如此造成較潔淨 *20- (請先閱讀背面之注意事項再填寫本頁) 裝. 訂 Μ 本紙張尺度適用中國國豕標隼(CNS ) Α4規格(210Χ 297公釐) A7 S01026 B7 五、發明説明(18 ) 加工過程*改良裝置特性與產率。後金臛蝕刻去離子Μ潤 溼與化學品溶液清潔之分開步驟可混為單一設備循環,Μ 減少加工及分段時間,和所需設備。使用乙二酵或醇化學 品當作載體溶劑之儍點在於其比蝕刻劑具較高黏度。該化 學品當作鈍化劑可避免互聯點表面過度曝露至蝕刻劑而防
I 止互聯點腐蝕與遭受其他損害。 在上述說明書中,本發明已描述有關特定具體實施例。 然而,很明顯地,在不違背本發明較廣義精神或範圍下可 進行不同改良與改變,如同附帶申請專利範圍所列。於是 ,該說明書與圖例須視為說明性而非侷限性質。 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央橾準局貝工消費合作社印裝 -2 1- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 公釐)

Claims (1)

  1. 第84丨〇〇971號專利申請案 土主土請專利簌圊修;£本(85年2月) A8 B8 C8 D8 Π 申請專利範圍 权正
    ^諸」委^明六;本^;|::,正^是^^更及實質内穿 I--------1--—— K^中央嘌龙局員工消费合作.;一印^ —種建構一半導體裝置之方法,包括之步驟爲: 在—半導體基質上建構一第一層筚 β、.色緣層;在 一 上沈積一含金屬層; 層、展緣層 在含金屬層上建構一圖案化有機掩 曝露部份; 掩收層以形成含金屬層泛 利用含I#化物離子姓刻劑蚀刻含金展a -互聯構件; 〃屬層之曝露部份以形成 利用離子氣體移除圖案化有機掩蔽層; 利用含氟化物溶液蝕刻一部份第— 驟: 層、·.巴緣層,其中該步 自第一絕緣層移除至少7 5百分比之移動離子和 在蝕刻曝露部份後且在互聯構件上形 以及 倂〒上彤成任何層體前進行; 在互聯構件上建構一第二層絕緣層。 一種建構-半導體裝置之方法,包括以下步驟: 在半導體基質上建構一第一層絕緣層; 在第一層絕緣層上沈積—含金屬層; 在含金屬層上建構—圖案化有機掩蔽層以形成含金屬 曝露部份; 利用含卣化物離子蚀刻劑蝕刻含金屬層之曝露部份以 一互聯構件; /风 利用離子氣體移除圖案化有機掩蔽層; (CNS M呪格 7210^297^ % ) (請先M讀背面之注意事項再填寫本頁) -~ -d m9 tm m · -J-· I n - I.「n _ n ___n Λ8 B8 C8 ------ ---D8 夂、申請專利範圍 利用含氟化物溶液蝕刻一部份第一層絕緣層,其中該步 驟: 蚀刻至少1 〇 0埃第一絕緣層;和 在蝕刻曝露邵份後且在互聯構件上形成任何層體前進行; 以及 在互聯構件上形成一第二層絕緣層。 3. —種建構一半導體裝置之方法,包括以下步驟: 在半導體基質上形成一第一層絕緣層; 於第一絕緣層上沈積一含金屬層; 、含金屬層上建構一圖案化有機掩蔽層以形成含金屬層之 曝露部份; 利用含卣化物離子蚀刻劑触刻含金屬層之曝露部份以形成 一互聯構件; 利用離子氣體移除圖案化有機掩蔽層; 利用含氟化物溶液蝕刻一部份第一層絕緣層,其中該步 驟: •-濟邛中央蜾準局员工消费合作社印袈 (請先Μ讀背面之注意事項再填寫本頁) 蝕刻至少丨00埃第一層絕緣層且自第—絕緣層移除至少75 百分比之移動離子;和 在蝕刻曝露部份之步驟後且在互聯構件上形成任何層體前 進行;以及於互聯構件上建構一第二絕緣層。 4. 一種建構一半導體裝置之方法,包括以下步驟: 在一半導體基質上形成一第一層絕緣層; 邐财關家標华(,'4驗(::丨 0χ29;*^Π —~
    形成一含金屬層於該第一絕緣層上; 1含金屬層上建構—圖案化有機掩蔽層以形成含金屬層之 曝露部份; 利用含齒化物離子蚀刻劑蚀刻含金屬層之曝露部份以形成 —互聯構件; 利用離子氣體移除圖案化有機掩蔽層; 利用含氣化物溶液触刻—部份第—層絕緣層,其中該步 蝕刻20 0-5 00埃範圍之第—絕緣層,和 於蝕刻曝露部份之步驟後且於 進行;以及 ;互聯構件上形成任何層體前 万;互聯構件上形成一第二絕緣層。 (請先Μ讀背面之注意事項存填寫本頁) ο..邱中央蜾準局员-消t合泎社印袈 標 家 0 - 1用 ,Λ' 度 尺 格 4
TW084100971A 1994-03-28 1995-02-07 TW301026B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/219,123 US5476816A (en) 1994-03-28 1994-03-28 Process for etching an insulating layer after a metal etching step

Publications (1)

Publication Number Publication Date
TW301026B true TW301026B (zh) 1997-03-21

Family

ID=22817976

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084100971A TW301026B (zh) 1994-03-28 1995-02-07

Country Status (6)

Country Link
US (1) US5476816A (zh)
EP (1) EP0675535A1 (zh)
JP (2) JPH07283320A (zh)
KR (1) KR100217450B1 (zh)
CN (1) CN1106034C (zh)
TW (1) TW301026B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3351924B2 (ja) * 1995-01-06 2002-12-03 忠弘 大見 洗浄方法
US5547892A (en) * 1995-04-27 1996-08-20 Taiwan Semiconductor Manufacturing Company Process for forming stacked contacts and metal contacts on static random access memory having thin film transistors
US5716535A (en) * 1996-03-05 1998-02-10 Micron Technology, Inc. Methods and etchants for etching oxides of silicon with low selectivity
KR100209698B1 (ko) * 1996-10-11 1999-07-15 구본준 유기 반사방지막 식각방법
US6008129A (en) * 1997-08-28 1999-12-28 Motorola, Inc. Process for forming a semiconductor device
US6177337B1 (en) 1998-01-06 2001-01-23 International Business Machines Corporation Method of reducing metal voids in semiconductor device interconnection
KR100510446B1 (ko) * 1998-01-07 2005-10-21 삼성전자주식회사 반도체 장치의 콘택홀 세정방법
US5906948A (en) * 1998-04-17 1999-05-25 Vanguard International Semiconductor Corporation Method for etching high aspect-ratio multilevel contacts
US6136669A (en) * 1998-07-21 2000-10-24 International Business Machines Corporation Mobile charge immune process
US5939336A (en) * 1998-08-21 1999-08-17 Micron Technology, Inc. Aqueous solutions of ammonium fluoride in propylene glycol and their use in the removal of etch residues from silicon substrates
JP3279532B2 (ja) * 1998-11-06 2002-04-30 日本電気株式会社 半導体装置の製造方法
US6214717B1 (en) 1998-11-16 2001-04-10 Taiwan Semiconductor Manufacturing Company Method for adding plasma treatment on bond pad to prevent bond pad staining problems
US6162727A (en) * 1998-11-25 2000-12-19 Advanced Micro Devices, Inc. Chemical treatment for preventing copper dendrite formation and growth
US7402467B1 (en) 1999-03-26 2008-07-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6492283B2 (en) 2000-02-22 2002-12-10 Asm Microchemistry Oy Method of forming ultrathin oxide layer
US6194326B1 (en) * 2000-04-06 2001-02-27 Micron Technology, In. Low temperature rinse of etching agents
TW554075B (en) * 2002-04-17 2003-09-21 Grand Plastic Technology Corp Puddle etching method of thin film using spin processor
US7253092B2 (en) * 2003-06-24 2007-08-07 Nec Electronics America, Inc. Tungsten plug corrosion prevention method using water
US7348281B2 (en) 2003-09-19 2008-03-25 Brewer Science Inc. Method of filling structures for forming via-first dual damascene interconnects
WO2005053004A1 (en) * 2003-11-19 2005-06-09 Honeywell International Inc. Selective removal chemistries for sacrificial layers methods of production and uses thereof
KR100562657B1 (ko) * 2004-12-29 2006-03-20 주식회사 하이닉스반도체 리세스게이트 및 그를 구비한 반도체장치의 제조 방법
US8318606B2 (en) * 2009-08-25 2012-11-27 Lsi Corporation Dielectric etching
CN102376562B (zh) * 2010-08-24 2013-09-04 中芯国际集成电路制造(上海)有限公司 用于半导体工艺的灰化处理方法
CN104835733B (zh) * 2014-02-08 2017-09-15 北大方正集团有限公司 去除芯片中可动离子电荷的方法
JP2016122801A (ja) * 2014-12-25 2016-07-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10355150B2 (en) * 2016-06-28 2019-07-16 The United States Of America As Represented By The Secretary Of The Army Method of passivating and encapsulating III-V surfaces
JP6989207B2 (ja) * 2018-05-15 2022-01-05 住友電工デバイス・イノベーション株式会社 キャパシタの製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3917491A (en) * 1974-01-08 1975-11-04 Us Army Methods for fabricating resistant MOS devices
FR2288392A1 (fr) * 1974-10-18 1976-05-14 Radiotechnique Compelec Procede de realisation de dispositifs semiconducteurs
US4569722A (en) * 1984-11-23 1986-02-11 At&T Bell Laboratories Ethylene glycol etch for processes using metal silicides
DD249706A1 (de) * 1986-06-05 1987-09-16 Werk Fernsehelektronik Veb Aetzmittel zum aetzen von siliziumdioxid auf halbleitermaterialien
US4871422A (en) * 1987-01-27 1989-10-03 Olin Corporation Etching solutions containing ammonium fluoride and anionic sulfate esters of alkylphenol polyglycidol ethers and method of etching
US4966865A (en) * 1987-02-05 1990-10-30 Texas Instruments Incorporated Method for planarization of a semiconductor device prior to metallization
EP0375255A3 (en) * 1988-12-21 1991-09-04 AT&T Corp. Method for reducing mobile ion contamination in semiconductor integrated circuits
US4980301A (en) * 1988-12-21 1990-12-25 At&T Bell Laboratories Method for reducing mobile ion contamination in semiconductor integrated circuits
JPH02275627A (ja) * 1989-01-18 1990-11-09 Toshiba Corp 半導体装置の製造方法
US4921572A (en) * 1989-05-04 1990-05-01 Olin Corporation Etchant solutions containing hydrogen fluoride and a polyammonium fluoride salt
US5169408A (en) * 1990-01-26 1992-12-08 Fsi International, Inc. Apparatus for wafer processing with in situ rinse
EP0485086A1 (en) * 1990-10-31 1992-05-13 AT&T Corp. Dielectric layers for integrated circuits
US5320709A (en) * 1993-02-24 1994-06-14 Advanced Chemical Systems International Incorporated Method for selective removal of organometallic and organosilicon residues and damaged oxides using anhydrous ammonium fluoride solution

Also Published As

Publication number Publication date
JP4563340B2 (ja) 2010-10-13
EP0675535A1 (en) 1995-10-04
CN1106034C (zh) 2003-04-16
JP2006261687A (ja) 2006-09-28
CN1111821A (zh) 1995-11-15
KR950034562A (ko) 1995-12-28
KR100217450B1 (ko) 1999-09-01
US5476816A (en) 1995-12-19
JPH07283320A (ja) 1995-10-27

Similar Documents

Publication Publication Date Title
TW301026B (zh)
US7344993B2 (en) Low-pressure removal of photoresist and etch residue
TW466629B (en) Method of cleaning a semiconductor device processing chamber after a copper etch process
KR960000375B1 (ko) 반도체장치의 제조방법
Kern The evolution of silicon wafer cleaning technology
CN101095379B (zh) 光刻胶和刻蚀残留物的低压去除
KR100676995B1 (ko) 금속 라인들의 사후 에칭 부식을 감소시키기 위한 금속배선 에칭 기술
JP5542172B2 (ja) 水素含有ラジカルによる未変性酸化物の洗浄
US6849559B2 (en) Method for removing photoresist and etch residues
US5925577A (en) Method for forming via contact hole in a semiconductor device
KR100856451B1 (ko) 소재의 플라즈마 세정장치 및 방법
US5851302A (en) Method for dry etching sidewall polymer
CN101452879A (zh) 开口蚀刻后的清洗方法
CN105097650B (zh) 接触插塞的形成方法
KR100500932B1 (ko) 비아 콘택 식각 후의 감광막 제거 및 건식 세정 방법
US6887655B2 (en) Photoresist removing compositions
TWI664031B (zh) 清潔及鈍化半導體裝置之方法
US7049235B2 (en) Method of manufacturing semiconductor device
JP2003313594A (ja) 洗浄液および半導体装置の製造方法
US6593161B2 (en) System and method for cleaning ozone oxidation
CN101197276A (zh) 一种低介电常数电介质的金属单镶嵌结构制作方法
JPH0590225A (ja) 半導体装置の製造方法
CN101908474B (zh) 在晶圆上制造栅极的方法
JP3505411B2 (ja) プラグの腐蝕を防止する内部配線の製造方法
TW417163B (en) Method of cleaning SOG etching machine

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent