JP2004055986A - 半導体装置の製造方法及びその半導体装置 - Google Patents
半導体装置の製造方法及びその半導体装置 Download PDFInfo
- Publication number
- JP2004055986A JP2004055986A JP2002214058A JP2002214058A JP2004055986A JP 2004055986 A JP2004055986 A JP 2004055986A JP 2002214058 A JP2002214058 A JP 2002214058A JP 2002214058 A JP2002214058 A JP 2002214058A JP 2004055986 A JP2004055986 A JP 2004055986A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- layer
- manufacturing
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】アニール時に生じるＡｌの突き出しを防止することの可能な半導体装置の製造方法及び半導体装置を提供する。
【解決手段】誘電体反射防止膜５の上面、Ａｌ配線６の側面、絶縁層１の露出面等の全体にわたって、Ｔｉ／ＴｉＮ膜１３を形成する。続いて、水素アニールを行い、Ａｌ層３のＡｌと、Ｔｉ層、Ｔｉ／ＴｉＮ層４及びＴｉ／ＴｉＮ膜１３のＴｉとを合金化させ、Ａｌ配線６の周囲にＴｉＡｌ３からなる被覆膜１４を形成する。アニールにより発生した誘電体反射防止膜５の応力はＡｌ配線６の上部に作用し、Ａｌ配線６上の被覆膜１４に沿ってＡｌの粒成長を助長しようとするが、Ａｌ配線６の側壁に形成された被覆膜１４の反作用により打ち消される。その結果、Ａｌの粒成長は助長されず、Ａｌの突き出しが抑えられる。
【選択図】 図３
【解決手段】誘電体反射防止膜５の上面、Ａｌ配線６の側面、絶縁層１の露出面等の全体にわたって、Ｔｉ／ＴｉＮ膜１３を形成する。続いて、水素アニールを行い、Ａｌ層３のＡｌと、Ｔｉ層、Ｔｉ／ＴｉＮ層４及びＴｉ／ＴｉＮ膜１３のＴｉとを合金化させ、Ａｌ配線６の周囲にＴｉＡｌ３からなる被覆膜１４を形成する。アニールにより発生した誘電体反射防止膜５の応力はＡｌ配線６の上部に作用し、Ａｌ配線６上の被覆膜１４に沿ってＡｌの粒成長を助長しようとするが、Ａｌ配線６の側壁に形成された被覆膜１４の反作用により打ち消される。その結果、Ａｌの粒成長は助長されず、Ａｌの突き出しが抑えられる。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法及びその半導体装置に関し、さらに詳しくは、主としてＡｌ（アルミニウム）からなる多層配線を備えた半導体装置の製造方法及びその半導体装置に関する。
【０００２】
【従来の技術】
現在、多層配線を備えた半導体装置が提供されている。この配線は一般に、Ａｌ等の金属から形成される。以下、この半導体装置の従来の製造方法を図５及び図６を参照して説明する。
【０００３】
まず、Ｓｉ（シリコン）基板上に形成されたＳｉＯ２（酸化シリコン）からなる絶縁層１の上に、Ｔｉ（チタン）層２、Ａｌ層３、Ｔｉ／ＴｉＮ（チタン及び窒化チタン）層４、及びＳｉＯＮからなる誘電体反射防止膜（Ｄ−ＡＲＣ； ｄｉｅｌｅｃｔｒｉｃａｎｔｉ−ｒｅｆｌｅｃｔｉｖｅ ｃｏａｔｉｎｇ）５を順次形成し、これらをフォトレジスト法により所定のパターンにエッチングする。図５は、エッチング後の状態を示す。パターン化された、Ｔｉ層２、Ａｌ層３、Ｔｉ／ＴｉＮ層４、及び誘電体反射防止膜５は、図５の紙面に対して垂直方向に延びている。Ｔｉ層２の厚さは１０ｎｍ、Ａｌ層３の厚さは５４０ｎｍ、Ｔｉ／Ｎｉ層４の厚さは３２ｎｍ、誘電体反射防止膜５の厚さは３０ｎｍである。
【０００４】
次に、アニールを行うと、Ａｌ層３のＡｌとＴｉ層２及びＴｉ／ＴｉＮ層４のＴｉとが合金化し、図６に示すように、Ａｌ層３の上下にＴｉＡｌ３（チタンとアルミニウムの合金）層７が形成される。これにより、Ａｌ層３からなるＡｌ配線６が形成される。
【０００５】
このようなＡｌ配線６と絶縁層とを繰り返し形成することにより、多層配線を形成している。
【０００６】
【発明が解決しようとする課題】
しかし、上記アニール時に、Ａｌ配線６の側面からＡｌが突き出してくるという問題がある。Ａｌが突き出した状態を図７に示す。図７では、ＴｉＡｌ３層７は薄いために示されていない（後掲の図８及び図９でも同様）。図７に示すように、Ａｌ配線６、ＴｉＮ層４及び誘電体反射防止膜５は図上横方向に延びているが、その端面８ａでエッチングにより切断されている。また、端面８ａより図上右下の部分８ｂは、オーバーエッチングにより形成された部分である。
上述したように、エッチング後のアニールによりＴｉとＡｌが合金化してＡｌ層３の上下にＴｉＡｌ３層７が形成されるが、その後、Ｔｉとの合金化反応に使用されなかったＡｌが端面８ａから突き出し、さらにはオーバーエッチングにより形成された部分８ｂにも流れ込む。この現象は、アニールにより発生した誘電体反射防止膜５の応力がＡｌ配線６の上部に作用し、Ａｌ配線６上のＴｉＡｌ３層７に沿ってＡｌの粒成長（ｇｒａｉｎ ｇｒｏｗｔｈ）を助長するために起こると考えられる。
【０００７】
このようなＡｌの突き出し現象により発生する短絡不良を図８に示す。また、図８中のＩＸ部を拡大したものを図９に示す。図８及び図９に示すように、Ａｌ配線６と隣接して同じ層に別のＡｌ配線９が存在する場合、Ａｌ配線６から突き出したＡｌがその隣のＡｌ配線９に接触すると、Ａｌ配線６とＡｌ配線９とが短絡する。
【０００８】
また、図１０に示すように、Ａｌ配線６は他の層のＡｌ配線１０と導電性スルーホール１１により接続される。導電性スルーホール１１は、Ａｌ配線１０上の絶縁層にエッチングにより貫通孔を形成し、ＷＦ６（フッ化タングステン）を用いたＣＶＤ（気相化学成長）法によりその貫通孔にＷ（タングステン）を埋め込むことにより形成される。しかし、図１０に示すように、Ａｌ配線１０の真上に形成すべき導電性スルーホール１１が少しずれると、ＣＶＤ時のＷＦ６がＡｌ配線１０の側面１０ａに露出したＡｌを浸食する。そのため、Ａｌ配線６とＡｌ配線１０との間の抵抗が高くなり、場合によってはオープン（非導通）状態になることもあった。なお、Ａｌ配線１０の上面にはＴｉＡｌ３層が形成されているため、ＷＦ６がＡｌ配線１０の上面からＡｌを浸食することはない。
【０００９】
以上のような不具合の結果、上記半導体装置の製造歩留まりが低下し、さらには信頼性も低下するという問題があった。
【００１０】
本発明の目的は、歩留まり及び信頼性を向上させることの可能な半導体装置の製造方法及びその半導体装置を提供することである。
【００１１】
本発明のもう１つの目的は、配線の短絡不良を防止することの可能な半導体装置の製造方法及びその半導体装置を提供することである。
【００１２】
本発明のさらにもう１つの目的は、スルーホールの接触不良を防止することの可能な半導体装置の製造方法及びその半導体装置を提供することである。
【００１３】
本発明のさらにもう１つの目的は、Ａｌの突き出しを防止することの可能な半導体装置の製造方法及びその半導体装置を提供することである。
【００１４】
【課題を解決するための手段】
本発明による半導体装置の製造方法は、半導体基板上に形成された絶縁層上に形成されたＡｌ配線を形成する工程と、Ａｌ配線の周囲にＴｉ及びＡｌの合金からなる被覆膜を形成する工程とを備える。
【００１５】
好ましくは、上記半導体装置の製造方法はさらに、絶縁層とＡｌ配線との間にＴｉ層を形成する工程と、Ａｌ配線上にＴｉ／ＴｉＮ層を形成する工程とを備える。好ましくは、上記被覆膜の形成工程は、Ａｌ配線を覆うようにＴｉを含有する膜を形成する工程と、Ａｌ配線及びＴｉを含有する膜を加熱する工程とを含む。したがって、加熱によりＡｌ配線のＡｌとその周囲のＴｉとが合金化し、Ａｌ配線の周囲にＴｉ及びＡｌの合金、好ましくはＴｉＡｌ３からなる被覆膜が形成される。
【００１６】
本発明によれば、被覆膜がＡｌ配線の周囲に形成されるため、加熱工程時にＡｌが突き出すのを抑えることができる。これにより、突き出したＡｌが隣の配線に接触して生じる短絡不良を防止することができる。また、被覆膜がＡｌ配線の上面だけでなくＡｌ配線の側面にも形成されているため、Ａｌ配線の真上に形成すべきスルーホールが少しずれた場合であっても、ＣＶＤ時のＷＦ６がＡｌ配線の側壁を浸食して生じるスルーホールの接触不良を防止することができる。
【００１７】
好ましくは、上記半導体装置の製造方法はさらに、加熱工程の後に、Ｔｉを含有する膜を除去する工程を備える。さらに好ましくは、この除去工程は、Ｔｉを含有する膜をＡｌ配線の側壁に一部を残して除去する。したがって、この側壁に残った膜の一部により、Ａｌ配線の酸化を防止することができる。
【００１８】
本発明による半導体装置は、半導体基板上に形成された絶縁層上に形成されたＡｌ配線と、Ａｌ配線の周囲に形成されたＴｉ及びＡｌの合金からなる被覆膜とを備える。したがって、被覆膜により加熱工程時にＡｌが突き出すのを抑えることができる。
【００１９】
好ましくは、上記半導体装置はさらに、Ａｌ配線の側壁に形成されたＴｉ／ＴｉＮ膜を備える。したがって、Ｔｉ／ＴｉＮ膜により、Ａｌ配線の酸化を防止することができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳しく説明する。図中同一又は相当部分には同一符号を付してその説明を援用する。
【００２１】
図１に示すように、従来と同様に、Ｓｉ基板（図示せず）上に形成されたＳｉＯ２からなる絶縁層１上に、Ｔｉ層２、Ａｌ層３、Ｔｉ／ＴｉＮ層４、及び誘電体反射防止膜５を順次形成し、これらをフォトレジスト法により所定のパターンにエッチングする。図１は、エッチング後の状態を示す。パターン化された、Ｔｉ層２、Ａｌ層３、Ｔｉ／ＴｉＮ層４、及び誘電体反射防止膜５は、図１の紙面に対して垂直方向に延びている。
【００２２】
続いて、図２に示すように、Ｔｉ／ＴｉＮ膜１３をスパッタリング法により形成する。Ｔｉ／ＴｉＮ膜１３は、誘電体反射防止膜５の上面、Ａｌ配線６の側面、絶縁層１の露出面等の全体にわたって形成される。
【００２３】
続いて、４００〜４５０℃、常圧で、７５分間、水素アニールを行う。水素アニールを行うと、Ａｌ層３のＡｌと、Ｔｉ層２、Ｔｉ／ＴｉＮ層４及びＴｉ／ＴｉＮ膜１３のＴｉとが合金化し、図３に示すように、Ａｌ層３の周りにＴｉＡｌ３からなる被覆膜１４が形成される。これにより、Ａｌ層３からなるＡｌ配線６が形成される。すなわち、被覆膜１４は、Ａｌ配線６の上下と、Ａｌ配線６の両側壁とに形成される。
【００２４】
このとき、アニールにより発生した誘電体反射防止膜５の応力がＡｌ配線６の上部に作用し、Ａｌ配線６上の被覆膜１４に沿ってＡｌの粒成長を助長しようとするが、Ａｌ配線６の側壁に形成された被覆膜１４の反作用により打ち消される。そのため、Ａｌの粒成長は助長されず、従来のようなＡｌの突き出しが抑えられる。
【００２５】
続いて、Ｔｉ／ＴｉＮ膜１３を全面的にエッチングし、図４に示すように、不要なＴｉ／ＴｉＮ膜１３を除去する。このとき、誘電体反射防止膜５がＴｉＮ層４上に形成されているので、ＴｉＮ層４はエッチングされず、Ｔｉ／ＴｉＮ膜１３だけが選択的にエッチングされる。また、このエッチングは、図上縦方向に進行し、横方向にほとんど進行しない異方性エッチングであるから、Ａｌ配線６の側壁にはＴｉ／ＴｉＮ膜１３の一部１５がエッチングされずに残る。このＡｌ配線６の側壁に残ったＴｉ／ＴｉＮ膜１３の一部１５により、Ａｌ配線６の酸化を防止することができる。
【００２６】
そして、上記異方性エッチングの後に残ったポリマ等のエッチング残渣を洗い落とす。
【００２７】
以上のように本発明の実施の形態によれば、ＴｉＡｌ３の被覆膜１４がＡｌ配線６の上下だけでなくＡｌ配線６の両側壁にも形成されるため、アニール時にＡｌが突き出すのを抑えることができる。これにより、突き出したＡｌが隣のＡｌ配線に接触して生じる短絡不良を防止することができる。また、ＴｉＡｌ３の被覆膜１４がＡｌ配線６の上面だけでなくＡｌ配線６の側面にも形成されているため、Ａｌ配線６の真上に形成すべきスルーホールが少しずれた場合であっても、ＣＶＤ時のＷＦ６がＡｌ配線６の側壁を浸食して生じるスルーホールの接触不良を防止し、ひいては配線間抵抗が高くなったり、オープン（非導通）状態になったりするのを防止することができる。上記の結果、この半導体装置の製造歩留まり及び信頼性を向上させることができる。
【００２８】
以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態による半導体装置の製造方法において、Ａｌ配線を形成する工程を示す断面図である。
【図２】図１に示した工程に続き、Ｔｉ／ＴｉＮ膜を形成する工程を示す断面図である。
【図３】図２に示した工程に続き、アニールによりＴｉＡｌ３からなる被覆膜を形成する工程を示す断面図である。
【図４】図３に示した工程に続き、不要なＴｉ／ＴｉＮ膜を除去する工程を示す断面図である。
【図５】従来の半導体装置の製造方法において、Ａｌ配線を形成する工程を示す断面図である。
【図６】図５に示した工程に続き、アニールによりＴｉＡｌ３層を形成する工程を示す断面図である。
【図７】図６に示したアニール工程で発生するＡｌの突き出しを示す断面図である。
【図８】図７に示したＡｌの突き出しにより発生する短絡不良を示す断面図である。
【図９】図８中のＩＸ部を拡大した断面図である。
【図１０】図６中のＡｌ配線上に形成したスルーホールの接触不良を示す断面図である。
【符号の説明】
１ 絶縁層
２ Ｔｉ層
３ Ａｌ層
４ Ｔｉ／ＴｉＮ層
５ 誘電体反射防止膜
６ Ａｌ配線
１３ Ｔｉ／ＴｉＮ膜
１４ 被覆膜
【発明の属する技術分野】
本発明は、半導体装置の製造方法及びその半導体装置に関し、さらに詳しくは、主としてＡｌ（アルミニウム）からなる多層配線を備えた半導体装置の製造方法及びその半導体装置に関する。
【０００２】
【従来の技術】
現在、多層配線を備えた半導体装置が提供されている。この配線は一般に、Ａｌ等の金属から形成される。以下、この半導体装置の従来の製造方法を図５及び図６を参照して説明する。
【０００３】
まず、Ｓｉ（シリコン）基板上に形成されたＳｉＯ２（酸化シリコン）からなる絶縁層１の上に、Ｔｉ（チタン）層２、Ａｌ層３、Ｔｉ／ＴｉＮ（チタン及び窒化チタン）層４、及びＳｉＯＮからなる誘電体反射防止膜（Ｄ−ＡＲＣ； ｄｉｅｌｅｃｔｒｉｃａｎｔｉ−ｒｅｆｌｅｃｔｉｖｅ ｃｏａｔｉｎｇ）５を順次形成し、これらをフォトレジスト法により所定のパターンにエッチングする。図５は、エッチング後の状態を示す。パターン化された、Ｔｉ層２、Ａｌ層３、Ｔｉ／ＴｉＮ層４、及び誘電体反射防止膜５は、図５の紙面に対して垂直方向に延びている。Ｔｉ層２の厚さは１０ｎｍ、Ａｌ層３の厚さは５４０ｎｍ、Ｔｉ／Ｎｉ層４の厚さは３２ｎｍ、誘電体反射防止膜５の厚さは３０ｎｍである。
【０００４】
次に、アニールを行うと、Ａｌ層３のＡｌとＴｉ層２及びＴｉ／ＴｉＮ層４のＴｉとが合金化し、図６に示すように、Ａｌ層３の上下にＴｉＡｌ３（チタンとアルミニウムの合金）層７が形成される。これにより、Ａｌ層３からなるＡｌ配線６が形成される。
【０００５】
このようなＡｌ配線６と絶縁層とを繰り返し形成することにより、多層配線を形成している。
【０００６】
【発明が解決しようとする課題】
しかし、上記アニール時に、Ａｌ配線６の側面からＡｌが突き出してくるという問題がある。Ａｌが突き出した状態を図７に示す。図７では、ＴｉＡｌ３層７は薄いために示されていない（後掲の図８及び図９でも同様）。図７に示すように、Ａｌ配線６、ＴｉＮ層４及び誘電体反射防止膜５は図上横方向に延びているが、その端面８ａでエッチングにより切断されている。また、端面８ａより図上右下の部分８ｂは、オーバーエッチングにより形成された部分である。
上述したように、エッチング後のアニールによりＴｉとＡｌが合金化してＡｌ層３の上下にＴｉＡｌ３層７が形成されるが、その後、Ｔｉとの合金化反応に使用されなかったＡｌが端面８ａから突き出し、さらにはオーバーエッチングにより形成された部分８ｂにも流れ込む。この現象は、アニールにより発生した誘電体反射防止膜５の応力がＡｌ配線６の上部に作用し、Ａｌ配線６上のＴｉＡｌ３層７に沿ってＡｌの粒成長（ｇｒａｉｎ ｇｒｏｗｔｈ）を助長するために起こると考えられる。
【０００７】
このようなＡｌの突き出し現象により発生する短絡不良を図８に示す。また、図８中のＩＸ部を拡大したものを図９に示す。図８及び図９に示すように、Ａｌ配線６と隣接して同じ層に別のＡｌ配線９が存在する場合、Ａｌ配線６から突き出したＡｌがその隣のＡｌ配線９に接触すると、Ａｌ配線６とＡｌ配線９とが短絡する。
【０００８】
また、図１０に示すように、Ａｌ配線６は他の層のＡｌ配線１０と導電性スルーホール１１により接続される。導電性スルーホール１１は、Ａｌ配線１０上の絶縁層にエッチングにより貫通孔を形成し、ＷＦ６（フッ化タングステン）を用いたＣＶＤ（気相化学成長）法によりその貫通孔にＷ（タングステン）を埋め込むことにより形成される。しかし、図１０に示すように、Ａｌ配線１０の真上に形成すべき導電性スルーホール１１が少しずれると、ＣＶＤ時のＷＦ６がＡｌ配線１０の側面１０ａに露出したＡｌを浸食する。そのため、Ａｌ配線６とＡｌ配線１０との間の抵抗が高くなり、場合によってはオープン（非導通）状態になることもあった。なお、Ａｌ配線１０の上面にはＴｉＡｌ３層が形成されているため、ＷＦ６がＡｌ配線１０の上面からＡｌを浸食することはない。
【０００９】
以上のような不具合の結果、上記半導体装置の製造歩留まりが低下し、さらには信頼性も低下するという問題があった。
【００１０】
本発明の目的は、歩留まり及び信頼性を向上させることの可能な半導体装置の製造方法及びその半導体装置を提供することである。
【００１１】
本発明のもう１つの目的は、配線の短絡不良を防止することの可能な半導体装置の製造方法及びその半導体装置を提供することである。
【００１２】
本発明のさらにもう１つの目的は、スルーホールの接触不良を防止することの可能な半導体装置の製造方法及びその半導体装置を提供することである。
【００１３】
本発明のさらにもう１つの目的は、Ａｌの突き出しを防止することの可能な半導体装置の製造方法及びその半導体装置を提供することである。
【００１４】
【課題を解決するための手段】
本発明による半導体装置の製造方法は、半導体基板上に形成された絶縁層上に形成されたＡｌ配線を形成する工程と、Ａｌ配線の周囲にＴｉ及びＡｌの合金からなる被覆膜を形成する工程とを備える。
【００１５】
好ましくは、上記半導体装置の製造方法はさらに、絶縁層とＡｌ配線との間にＴｉ層を形成する工程と、Ａｌ配線上にＴｉ／ＴｉＮ層を形成する工程とを備える。好ましくは、上記被覆膜の形成工程は、Ａｌ配線を覆うようにＴｉを含有する膜を形成する工程と、Ａｌ配線及びＴｉを含有する膜を加熱する工程とを含む。したがって、加熱によりＡｌ配線のＡｌとその周囲のＴｉとが合金化し、Ａｌ配線の周囲にＴｉ及びＡｌの合金、好ましくはＴｉＡｌ３からなる被覆膜が形成される。
【００１６】
本発明によれば、被覆膜がＡｌ配線の周囲に形成されるため、加熱工程時にＡｌが突き出すのを抑えることができる。これにより、突き出したＡｌが隣の配線に接触して生じる短絡不良を防止することができる。また、被覆膜がＡｌ配線の上面だけでなくＡｌ配線の側面にも形成されているため、Ａｌ配線の真上に形成すべきスルーホールが少しずれた場合であっても、ＣＶＤ時のＷＦ６がＡｌ配線の側壁を浸食して生じるスルーホールの接触不良を防止することができる。
【００１７】
好ましくは、上記半導体装置の製造方法はさらに、加熱工程の後に、Ｔｉを含有する膜を除去する工程を備える。さらに好ましくは、この除去工程は、Ｔｉを含有する膜をＡｌ配線の側壁に一部を残して除去する。したがって、この側壁に残った膜の一部により、Ａｌ配線の酸化を防止することができる。
【００１８】
本発明による半導体装置は、半導体基板上に形成された絶縁層上に形成されたＡｌ配線と、Ａｌ配線の周囲に形成されたＴｉ及びＡｌの合金からなる被覆膜とを備える。したがって、被覆膜により加熱工程時にＡｌが突き出すのを抑えることができる。
【００１９】
好ましくは、上記半導体装置はさらに、Ａｌ配線の側壁に形成されたＴｉ／ＴｉＮ膜を備える。したがって、Ｔｉ／ＴｉＮ膜により、Ａｌ配線の酸化を防止することができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳しく説明する。図中同一又は相当部分には同一符号を付してその説明を援用する。
【００２１】
図１に示すように、従来と同様に、Ｓｉ基板（図示せず）上に形成されたＳｉＯ２からなる絶縁層１上に、Ｔｉ層２、Ａｌ層３、Ｔｉ／ＴｉＮ層４、及び誘電体反射防止膜５を順次形成し、これらをフォトレジスト法により所定のパターンにエッチングする。図１は、エッチング後の状態を示す。パターン化された、Ｔｉ層２、Ａｌ層３、Ｔｉ／ＴｉＮ層４、及び誘電体反射防止膜５は、図１の紙面に対して垂直方向に延びている。
【００２２】
続いて、図２に示すように、Ｔｉ／ＴｉＮ膜１３をスパッタリング法により形成する。Ｔｉ／ＴｉＮ膜１３は、誘電体反射防止膜５の上面、Ａｌ配線６の側面、絶縁層１の露出面等の全体にわたって形成される。
【００２３】
続いて、４００〜４５０℃、常圧で、７５分間、水素アニールを行う。水素アニールを行うと、Ａｌ層３のＡｌと、Ｔｉ層２、Ｔｉ／ＴｉＮ層４及びＴｉ／ＴｉＮ膜１３のＴｉとが合金化し、図３に示すように、Ａｌ層３の周りにＴｉＡｌ３からなる被覆膜１４が形成される。これにより、Ａｌ層３からなるＡｌ配線６が形成される。すなわち、被覆膜１４は、Ａｌ配線６の上下と、Ａｌ配線６の両側壁とに形成される。
【００２４】
このとき、アニールにより発生した誘電体反射防止膜５の応力がＡｌ配線６の上部に作用し、Ａｌ配線６上の被覆膜１４に沿ってＡｌの粒成長を助長しようとするが、Ａｌ配線６の側壁に形成された被覆膜１４の反作用により打ち消される。そのため、Ａｌの粒成長は助長されず、従来のようなＡｌの突き出しが抑えられる。
【００２５】
続いて、Ｔｉ／ＴｉＮ膜１３を全面的にエッチングし、図４に示すように、不要なＴｉ／ＴｉＮ膜１３を除去する。このとき、誘電体反射防止膜５がＴｉＮ層４上に形成されているので、ＴｉＮ層４はエッチングされず、Ｔｉ／ＴｉＮ膜１３だけが選択的にエッチングされる。また、このエッチングは、図上縦方向に進行し、横方向にほとんど進行しない異方性エッチングであるから、Ａｌ配線６の側壁にはＴｉ／ＴｉＮ膜１３の一部１５がエッチングされずに残る。このＡｌ配線６の側壁に残ったＴｉ／ＴｉＮ膜１３の一部１５により、Ａｌ配線６の酸化を防止することができる。
【００２６】
そして、上記異方性エッチングの後に残ったポリマ等のエッチング残渣を洗い落とす。
【００２７】
以上のように本発明の実施の形態によれば、ＴｉＡｌ３の被覆膜１４がＡｌ配線６の上下だけでなくＡｌ配線６の両側壁にも形成されるため、アニール時にＡｌが突き出すのを抑えることができる。これにより、突き出したＡｌが隣のＡｌ配線に接触して生じる短絡不良を防止することができる。また、ＴｉＡｌ３の被覆膜１４がＡｌ配線６の上面だけでなくＡｌ配線６の側面にも形成されているため、Ａｌ配線６の真上に形成すべきスルーホールが少しずれた場合であっても、ＣＶＤ時のＷＦ６がＡｌ配線６の側壁を浸食して生じるスルーホールの接触不良を防止し、ひいては配線間抵抗が高くなったり、オープン（非導通）状態になったりするのを防止することができる。上記の結果、この半導体装置の製造歩留まり及び信頼性を向上させることができる。
【００２８】
以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態による半導体装置の製造方法において、Ａｌ配線を形成する工程を示す断面図である。
【図２】図１に示した工程に続き、Ｔｉ／ＴｉＮ膜を形成する工程を示す断面図である。
【図３】図２に示した工程に続き、アニールによりＴｉＡｌ３からなる被覆膜を形成する工程を示す断面図である。
【図４】図３に示した工程に続き、不要なＴｉ／ＴｉＮ膜を除去する工程を示す断面図である。
【図５】従来の半導体装置の製造方法において、Ａｌ配線を形成する工程を示す断面図である。
【図６】図５に示した工程に続き、アニールによりＴｉＡｌ３層を形成する工程を示す断面図である。
【図７】図６に示したアニール工程で発生するＡｌの突き出しを示す断面図である。
【図８】図７に示したＡｌの突き出しにより発生する短絡不良を示す断面図である。
【図９】図８中のＩＸ部を拡大した断面図である。
【図１０】図６中のＡｌ配線上に形成したスルーホールの接触不良を示す断面図である。
【符号の説明】
１ 絶縁層
２ Ｔｉ層
３ Ａｌ層
４ Ｔｉ／ＴｉＮ層
５ 誘電体反射防止膜
６ Ａｌ配線
１３ Ｔｉ／ＴｉＮ膜
１４ 被覆膜
Claims (11)
- 半導体基板上に形成された絶縁層上にＡｌ配線を形成する工程と、
前記Ａｌ配線の周囲にＴｉ及びＡｌの合金からなる被覆膜を形成する工程とを備えたことを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法であってさらに、
前記絶縁層と前記Ａｌ配線との間にＴｉ層を形成する工程と、
前記Ａｌ配線上にＴｉ／ＴｉＮ層を形成する工程とを備えることを特徴とする半導体装置の製造方法。 - 請求項１又は請求項２に記載の半導体装置の製造方法であって、
前記被覆膜の形成工程は、
前記Ａｌ配線を覆うようにＴｉを含有する膜を形成する工程と、
前記Ａｌ配線及び前記Ｔｉを含有する膜を加熱する工程とを含むことを特徴とする半導体装置の製造方法。 - 請求項３に記載の半導体装置の製造方法であってさらに、
前記加熱工程の後に、前記Ｔｉを含有する膜を除去する工程を備えたことを特徴とする半導体装置の製造方法。 - 請求項４に記載の半導体装置の製造方法であって、
前記除去工程は、前記Ｔｉを含有する膜を前記Ａｌ配線の側壁に一部を残して除去することを特徴とする半導体装置の製造方法。 - 請求項３〜請求項５のいずれか１項に記載の半導体装置の製造方法であって、
前記Ｔｉを含有する膜はＴｉ及びＴｉＮの合金であることを特徴とする半導体装置の製造方法。 - 請求項１〜請求項６のいずれか１項に記載の半導体装置の製造方法であって、
前記被覆膜はＴｉＡｌ３からなることを特徴とする半導体装置の製造方法。 - 請求項１〜請求項７のいずれか１項に記載の半導体装置の製造方法であってさらに、
前記Ａｌ配線上に反射防止膜を形成する工程を備えたことを特徴とする半導体装置の製造方法。 - 半導体基板上に形成された絶縁層上に形成されたＡｌ配線と、
前記Ａｌ配線の周囲に形成されたＴｉ及びＡｌの合金からなる被覆膜とを備えたことを特徴とする半導体装置。 - 請求項９に記載の半導体装置であってさらに、
前記Ａｌ配線上に形成された反射防止膜を備えたことを特徴とする半導体装置。 - 請求項９又は請求項１０に記載の半導体装置であってさらに、
前記Ａｌ配線の側壁に形成されたＴｉ／ＴｉＮ膜を備えたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002214058A JP3956118B2 (ja) | 2002-07-23 | 2002-07-23 | 半導体装置の製造方法及びその半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002214058A JP3956118B2 (ja) | 2002-07-23 | 2002-07-23 | 半導体装置の製造方法及びその半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004055986A true JP2004055986A (ja) | 2004-02-19 |
| JP3956118B2 JP3956118B2 (ja) | 2007-08-08 |
Family
ID=31936483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002214058A Expired - Fee Related JP3956118B2 (ja) | 2002-07-23 | 2002-07-23 | 半導体装置の製造方法及びその半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3956118B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007049139A (ja) * | 2005-08-10 | 2007-02-22 | Samsung Electronics Co Ltd | 誘電膜上のパッシベーション膜と共に金属−絶縁体−金属キャパシタ（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌｍｉｍｃａｐａｃｉｔｏｒｓ）を形成する方法及びその素子 |
| JP2014096448A (ja) * | 2012-11-08 | 2014-05-22 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
-
2002
- 2002-07-23 JP JP2002214058A patent/JP3956118B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007049139A (ja) * | 2005-08-10 | 2007-02-22 | Samsung Electronics Co Ltd | 誘電膜上のパッシベーション膜と共に金属−絶縁体−金属キャパシタ（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌｍｉｍｃａｐａｃｉｔｏｒｓ）を形成する方法及びその素子 |
| JP2014096448A (ja) * | 2012-11-08 | 2014-05-22 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3956118B2 (ja) | 2007-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050250337A1 (en) | Selective dry etching of tantalum and tantalum nitride | |
| US6087726A (en) | Metal interconnect stack for integrated circuit structure | |
| JP3783488B2 (ja) | 半導体装置の製造方法 | |
| CN111092050B (zh) | 金属互连结构及其制作方法 | |
| US20110034025A1 (en) | Method for Forming Contact Hole Structure | |
| JP3956118B2 (ja) | 半導体装置の製造方法及びその半導体装置 | |
| JP3750231B2 (ja) | 積層配線の形成方法 | |
| US20070000860A1 (en) | Method for fabricating semiconductor device | |
| JP2003124312A (ja) | 半導体装置およびその製造方法 | |
| US6534415B2 (en) | Method of removing polymer residues after tungsten etch back | |
| JP2003031665A (ja) | 半導体装置の製造方法 | |
| JP5659059B2 (ja) | シリコン基板のエッチング方法 | |
| JPH09237768A (ja) | 半導体装置及びその製造方法 | |
| JP4620964B2 (ja) | 金属膜のパターン形成方法 | |
| JP2004039879A (ja) | 半導体装置の製造方法 | |
| JPH05121378A (ja) | 半導体装置の製造方法 | |
| KR0154190B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
| JPH11265934A (ja) | 接続部の形成方法 | |
| JP2004031637A (ja) | 配線構造の形成方法 | |
| JPH0997797A (ja) | 積層配線の形成方法 | |
| JP3353443B2 (ja) | 積層配線のドライエッチング方法 | |
| JP2000277522A (ja) | 半導体装置とその製造方法 | |
| JPH05109714A (ja) | 半導体装置の製造方法 | |
| JP3416714B2 (ja) | 半導体装置の製造方法 | |
| JPH06342850A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20050916 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20070417 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| RD14 | Notification of resignation of power of sub attorney |
Effective date: 20070419 Free format text: JAPANESE INTERMEDIATE CODE: A7434 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070424 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |