KR100622813B1 - 반도체 소자의 부식 방지 방법 - Google Patents
반도체 소자의 부식 방지 방법 Download PDFInfo
- Publication number
- KR100622813B1 KR100622813B1 KR1020040115676A KR20040115676A KR100622813B1 KR 100622813 B1 KR100622813 B1 KR 100622813B1 KR 1020040115676 A KR1020040115676 A KR 1020040115676A KR 20040115676 A KR20040115676 A KR 20040115676A KR 100622813 B1 KR100622813 B1 KR 100622813B1
- Authority
- KR
- South Korea
- Prior art keywords
- flow rate
- power
- pressure
- time
- seconds
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 238000005260 corrosion Methods 0.000 title claims abstract description 28
- 230000007797 corrosion Effects 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 12
- 238000004380 ashing Methods 0.000 claims abstract description 9
- 150000004767 nitrides Chemical class 0.000 claims abstract description 7
- 238000005536 corrosion prevention Methods 0.000 claims description 4
- 230000002265 prevention Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 3
- 238000003672 processing method Methods 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 부식 방지 방법에 관한 것으로, (a) 감광물질 마스크를 이용하여 산화막과 질화막을 오픈하여 제1 식각하는 단계; (b) 상기 마스크로 사용했던 감광물질을 O2와 O3를 플라즈마를 이용하여 애싱하는 단계; (c) 상기 (a) 단계에서 남은 산화막을 제거하기 위해 제2 식각하는 단계; (d) 상기 (c) 단계의 산화막을 완전히 제거한 후 상부 금속막을 제3 식각하는 단계 및 (e) 상기 제3 식각 후 후속 처리 공정을 하는 단계로 이루어짐에 기술적 특징이 있고, 후속 처리 방법을 개선하여 상부 금속의 패드 공식을 방지함으로써 부식을 효과적으로 막을 수 있어 신뢰성과 생산성이 향상되는 효과가 있다.
플라즈마, 애싱, 후속 처리 공정, 부식 방지
Description
도 1a는 종래의 금속 라인을 형성하기 위한 금속 식각 공정에서 발생하는 금속 부식 발생을 방지하기 위한 공정 수순도이다.
도 1b는 종래의 반도체 소자의 제조 공정시 발생하는 부식을 나타내는 도면이다.
도 2a 내지 도 2c는 본 발명의 반도체 소자의 부식 방지 방법을 나타내는 공정 단면도이다.
본 발명은 상부 금속막의 부식을 방지하기 위한 반도체 소자의 부식 방지 방법에 관한 것이다.
통상적으로 반도체 소자의 제조 공정에서는 반도체 소자의 제조가 완성될 때까지 여러 가지의 공정을 수행하게 되며, 이중 특히 회로의 전기적 연결 역할을 수 행하게 되는 금속 라인은 반도체 소자가 고집적화되고, 고속화됨에 따라 다층 구조 및 보다 미세한 선폭으로의 구현이 요구되고 있다.
도 1a는 종래의 금속 라인을 형성하기 위한 금속 식각 공정에서 발생하는 금속 부식 발생을 방지하기 위한 공정 수순도이다. 도 1a를 참조하면, 금속 부식 발생 방지 공정은 금속 식각 공정(S10), 감광물질 스트립 공정(S20), 부식 방지 처리 공정(S30) 및 클리닝 공정(S40)으로 이루어지며, 이때 상기 금속 식각 공정(S10)은 일반적으로 메인 식각액으로 금속 라인 물질로 사용되고 있는 알루미늄(Al)과의 반응성이 좋은 Cl2 가스를 사용하고 있다.
그러나 상기 Cl2 가스의 Cl- 이온은 H2O와 만나면 쉽게 반응하는 성질을 가지고 있어, 식각 공정 후 감광물질 등 챔버내 잔류되어 있던 상기 Cl- 이온이 H2O와 반응하는 경우 하기 [화학식 1]에서 보여지는 바와 같이 금속 부식을 발생시키게 된다.
이때 상기와 같은 금속 부식 발생은 금속 라인에 심각한 손상을 발생시키게 되며, 심한 경우에는 금속 라인이 깨지게(Broken)되는 문제점이 있었으며, 이는 고집적화, 고속화되고 있는 반도체 제품의 수명 및 속도를 급격히 감소시켜 반도체 소자의 신뢰성을 떨어뜨리게 되는 문제점이 있었다.
한편, 상기 금속 라인 형성시 금속 부식을 방지하기 위해 종래 여러 가지 방법들이 제안되어 있는데, 먼저 가장 기본적으로 사용하고 있는 방법으로 금속 식각 후, 선택적 식각을 위해서 사용한 감광물질을 H2O가 포함되어 있는 대기중으로 노출시키기 전에 감광물질을 제거해주는 방법이 있다. 그러나 상기 방법은 실제로 식각 공정을 진행하는 동안 감광물질 안에 금속 부식의 원인이 되는 Cl- 이온이 많이 잔류되어 있기 때문에 감광물질 제거 방지와 금속 부식 발생 문제를 동시에 해결해야 하지만, 기존 방법에서는 감광물질 제거 방지 측면에서의 마진을 강조하고 있어서, 금속 부식 생성 방지에 대해서는 추가로 공정이 필요하게 되는 문제점이 있었다.
도 1b는 종래의 반도체 소자의 제조 공정시 발생하는 부식을 나타내는 도면이다. 도 1b를 참조하면, F 계열의 기체를 이용하여 식각을 하면, 패드 공식(Pitting Corrosion, 孔蝕)(10)이 발생하여 부식이 생기고, 반도체 소자의 신뢰성을 저하시키는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 후속 처리 방법을 개선하여 상부 금속의 패드 공식을 방지하기 위한 반도체 소자의 부식 방지 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 (a) 감광물질 마스크를 이용하여 산화막과 질화막을 오픈하여 제1 식각하는 단계; (b) 상기 마스크로 사용했던 감광물질을 O2와 O3를 플라즈마를 이용하여 애싱하는 단계; (c) 상기 (a) 단계에서 남은 산화막을 제거하기 위해 제2 식각하는 단계; (d) 상기 (c) 단계의 산화막을 완전히 제거한 후 상부 금속막을 제3 식각하는 단계 및 (e) 상기 제3 식각 후 후속 처리 공정을 하는 단계를 포함하여 이루어진 반도체 소자의 부식 방지 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2a 내지 도 2c는 본 발명의 반도체 소자의 부식 방지 방법을 나타내는 공정 단면도이다. 도 2a에 도시된 바와 같이, 본 발명의 반도체 소자에는 소정의 상부 금속막(130), 산화막(110) 및 질화막(120)이 순차적으로 형성되어 있을 수 있다. 도 2a에 도시된 바와 같이, 감광물질 마스크(100)를 이용하여 산화막(Oxide)(110)과 질화막(Nitride)(120)을 오픈한다.
이때 산화막(110)을 소정 분량 남길 수 있는 공정 조건은 표 1에 나타나 있고, 압력은 150mT, 전력은 1100W, CF4의 유량은 70sccm, CHF3의 유량은 30sccm이다.
상기 표 1에 나타난 바와 같이, 일단 질화막(120)을 오픈하고 산화막(110)은 약간 남도록 제1 식각을 실시한 후, 마스크로 사용했던 감광물질을 다음과 같은 조건으로 애싱(Ashing)한다. 상기 애싱은 O2와 O3를 이용한다.
| 압력(Torr) | 전력(W) | 유량(sccm) | 시간(초) | 온도(℃) | |
| 1단계 | 1 | 1700 | 2000 O2 | 15 | 250 |
| 2단계 | 1 | 1700 | 2000 O2 | 30 | 250 |
| 3단계 | 1 | 1700 | 2000 O2 | 30 | 250 |
| 4단계 | 2 | 0 | 2000 O3 | 20 | 250 |
| 5단계 | 2 | 2000 | 2000 O3 | 30 | 250 |
| 6단계 | 0.5 | 2500 | 2000 O3 | 30 | 250 |
표 2에서 알 수 있듯이 1단계에서는 O2 플라즈마 형성을 위한 공정 조건은 1Torr의 압력, 1700W의 전력, 2000scm의 O2 유량, 15초의 시간 및 250℃ 온도로 사용하고, 2단계의 O2 가스를 흘려주는 공정 조건은 1Torr의 압력, 1700W의 전력, 2000scm의 O2 유량, 30초의 시간 및 250도의 온도로 사용한다.
또한, 3단계의 O2 가스를 흘려주는 공정 조건은 1Torr의 압력, 1700W의 전력, 2000scm의 O2 유량, 30초의 시간 및 250도의 온도로 사용하고, 4단계의 O3 가스 를 흘려주는 공정 조건은 2Torr의 압력, 0W의 전력, 2000scm의 O3 유량, 20초의 시간 및 250도의 온도로 사용한다.
5단계의 O3 가스를 흘려주는 공정 조건은 2Torr의 압력, 2000W의 전력, 2000scm의 O3 유량, 30초의 시간 및 250도의 온도로 사용하고, 6단계의 O3 가스를 흘려주는 공정 조건은 0.5Torr의 압력, 2500W의 전력, 2000scm의 O3 유량, 30초의 시간 및 250도의 온도로 사용한다.
상기 애싱 조건을 살펴보면, 첫째 1~3단계의 압력은 동일하게 사용하고, 둘째 4~5단계는 높은 압력인 O3를 사용하되, 4단계는 반드시 전원을 끄고 진행해야 하며, 6단계는 낮은 압력을 사용하고 높은 전원을 사용해야 한다. 본 발명에서 중요한 것은 O2 플라즈마를 사용한 후, O3 플라즈마를 최종적으로 사용한다.
이후, 약간 남은 산화막(110)을 제거하기 위해 제2 식각한다. 상기 제2 식각은 공정시간의 30%를 사용하여 150mT의 압력, 1100W의 전력, 70sccm의 CF4 유량, 30sccm의 CHF3 유량으로 한다. 이후, 상기 산화막(110)을 완전히 제거한 후 상부 금속막(130)을 제3 식각한다. 상기 제3 식각은 공정시간의 70%를 사용하여 10mT의 압력, 1200W의 소스 전력, 60W의 바이어스 전력, 80sccm의 Cl2 유량, 10sccm의 CHF3 유량으로 한다.
이후, 후속 처리 공정을 한다. 상기 후속 처리 공정 조건은 표 3과 같다.
| 압력(Torr) | 전력(W) | 유량(sccm) | 시간(초) | 온도(℃) | |
| 1단계 | 0.5 | 0 | 250(CF4) 500(H2O) | 15 | 300 |
| 2단계 | 0.5 | 500 | 350(CF4) 500(H2O) | 25 | 300 |
| 3단계 | 1 | 1200 | 3500(O2) | 50 | 0 |
| 4단계 | 2 | 0 | 2000(O3) | 20 | 250 |
| 5단계 | 2 | 2000 | 2000(O3) | 30 | 250 |
| 6단계 | 0.5 | 2500 | 2000(O3) | 30 | 250 |
표 3에서 알 수 있듯이 1단계의 후속처리 공정 조건은 0.5Torr의 압력, 0W의 전력, 250scm의 CF4 유량, 500scm의 H2O 유량, 15초의 시간 및 300℃ 온도로 사용하고, 2단계의 후속처리 공정 조건은 0.5Torr의 압력, 500W의 전력, 350scm의 CF4 유량, 500scm의 H2O 유량, 25초의 시간 및 300℃ 온도로 사용한다.
3단계의 후속처리 공정 조건은 1Torr의 압력, 1200W의 전력, 3500scm의 O2 유량, 50초의 시간 및 0도의 온도로 사용하고, 4단계의 후속처리 공정 조건은 2Torr의 압력, 0W의 전력, 2000scm의 O3 유량, 20초의 시간 및 250도의 온도로 사용한다.
5단계의 후속처리 공정 조건은 2Torr의 압력, 2000W의 전력, 2000scm의 O3 유량, 30초의 시간 및 250도의 온도로 사용하고, 6단계의 후속처리 공정 조건은 0.5Torr의 압력, 2500W의 전력, 2000scm의 O3 유량, 30초의 시간 및 250도의 온도로 사용한다.
상기와 같은 일련의 공정을 거치면 부식을 방지할 수 있다. 특히, 본원발명은 개선된 후속처리 공정에 의해서 상부 금속의 패드의 부식을 효과적으로 개선할 수 있는 효과가 있다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 반도체 소자의 부식 방지 방법은 후속 처리 방법을 개선하여 상부 금속의 패드 부식을 방지함으로써 부식을 효과적으로 막을 수 있어 신뢰성과 생산성이 향상되는 효과가 있다.
Claims (8)
- 소정의 상부 금속막, 산화막 및 질화막이 순차적으로 형성된 반도체 소자의 부식 방지 방법에 있어서,(a) 감광물질 마스크를 이용하여 상기 금속막 상측의 상기 질화막과 산화막을 순차적으로 식각하되, 상기 산화막을 소정 분량 남기면서 식각하는 제1 식각단계;(b) 상기 마스크로 사용했던 감광물질을 O2와 O3를 플라즈마를 이용하여 애싱하는 단계;(c) 상기 (a) 단계에서 상기 제1 식각시 남은 산화막을 제거하기 위해 제2 식각하는 단계;(d) 상기 (c) 단계의 산화막을 완전히 제거한 후 상기 상부 금속막을 제3 식각하는 단계; 및(e) 상기 제3 식각 후 후속 처리 공정을 하는 단계;를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 부식 방지 방법.
- 삭제
- 제1 항에 있어서,상기 산화막을 소정 분량 남기는 공정 조건은 압력은 150mT, 전력은 1100W, CF4의 유량은 70sccm, CHF3의 유량은 30sccm인 것을 특징으로 하는 반도체 소자의 부식 방지 방법.
- 제 1항에 있어서,상기 (b) 단계의 애싱 조건은,1Torr의 압력, 1700W의 전력, 2000scm의 O2 유량, 15초의 시간 및 250℃ 온도를 사용하는 1단계;1Torr의 압력, 1700W의 전력, 2000scm의 O2 유량, 30초의 시간 및 250℃의 온도를 사용하는 2단계;1Torr의 압력, 1700W의 전력, 2000scm의 O2 유량, 30초의 시간 및 250℃의 온도를 사용하는 3단계;2Torr의 압력, 0W의 전력, 2000scm의 O3 유량, 20초의 시간 및 250℃의 온도를 사용하는 4단계;2Torr의 압력, 2000W의 전력, 2000scm의 O3 유량, 30초의 시간 및 250℃의 온도를 사용하는 5단계; 및0.5Torr의 압력, 2500W의 전력, 2000scm의 O3 유량, 30초의 시간 및 250℃의 온도를 사용하는 6단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 부식 방지 방법.
- 제 1항에 있어서,상기 (b) 단계의 애싱은 O2 플라즈마 사용 후 O3 플라즈마를 사용하는 것을 특징으로 하는 반도체 소자의 부식 방지 방법.
- 제 1항에 있어서,상기 제2 식각은 공정시간의 30%를 사용하여 150mT의 압력, 1100W의 전력, 70sccm의 CF4 유량, 30sccm의 CHF3 유량으로 하는 것을 특징으로 하는 반도체 소자의 부식 방지 방법.
- 제 1항에 있어서,상기 제3 식각은 공정시간의 70%를 사용하여 10mT의 압력, 1200W의 소스 전력, 60W의 바이어스 전력, 80sccm의 Cl2 유량, 10sccm의 CHF3 유량으로 하는 것을 특징으로 하는 반도체 소자의 부식 방지 방법.
- 제 1항에 있어서,상기 (e) 단계의 후속 처리 공정 조건은,0.5Torr의 압력, 0W의 전력, 250scm의 CF4 유량, 500scm의 H2O 유량, 15초의 시간 및 300℃ 온도를 사용하는 1단계;0.5Torr의 압력, 500W의 전력, 350scm의 CF4 유량, 500scm의 H2O 유량, 25초의 시간 및 300℃ 온도를 사용하는 2단계;1Torr의 압력, 1200W의 전력, 3500scm의 O2 유량, 50초의 시간 및 0도의 온도를 사용하는 3단계;2Torr의 압력, 0W의 전력, 2000scm의 O3 유량, 20초의 시간 및 250도의 온도를 사용하는 4단계;2Torr의 압력, 2000W의 전력, 2000scm의 O3 유량, 30초의 시간 및 250도의 온도를 사용하는 5단계; 및0.5Torr의 압력, 2500W의 전력, 2000scm의 O3 유량, 30초의 시간 및 250도의 온도를 사용하는 6단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 부식 방지 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040115676A KR100622813B1 (ko) | 2004-12-29 | 2004-12-29 | 반도체 소자의 부식 방지 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040115676A KR100622813B1 (ko) | 2004-12-29 | 2004-12-29 | 반도체 소자의 부식 방지 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060077035A KR20060077035A (ko) | 2006-07-05 |
| KR100622813B1 true KR100622813B1 (ko) | 2006-09-18 |
Family
ID=37169158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040115676A KR100622813B1 (ko) | 2004-12-29 | 2004-12-29 | 반도체 소자의 부식 방지 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100622813B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08306668A (ja) * | 1995-05-09 | 1996-11-22 | Sony Corp | アッシング方法 |
-
2004
- 2004-12-29 KR KR1020040115676A patent/KR100622813B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08306668A (ja) * | 1995-05-09 | 1996-11-22 | Sony Corp | アッシング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060077035A (ko) | 2006-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3066593B2 (ja) | エッチング方法 | |
| US6551913B1 (en) | Method for fabricating a gate electrode of a semiconductor device | |
| JP2007019367A (ja) | 半導体装置の製造方法 | |
| KR100450564B1 (ko) | 반도체 소자의 금속 배선 후처리 방법 | |
| KR100607777B1 (ko) | 반도체 소자의 제조 방법 | |
| US5925501A (en) | Dark CF4 flash | |
| US6939795B2 (en) | Selective dry etching of tantalum and tantalum nitride | |
| US20030036284A1 (en) | Method for removing the photoresist layer of ion-implanting process | |
| TW556056B (en) | Method of removing photo-resist and polymer residue | |
| KR100622813B1 (ko) | 반도체 소자의 부식 방지 방법 | |
| US20070123049A1 (en) | Semiconductor process and method for removing condensed gaseous etchant residues on wafer | |
| KR19990073861A (ko) | 반도체 소자의 제조 방법 | |
| US6743715B1 (en) | Dry clean process to improve device gate oxide integrity (GOI) and reliability | |
| KR100724185B1 (ko) | 반도체 장치의 세정 방법 | |
| US6576563B2 (en) | Method of manufacturing a semiconductor device employing a fluorine-based etch substantially free of hydrogen | |
| KR100298441B1 (ko) | 듀얼게이트산화막의형성방법 | |
| JP3445141B2 (ja) | アルミニウム合金配線の形成方法 | |
| KR19990055775A (ko) | 트랜치를 이용한 반도체 소자의 소자분리 방법 | |
| KR20050000970A (ko) | 반도체 소자의 제조방법 | |
| US20030196681A1 (en) | Eliminating residual polymer in the cleaning process of post pad etching | |
| KR100701388B1 (ko) | 반도체 소자의 금속 배선 후처리 방법 | |
| KR100632644B1 (ko) | 반도체 소자의 폴리실리콘층 식각방법 | |
| KR20080084280A (ko) | 반도체 소자의 게이트 형성 방법 | |
| KR100807497B1 (ko) | 반도체 소자의 스페이서 제조 방법 | |
| KR100186508B1 (ko) | 폴리머 제거 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |