KR100724185B1

KR100724185B1 - 반도체 장치의 세정 방법

Info

Publication number: KR100724185B1
Application number: KR1020050132885A
Authority: KR
Inventors: 윤준구
Original assignee: 동부일렉트로닉스 주식회사
Priority date: 2005-12-29
Filing date: 2005-12-29
Publication date: 2007-05-31

Abstract

본 발명은 반도체 장치의 세정 방법에 관한 것으로, 애싱 공정, 피라나 공정, SC1 공정으로 이루어진 포스트 IMP 세정공정을 개시하고, 포스트 IMP 세정공정에서 피라나 공정과 SC1 공정 사이에 기설정 진행시간의 HF 세정공정을 강제 삽입하여 잔여물을 외부로 드러나게 하며, SC1 공정에 의해 잔여물을 제거하고, 포스트 IMP 세정공정을 종료하고 반도체 장치의 스퍼터링 공정을 수행하는 것을 특징으로 한다. 본 발명에 의하면, 포스트 IMP 세정공정에서의 피라나 공정과 SC1 공정 사이에 70초 동안 진행되는 HF 세정공정을 삽입하여 HF 세정공정을 거치면서 드러나는 PR 잔여물을 SC1 공정에서 제거함으로써, 반도체 스퍼터링 공정에 영향을 끼치지 않으면서 포스트 IMP 공정에서 발생되는 잔여물을 효과적으로 제거할 수 있다.

포스트 IMP, 피라나, SC1, 스퍼터링

Description

반도체 장치의 세정 방법{METHOD FOR CLEANING WAFER IN SEMICONDUCTOR DEVICE}

도 1a 및 도 1b는 전형적인 반도체 장치의 실리사이드 스퍼터링 공정을 나타낸 단면도,

도 2는 종래의 포스트 IMP 세정공정이 적용되는 반도체 장치의 세정 과정을 나타낸 도면,

도 3은 본 발명에 따른 포스트 IMP 세정공정이 적용되는 반도체 장치의 세정 과정을 나타낸 도면.

본 발명은 반도체 장치의 세정 방법에 관한 것으로, 특히 후속되는 반도체 스퍼터링 공정에 영향을 끼치지 않으면서 IMP 도핑된 PR(Photoresist) 잔여물을 제거하는데 적합한 반도체 장치의 세정 방법에 관한 것이다.

반도체 장치의 집적도가 증가함에 따라 접합 영역 깊이(junction depth)의 감소와 게이트 선폭의 감소에 따라 면저항이 증가한다. 이와 같이 금속배선의 면저항이 증가하면 집적회로 내에서 신호 전송 시간이 지연되는 결과를 초래하게 된 다.

따라서 이와 같은 면저항 문제점을 개선시키기 위한 방법으로, 접합 영역과 게이트 전극 부분에 RTP(Rapid Thermal Process) 처리를 함으로써 낮은 저항의 코발트 실리사이드(CoSi₂)나 티타늄 실리사이드(TiSi₂)를 형성시키는 실리사이드 기술의 적용 필요성이 증가하고 있다.

도 1a 및 도 1b는 전형적인 반도체 장치의 실리사이드 스퍼터링 공정을 나타낸 도면이다.

먼저, 도 1a를 참조하면, 격리산화막(70), 폴리실리콘 게이트(30) 및 스페이서 산화막(40)을 형성시킨 실리콘 기판(10) 상에 티타늄(50) 막 및 코발트(60) 막을 각각 400℃ 이하의 온도, 20mTorr 이하의 압력에서 스퍼터링하여 증착시킨다.

이후 도 1b에서는 650∼700℃ 온도범위에서 약 10∼20초 동안 질소 가스 분위기에서 1차 RTP 열처리를 한다. 그 결과, 격리산화막(70)과 스페이서 산화막(40)의 윗부분에서는 Co-Ti층(72)이 형성되며, 폴리실리콘 게이트(30)와 접합 영역(20) 부분에서는 코발트가 하부로 이동하여 코발트 실리사이드막(52)이 형성되고 미반응 코발트는 티타늄과 반응하여 Co-Ti-Si층(62)을 형성하게 된다.

한편, 상술한 바와 같은 스퍼터링 공정을 수행하기에 앞서, 웨이퍼에 잔류하는 파티클(particle)을 제거하는 공정을 수행하는데, 파티클 제거시 소정의 세정용액, 예를 들면 과산화수소(H₂O₂), 암모니아(NH₄OH), 탈이온수(DIW), HF 등을 사용하여 웨이퍼의 전/후면에 남아있는 슬러리(slurry) 잔류물이나 파티클을 세정 (cleaning)한다.

특히, 과산화수소, 암모니아, 탈이온수가 일정 비율로 혼합된 상태의 세정용액을, 일명 SC1(Standard Clean 1)이라 칭하는데, 반도체 세정장비의 세정모듈, 예를 들면 「Megasonic Module」은 이러한 SC1 세정용액을 적정 비율 조건으로 만들어준 상태에서 웨이퍼의 세정을 수행하는 곳이다. 일반적으로 SC1의 혼합비율은 「H₂O₂ : NH₄OH : DIW = 1 : 1 : 12」의 비율이 사용되는데, 이는 세정장비의 메인 컨트롤러에서 사전 세팅될 수 있다.

이와 같은 SC1 세정용액이 적용되는 세정공정을 HF 공정과 함께 포스트 IMP(post Ionized Metal Plasma)라 부른다.

즉, 도 2의 흐름도에 나타난 바와 같이, 스퍼터링 공정을 수행하기 전에 통상 포스트 IMP 세정 공정과 HF 세정 공정을 각각 거치게 되는데, 포스트 IMP 세정공정은 애싱(ashing)공정→피라나(piranha)공정→SC1공정으로 세분화되어 구성되며, HF 세정공정은 잉여(剩餘) 자연산화막을 제거하기 위한 공정으로서 스퍼터링을 진행하기에 앞서 상기 포스트 IMP 세정공정 진행 후에 수행된다. 여기서, HF 세정공정은 일반적으로 200초(sec) 동안 수행된다.

이때, 셀 내부에 있던 잔여물(residue), 즉 찌꺼기들이 드러나게 되는데, 성분 분석 결과 이 찌꺼기들은 포스트 IMP 패턴이 IPM에 맞아 경화된 것으로 밝혀진 바 있다.

이러한 잔여물들은 통상 HF 공정을 거치기 전에 드러나지 않다가 200초 동안 과도하게 진행되는 HF 공정을 거치면서 나타난다. 비록 이러한 잔여물들이 SC1 용액으로 제거될 수는 있지만, 포스트 IMP 공정에서 이미 수행된 바 있는 복잡한 SC1 세정공정을 다시 수행해야만 하는 번거로움이 있으며, 또한 스퍼터링 바로 앞 단계에서 SC1 용액을 사용한다면 DC 값이 틀어지기 때문에 실적용에는 사실상 무리가 따를 수밖에 없다는 것이 작금의 현실이다.

본 발명은 상술한 점을 감안한 것으로, 포스트 IMP 세정공정에 HF 세정공정을 추가하여 과도한 HF 세정공정에서 드러나는 잔여물이 다시 SC1 용액에 의해 제거될 수 있게 포스트 IMP 세정공정의 공정순서를 강제 변경함으로써, DC 데이터 시프트 없이 스퍼터링 전 HF 세정공정에서 발생하는 잔여물을 효과적으로 제거할 수 있는 반도체 장치의 세정 방법을 제공하는데 그 목적이 있다.

본 발명의 다른 목적은, HF 세정공정을 SC1 공정 전에 수행하도록 변경하되, HF 세정공정에서 발생된 잔여물을 제거하는데 무리가 없는 범위 내에서 HF 세정공정 시간을 변경함으로써, DC 데이터 시프트 없이 스퍼터링 전 HF 세정공정에서 발생하는 잔여물을 효과적으로 제거할 수 있는 반도체 장치의 세정 방법을 제공하는데 있다.

이러한 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따르면, 반도체 장치의 스퍼터링 전 HF 세정공정에서 발생하는 잔여물을 제거하기 위한 세정 방법으로서, 애싱 공정, 피라나 공정, SC1 공정으로 이루어진 포스트 IMP 세정공정을 개시하는 단계와, 상기 포스트 IMP 세정공정에서 상기 피라나 공정과 SC1 공정 사이에, 상기 반도체 장치의 웨이퍼 에지에서의 잔여물 발생을 억제하면서 잉여 자연산화막을 제거하기 위한 진행시간으로 HF 세정공정을 강제 삽입하여 잔여물을 외부로 드러나게 하는 단계와, 상기 SC1 공정에 의해 상기 잔여물을 제거하는 단계와, 상기 포스트 IMP 세정공정을 종료하고 상기 반도체 장치의 스퍼터링 공정을 수행하는 단계를 포함하는 반도체 장치의 세정 방법을 제공한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.

설명에 앞서, 본 발명은, HF 세정공정에서 드러나는 잔여물(찌꺼기)은 SC1 용액에 의해 쉽게 제거가 가능하다는 점에 착안하고, 스퍼터링 전에 SC1 용액을 사용할 경우 산화막이 얇게 형성되어 스퍼터링에 악영향을 끼친다는 점을 감안한 것으로, 포스트 IMP 세정공정의 피라나 공정과 SC1 공정 사이에 기설정 진행시간의 HF 공정을 강제 삽입하여 HF 용액에 의해 잔여물이 겉으로 드러나게 한 후, 후속되는 SC1 공정에서 이 잔여물을 제거한 다음 스퍼터링 공정을 수행한다는 것이 본 발명의 핵심 기술 요지이다.

도 3은 본 발명에 따라 반도체 장치의 스퍼터링 전 HF 세정공정에서 발생하는 잔여물을 제거하기 위한 세정 과정을 나타낸 흐름도이다.

도 3에 도시한 바와 같이, 본 실시예는 애싱 공정, 피라나 공정, SC1 공정으로 이루어진 포스트 IMP 세정공정을 개시함에 있어서, 상기 포스트 IMP 세정공정에서 피라나 공정과 SC1 공정 사이에 기설정 진행시간의 HF 세정공정을 강제 삽입하여 잔여물을 외부로 드러나게 하는 것을 특징으로 한다.

즉, IMP 도핑된 PR(Photoresist) 잔여물은 일반 PR에 비해 세정공정에서 잘 제거되지 않는 특성이 있으며, 이는 HF 공정을 거치면서 표면에 드러나게 되어, 종국에는 살리사이드(salicide) 형성을 방해하여 직접적인 수율 감소의 원인이 된다.

이러한 잔여물은 SC1 세정으로 효과적으로 제거할 수 있는데, 스퍼터링 전에 SC1 용액을 사용할 수는 없기 때문에(산화물이 얇게 형성되어 스퍼터링에 악영향을 끼치기 때문에), 본 실시예에서는 포스트 세정공정의 마지막 단계에서 피라나 공정과 SC1 공정 사이에 기설정 진행시간의 HF 세정공정을 삽입하여 PR 잔여물을 겉으로 드러나게 한 후 후속되는 SC1 공정에서 제거시키도록 구현한 것이다.

일단 한 번 제거된 PR 잔여물은 다시 생성되지 않으며, 이러한 상태로 포스트 IMP 세정공정을 종료하고 PR 잔여물이 존재하지 않은 상태에서 반도체 장치의 스퍼터링 공정을 수행하게 된다.

한편, 상기 HF 세정공정시의 기설정 진행시간은, 웨이퍼 표면에 잔존하는 잔여물을 억제하는데 무리가 없는 최소한의 시간범위, 예컨대 70초(sec)로 설정한다. 스프리트(split) 테스트 결과, 최소 70초로 HF 세정공정을 실시한 경우에는, 종래 200초로 HF 세정공정을 실시했을 때 웨이퍼 에지(edge)쪽에서 발생하던 잔여물이 더 이상 발생되지 않았음을 확인할 수 있었다. 70초보다 짧게 HF 세정공정을 실시한 경우에는 HF 세정공정의 본연의 목적인 잉여 자연산화막을 충분히 제거할 수 없었으며, 70초 이상, 예를 들어 80초 동안 HF 세정공정을 실시한 경우에는 IMP 경화에 의해 여전히 잔여물이 발생되었음을 확인하였다.

이러한 HF 세정공정시에 H₂O : HF의 비율은, 바람직하게는 50 : 1 내지 100 : 1이다.

또한, 상기 피라나 공정시에 H₂SO₄ : H₂O₂의 비율은, 바람직하게는 100 내지 130℃의 온도하에서 2 : 1 내지 50 : 1인 것을 특징으로 한다.

또한, 상기 SC1 공정시에 H₂O₂ : NH₄OH : DIW의 바람직한 비율은, 1 : 1 : 12인 것을 특징으로 한다.

본 발명에 의하면, 포스트 IMP 세정공정에서의 피라나 공정과 SC1 공정 사이에 기설정 진행시간의 HF 공정을 삽입하여 HF 공정을 거치면서 드러나는 PR 잔여물을 SC1 공정에서 제거함으로써, 반도체 스퍼터링 공정에 영향을 끼치지 않으면서 포스트 IMP 공정에서 발생되는 잔여물을 효과적으로 제거할 수 있다.

이상, 본 발명의 실시예에 대해 상세히 기술하였으나 본 발명은 이러한 실시예에 국한되는 것은 아니며, 후술하는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자로부터 여러 가지 변형이 가능함은 물론이다.

Claims

삭제
반도체 장치의 스퍼터링 전 HF 세정공정에서 발생하는 잔여물을 제거하기 위한 세정 방법으로서,

애싱 공정, 피라나 공정, SC1 공정으로 이루어진 포스트 IMP 세정공정을 개시하는 단계와,

상기 포스트 IMP 세정공정에서 상기 피라나 공정과 SC1 공정 사이에, 상기 반도체 장치의 웨이퍼 에지에서의 잔여물 발생을 억제하면서 잉여 자연산화막을 제거하기 위한 진행시간으로 HF 세정공정을 강제 삽입하여 잔여물을 외부로 드러나게 하는 단계와,

상기 SC1 공정에 의해 상기 잔여물을 제거하는 단계와,

상기 포스트 IMP 세정공정을 종료하고 상기 반도체 장치의 스퍼터링 공정을 수행하는 단계

를 포함하는 반도체 장치의 세정 방법.
제 2 항에 있어서,

상기 진행시간은, 70초인 것을 특징으로 하는 반도체 장치의 세정 방법.
제 2 항에 있어서,

상기 HF 세정공정시에 H₂O : HF의 비율은 50 : 1 내지 100 : 1인 것을 특징으로 하는 반도체 장치의 세정 방법.
제 2 항에 있어서,

상기 피라나 공정시에 H₂SO₄ : H₂O₂의 비율은 2 : 1 내지 50 : 1인 것을 특징으로 하는 반도체 장치의 세정 방법.
제 5 항에 있어서,

상기 피라나 공정시에 H₂SO₄ : H₂O₂의 온도는 100 내지 130℃인 것을 특징으로 하는 반도체 장치의 세정 방법.
제 2 항에 있어서,

상기 SC1 공정시에 H₂O₂ : NH₄OH : DIW의 비율은 1 : 1 : 12인 것을 특징으로 하는 반도체 장치의 세정 방법.