KR101004803B1 - 반도체 소자의 오믹 콘택형성 방법 - Google Patents
반도체 소자의 오믹 콘택형성 방법 Download PDFInfo
- Publication number
- KR101004803B1 KR101004803B1 KR1020030048865A KR20030048865A KR101004803B1 KR 101004803 B1 KR101004803 B1 KR 101004803B1 KR 1020030048865 A KR1020030048865 A KR 1020030048865A KR 20030048865 A KR20030048865 A KR 20030048865A KR 101004803 B1 KR101004803 B1 KR 101004803B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- semiconductor device
- gate
- ohmic contact
- heat treatment
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000010438 heat treatment Methods 0.000 claims abstract description 26
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 18
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- 229910021645 metal ion Inorganic materials 0.000 claims abstract description 15
- 150000002500 ions Chemical class 0.000 claims description 9
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- -1 tungsten ions Chemical class 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 229910008484 TiSi Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 오믹 콘택형성 방법에 관한 것으로서, 더욱 자세하게는 게이트 사이드 월을 가지는 게이트 영역, 소스 영역 및 드레인 영역이 형성된 반도체 소자에 있어서, 게이트, 소스, 드레인 영역에 대하여 금속 이온을 주입하고 열처리를 하여 금속실리사이드를 형성함으로써 오믹콘택을 안정적으로 형성하도록 하는 것을 특징으로 하는 반도체 소자의 오믹 콘택 형성방법에 관한 것이다.
본 발명에 따르면, 반도체 소자의 오믹 콘택 형성시 금속 이온에 대한 식각을 실시하지 않고 열처리 공정 또한 한 차례만 실시하도록 함으로써, 공정 단순화에 따른 비용과 시간 절감의 효과가 있으며, 액티브 영역 및 게이트 사이트월의 손실을 줄일 수 있는 효과가 있다.
오믹 콘택, 게이트 사이드 월, 금속실리사이드, 게이트, 소스, 드레인
Description
도 1은 종래 기술에 의한 반도체 소자의 오믹 콘택 형성방법을 설명하기 위한 것이다.
도 2a 내지 도 2d는 본 발명에 의한 일 실시예에 따른 반도체 소자의 오믹 콘택형성 방법을 도시한 것이다.
<도면의 주요부분에 대한 부호의 설명>
101 : 기판 102 : STI 영역
103 : 게이트 영역 104 : 소스 영역
105 : 드레인 영역 106 : 게이트 사이드월
201 : 기판 202 : STI 영역
203 : 게이트 영역 204 : 소스 영역
205 : 드레인 영역 206 : 게이트 사이드월
207 : Ti실리사이드
본 발명은 반도체 소자의 오믹 콘택형성 방법에 관한 것으로서, 더욱 자세하게는 게이트 사이드 월을 가지는 게이트 영역, 소스 영역 및 드레인 영역이 형성된 반도체 소자에 있어서, 게이트, 소스, 드레인 영역에 대하여 선택적으로 금속 이온을 주입하고 열처리를 하여 금속실리사이드를 형성함으로써 오믹콘택을 안정적으로 형성하도록 하는 것을 특징으로 하는 반도체 소자의 오믹 콘택 형성방법에 관한 것이다.
종래 게이트, 소스 및 드레인 영역에 대하여 금속 실리사이드를 적용하여 오믹 콘택(Ohimic Contact)을 형성하기 위해서는, 식각에 의해 당해 액티브 영역을 개방하고, 전체 영역에 대하여 Ti 등의 금속을 증착한 후 제 1 열처리 공정을 실시한다. 그리고, 상기의 제 1 열처리 공정을 실시한 후에는 게이트 사이드월(sidewall) 상에 있는 상기 Ti 등의 금속 성분을 제거하기 위한 식각공정을 실시한 후, 제 2 열처리 공정을 실시하여 금속실리사이드(예를 들어, TiSi2)를 형성함으로써 오믹 콘택을 형성하도록 하는 방법이 적용되어 왔다.
이하, 첨부한 도면을 참고로 이러한 종래기술에 의한 반도체 소자의 오믹 콘택 형성방법의 문제점을 더욱 상세히 설명하기로 한다.
도 1은 기판 상에 게이트 사이드월(106)이 형성된 게이트 영역(103)과 소스 영역(104) 및 드레인 영역(106)으로 구성되어 있는 반도체 소자를 도시한 것이다. 여기서 액티브 영역은 STI(Shallow trench isolation)영역(102)에 의하여 격리되어 있다.
종래 금속증착 방법에 의한 금속 실리사이드 형성방법은 먼저, 게이트 영역(103), 소스 영역(104) 및 드레인 영역(106)에 대하여 금속 증착을 하기 위해 HLD(미도시)를 전면에 걸쳐 증착한 후 블랭킷 식각(Blanket Etching)공정을 실시하여 액티브 영역을 개방한다. 이후, 개방된 액티브 영역 전체에 대하여 Ti 증착을 실시하며, 1차적으로 약 730℃의 온도조건 하에서 제 1 열처리 공정을 실시한다.
다음으로, 상기의 제 1 열처리 공정을 실시한 후에는 상기의 게이트 사이드월(106) 상에 존재하는 Ti 성분을 제거하기 위하여 게이트 사이드월(106)에 대하여 식각공정을 실시한다. 이후, 게이트 사이드월(106)의 Ti를 제거한 결과물에 대하여 약 850℃의 온도 조건하에서 제 2 열처리 공정을 실시하여 게이트영역(103), 소스영역(104) 및 드레인 영역(105)에 Ti 실리사이드(TiSi2)를 형성한다.
상기에서 설명한 바와 같이, 종래 기술에 따른 금속 실리사이드형성에 의한 오믹콘택 형성방법은 상기의 Ti을 증착하기에 앞서 HLD를 증착하고 이를 식각하는 공정이 필요하며, Ti 증착 후의 열처리 공정을 두차례에 걸쳐 실시함과 아울러 게이트 사이드월 상에 존재하는 Ti 성분을 제거하기 위한 추가적인 식각공정이 필요하여 공정이 복잡하고 그에 따른 비용과 시간이 낭비되는 문제점이 있었다. 특히, 상기 게이트 사이드월 상의 Ti 성분 제거를 위한 식각공정의 결과 액티브 영역의 손상을 가져올 우려가 있을 뿐만 아니라, 상기 게이트 사이드월의 손상을 유발하여 게이트와 소스/드레인 간의 단락이 발생할 우려가 높은 문제점이 있었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 반도체 소자의 오믹 콘택 형성시 금속 이온에 대한 식각을 실시하지 않고 열처리 공정 또한 한 차례만 실시하도록 함으로써, 공정 단순화에 따른 비용과 시간을 절감할 수 있음과 아울러 액티브 영역 및 게이트 사이드월의 손실을 줄여 반도체 소자의 성능을 안정화 시킬 수 있는 반도체 소자의 오믹 콘택형성 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 게이트 사이드 월을 가지는 게이트 영역과 소스 영역 및 드레인 영역이 형성된 반도체 소자에 있어서, 상기 게이트 영역과 상기 소스 영역 및 상기 드레인 영역에 대하여 금속 이온을 주입하는 단계와, 상기 금속이온이 주입된 반도체 소자에 대하여 열처리 공정을 실시하여 상기 게이트 영역, 상기 소스영역 및 상기 드레인 영역에 대하여 금속 실리사이드를 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 반도체 소자의 오믹 콘택 형성방법을 제공한다.
상기에서, 상기 열처리 공정은 800℃ 내지 900℃의 온도 조건하에서 실시되는 RTP(Rapid Thermal Processing) 열처리 공정인 것이 바람직하다.
상기에서, 상기 주입되는 금속이온은 Ti 이온, Co 이온 또는 텅스텐 이온인 것이 바람직하다.
본 발명에 따른 반도체 소자의 오믹 콘택 형성방법을 보다 구체적으로 설명하면 다음과 같다. 게이트 사이드월이 형성되어 있는 게이트 영역과 소스 영역 및 드레인 영역을 포함하여 구성되어 있는 반도체 소자에 있어서, 상기 게이트 영역과 상기 소스 영역 및 상기 드레인 영역에 대하여 Ti이온 등을 주입하는 이온 주입 공정을 실시한다. 이후, 상기 금속이온이 주입된 반도체 소자에 대하여 상기 게이트영역, 상기 소스영역 및 상기 드레인 영역에 금속실리사이드를 형성시키기 위하여 일정 온도 조건하에서 열처리 공정을 실시함으로써, 상기 영역들에 대하여 오믹 콘택영역을 형성한다. 여기서, 상기 금속이온으로는 Ti 이온을 적용할 수 있으며, 뿐만 Co, 텅스텐 등 여러종류의 금속이온을 선택적으로 적용할 수도 있다. 또한, 상기의 열처리 공정은 800℃ 내지 900℃의 온도 조건하에서 실시되는 RTP 열처리 공정을 적용함으로써, 단 한번의 열처리 공정에 의해 금속 실리사이드를 형성하도록 할 수 있다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 2a 내지 도 2d는 본 발명의 일실시예에 따른 반도체 소자의 오믹 콘택 형성방법을 설명하기 위해 순차적으로 나타낸 단면도로서, 이를 참조하여 본 발명에 의한 일 실시예를 설명하면 다음과 같다.
게이트영역, 소스영역 및 드레인 영역을 포함하여 구성되는 반도체 소자를 형성하기 위하여, 도 2a에 도시된 바와 같이 먼저 반도체 기판 상에 게이트(203) 형성하여 STI(Shallow trench insolation) 영역(202)에 의해 격리된 액티브영역을 형성한다.
이후, 도 2b에 도시된 바와 같이, LDD(Lightly Doped Drain) 구조를 형성하여 소스영역(204)과 드레인 영역(205)을 형성하고, 아울러 게이트영역(203)의 양쪽 가장자리 부위에 게이트 사이드월(Gate sidewall, 206)을 형성한다.
다음으로, 도 2c에 도시된 바와 같이, 게이트 영역(203), 소스영역(204) 및 드레인 영역(205)에 대하여 금속실리사이드에 의한 오믹콘택을 형성하기 위하여 반도체 기판 전면에 대해 Ti 이온을 주입하는 공정을 실시한다.
마지막으로, Ti 실리사이드를 형성하기 위하여 RTP(Rapid thermal processing) 열처리 공정을 실시한다. 이 때, 한 번의 열처리 공정에 의해 Ti실리사이드를 형성하도록 하기 위하여 800℃ ~ 900℃의 온도조건(특히, 약 850℃) 하에서 상기 열처리 공정을 실시한다. 상기 열처리 공정 결과, 도 2d에 제시된 바와 같이, 게이트영역(203), 소스 영역(204) 및 드레인 영역(205)에 주입된 Ti이온과 Si가 화학반응하여 Ti 실리사이드(207)가 형성됨으로써, 오믹 콘택이 형성된다. 여기서, Ti 이온 외에도 Co, 텅스텐 등의 금속이온을 선택적으로 적용하여 금속실리사이드가 형성되도록 할 수도 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 반도체 소자의 오믹 콘택 형성시 금속 이온에 대한 식각을 실시하지 않고 열처리 공정 또한 한 차례만 실시하도록 함으로써, 공정 단순화에 따라 비용과 시간을 절감할 수 있으며, 또한 액티브 영역 및 게이트 사이드월의 손실을 줄일 수 있는 이점이 있다.
Claims (4)
- 게이트 사이드 월을 가지는 게이트 영역과 소스 영역 및 드레인 영역이 형성된 반도체 소자에 있어서,상기 게이트 영역과 상기 소스 영역 및 상기 드레인 영역에 대하여 금속 이온을 주입하는 단계와,상기 금속이온이 주입된 반도체 소자에 대하여 열처리 공정을 실시하여 상기 게이트 영역, 상기 소스영역 및 상기 드레인 영역에 대하여 금속 실리사이드를 형성하는 단계를포함하여 구성되는 것을 특징으로 하는 반도체 소자의 오믹 콘택 형성방법.
- 제 1항에 있어서, 상기 열처리 공정은 800℃ 내지 900℃의 온도 조건하에서 실시되는 RTP 열처리 공정인 것을 특징으로 하는 반도체 소자의 오믹 콘택 형성방법.
- 제 1항 또는 제 2항에 있어서, 상기 주입되는 금속이온은 Ti 이온인 것을 특징으로 하는 반도체 소자의 오믹 콘택 형성방법.
- 제 1항 또는 제 2항에 있어서, 상기 주입되는 금속이온은 Co 이온 또는 텅스텐 이온인 것을 특징으로 하는 반도체 소자의 오믹 콘택 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030048865A KR101004803B1 (ko) | 2003-07-16 | 2003-07-16 | 반도체 소자의 오믹 콘택형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030048865A KR101004803B1 (ko) | 2003-07-16 | 2003-07-16 | 반도체 소자의 오믹 콘택형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050009794A KR20050009794A (ko) | 2005-01-26 |
| KR101004803B1 true KR101004803B1 (ko) | 2011-01-04 |
Family
ID=37222389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030048865A KR101004803B1 (ko) | 2003-07-16 | 2003-07-16 | 반도체 소자의 오믹 콘택형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101004803B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020012923A (ko) * | 2000-08-09 | 2002-02-20 | 박종섭 | 반도체 소자의 자기 정렬 실리사이드 형성방법 |
| KR20030001755A (ko) * | 2001-06-27 | 2003-01-08 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 형성 방법 |
| KR20030050196A (ko) * | 2001-12-18 | 2003-06-25 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
-
2003
- 2003-07-16 KR KR1020030048865A patent/KR101004803B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020012923A (ko) * | 2000-08-09 | 2002-02-20 | 박종섭 | 반도체 소자의 자기 정렬 실리사이드 형성방법 |
| KR20030001755A (ko) * | 2001-06-27 | 2003-01-08 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 형성 방법 |
| KR20030050196A (ko) * | 2001-12-18 | 2003-06-25 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050009794A (ko) | 2005-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7223647B2 (en) | Method for forming integrated advanced semiconductor device using sacrificial stress layer | |
| US7998822B2 (en) | Semiconductor fabrication process including silicide stringer removal processing | |
| US6391767B1 (en) | Dual silicide process to reduce gate resistance | |
| US6238984B1 (en) | Integrating high voltage and low voltage device with silicide block mask | |
| US6627527B1 (en) | Method to reduce metal silicide void formation | |
| KR101004803B1 (ko) | 반도체 소자의 오믹 콘택형성 방법 | |
| US7448395B2 (en) | Process method to facilitate silicidation | |
| KR100291276B1 (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| KR100672739B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
| KR100289779B1 (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| KR100628253B1 (ko) | 반도체 소자의 자기 정렬 실리사이드 형성방법 | |
| KR20030013882A (ko) | 반도체소자의 실리사이드막 제조방법 | |
| KR100486649B1 (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| KR100505626B1 (ko) | 반도체소자의 금속 실리사이드막 형성방법 | |
| KR100620235B1 (ko) | 타이타늄 실리사이드 제조 방법 | |
| KR100334866B1 (ko) | 반도체소자의트랜지스터형성방법 | |
| KR100546059B1 (ko) | 반도체 제조 방법 | |
| KR100273685B1 (ko) | 반도체장치제조방법 | |
| KR101004808B1 (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| KR100713323B1 (ko) | 실리사이드 공정을 이용한 반도체소자의 제조 방법 | |
| KR100348310B1 (ko) | 반도체 소자의 제조방법 | |
| KR101085910B1 (ko) | 반도체 소자의 제조방법 | |
| KR20020053191A (ko) | 반도체 소자의 누설전류 감소방법 | |
| KR20040072790A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR20030057903A (ko) | 반도체 소자의 선택적 실리사이드층 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20141119 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20171117 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20181120 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20191119 Year of fee payment: 10 |