JP2700351B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2700351B2 JP2700351B2 JP2142192A JP14219290A JP2700351B2 JP 2700351 B2 JP2700351 B2 JP 2700351B2 JP 2142192 A JP2142192 A JP 2142192A JP 14219290 A JP14219290 A JP 14219290A JP 2700351 B2 JP2700351 B2 JP 2700351B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- film
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、一般に半導体装置に関するものであり、
より特定的には、素子が水分、応力等の外部環境により
変化を起さないようにするために素子表面部に保護絶縁
膜が被覆されてなる半導体装置に関するものである。こ
の発明は、さらに、そのような半導体装置の製造方法に
関するものである。
より特定的には、素子が水分、応力等の外部環境により
変化を起さないようにするために素子表面部に保護絶縁
膜が被覆されてなる半導体装置に関するものである。こ
の発明は、さらに、そのような半導体装置の製造方法に
関するものである。
［従来の技術］ 半導体装置は、通常、半導体基板上に素子が形成され
た後、素子が水分、応力等の外部環境により変化を起さ
ないようにするために、素子表面部に保護絶縁膜が被覆
され、さらにモールド樹脂パッケージやセラミックパッ
ケージに収められる。
た後、素子が水分、応力等の外部環境により変化を起さ
ないようにするために、素子表面部に保護絶縁膜が被覆
され、さらにモールド樹脂パッケージやセラミックパッ
ケージに収められる。
第９図は、従来のモールド樹脂封止型パッケージの半
導体装置の断面図である。第10図は、第９図におけるＡ
部分の拡大図である。
導体装置の断面図である。第10図は、第９図におけるＡ
部分の拡大図である。
第９図を参照して、チップ21がダイパッド部23aの上
に載置されている。チップ21には、素子が形成されてい
る。チップ21の電極とリード部23bは、ボンディングワ
イヤ24によって電気的に接続されている。ダイパッド部
23aとリード部23bとを合せて、リードフレーム23と呼ば
れている。チップ21の上には、保護絶縁膜５が形成され
ている。チップ21は、モールド樹脂封止材25によって封
止されている。
に載置されている。チップ21には、素子が形成されてい
る。チップ21の電極とリード部23bは、ボンディングワ
イヤ24によって電気的に接続されている。ダイパッド部
23aとリード部23bとを合せて、リードフレーム23と呼ば
れている。チップ21の上には、保護絶縁膜５が形成され
ている。チップ21は、モールド樹脂封止材25によって封
止されている。
第10図を参照して、上述のチップの構造をさらに詳細
に説明する。ここでは、DRAM（Dynamic Random Acces
s Memory）デバイスを例にとり、説明する。シリコン
半導体基板１の表面にDRAM素子２（スタックセル）が形
成されている。DRAM素子２上には、第１の絶縁膜が３が
堆積されている。第１の絶縁膜３の上には、第１の配線
４が形成されている。第１の配線４を覆うように、保護
絶縁膜５が堆積されている。保護絶縁膜５には、ボンデ
ィングパッド部６を露出させるための開口部5aが設けら
れている。ボンディングパッド部６には、外部リード23
bと第１の配線４を接続するためのボンディングワイヤ2
4が接続されている。
に説明する。ここでは、DRAM（Dynamic Random Acces
s Memory）デバイスを例にとり、説明する。シリコン
半導体基板１の表面にDRAM素子２（スタックセル）が形
成されている。DRAM素子２上には、第１の絶縁膜が３が
堆積されている。第１の絶縁膜３の上には、第１の配線
４が形成されている。第１の配線４を覆うように、保護
絶縁膜５が堆積されている。保護絶縁膜５には、ボンデ
ィングパッド部６を露出させるための開口部5aが設けら
れている。ボンディングパッド部６には、外部リード23
bと第１の配線４を接続するためのボンディングワイヤ2
4が接続されている。
次に、第10図に示すDRAMデバイスの製造方法を、第11
A図〜第11F図を参照しながら説明する。
A図〜第11F図を参照しながら説明する。
なお、配線構造としては、多結晶シリコン配線、高融
点金属シリサイド配線、高融点金属配線、アルミニウム
配線などからなる多層配線構造が一般的であるが、ここ
では、話を簡単にするために、配線構造は単層とし、第
10図における第１の配線４がアルミ配線である場合につ
いて説明する。
点金属シリサイド配線、高融点金属配線、アルミニウム
配線などからなる多層配線構造が一般的であるが、ここ
では、話を簡単にするために、配線構造は単層とし、第
10図における第１の配線４がアルミ配線である場合につ
いて説明する。
第11A図を参照して、シリコン半導体基板１に表面
に、素子分離用酸化膜301、トランスファ・ゲート電極3
02、不純物拡散層303、ワード線304、記憶ノード305、
キャパシタ絶縁膜306およびセルプレート307から構成さ
れるDRAM素子（スタックセル）２を形成する。
に、素子分離用酸化膜301、トランスファ・ゲート電極3
02、不純物拡散層303、ワード線304、記憶ノード305、
キャパシタ絶縁膜306およびセルプレート307から構成さ
れるDRAM素子（スタックセル）２を形成する。
次に、第11B図を参照して、DRAM素子２の形成された
シリコン半導体基板１の上に、第１の絶縁膜３を堆積す
る。その後、第１の絶縁膜３中に、写真製版とエッチン
グ法を用いて、所望の部分にコンタクト孔308を形成す
る。次に、ビット線として、第１の配線４であるアルミ
配線を形成する。アルミ配線４は、ボンディングパッド
部６を含む。
シリコン半導体基板１の上に、第１の絶縁膜３を堆積す
る。その後、第１の絶縁膜３中に、写真製版とエッチン
グ法を用いて、所望の部分にコンタクト孔308を形成す
る。次に、ビット線として、第１の配線４であるアルミ
配線を形成する。アルミ配線４は、ボンディングパッド
部６を含む。
第11C図を参照して、第１の配線４を覆うように、シ
リコン半導体基板１の上に、たとえば、シラン（SiH4）
と亜酸化窒素（N2O）ガスを用い、300〜400℃の膜堆積
温度で、プラズマを用いた化学気相成長法（CVD法）に
より、保護絶縁膜５であるシリコン酸化膜を堆積する。
リコン半導体基板１の上に、たとえば、シラン（SiH4）
と亜酸化窒素（N2O）ガスを用い、300〜400℃の膜堆積
温度で、プラズマを用いた化学気相成長法（CVD法）に
より、保護絶縁膜５であるシリコン酸化膜を堆積する。
第11D図を参照して、写真製版およびエッチング法を
用いて、保護絶縁膜５中に、ワイヤボンディングを行な
うためのボンディングパッド部６を露出させるための開
口部5aを形成する。
用いて、保護絶縁膜５中に、ワイヤボンディングを行な
うためのボンディングパッド部６を露出させるための開
口部5aを形成する。
第９図および第11E図を参照して、素子の形成された
半導体基板１をダイシングにより、半導体チップ21とし
て切出す。その後、半導体チップ21を、リードフレーム
23のダイパッド部23aに半田や導電性樹脂を用いて接着
する。次に、ボンディングパッド部６とリードフレーム
のリード部23bを、ボンディングワイヤ24で接続する。
半導体基板１をダイシングにより、半導体チップ21とし
て切出す。その後、半導体チップ21を、リードフレーム
23のダイパッド部23aに半田や導電性樹脂を用いて接着
する。次に、ボンディングパッド部６とリードフレーム
のリード部23bを、ボンディングワイヤ24で接続する。
第11F図を参照して、最後に、モールド樹脂25により
全体をパッケージする。
全体をパッケージする。
［発明が解決しようとする課題］ 従来のモールド樹脂封止型パッケージ半導体装置は以
上のように構成されており、以下に述べる問題点があっ
た。
上のように構成されており、以下に述べる問題点があっ
た。
半導体装置の高機能化に伴い、第12図を参照して、半
導体チップ21の面積はますます大きくなる傾向にある。
このような大面積半導体チップをパッケージする場合、
図示のごとく、モールド樹脂25の収縮応力26が問題を引
起すようになる。すなわち、モールド樹脂25の収縮応力
26が半導体チップ21の表面に加わることにより、第13図
（第12図におけるＡ部拡大図）に示すように、第１の配
線４（アルミ配線）の機械的変形（アルミ配線のスライ
ド現象）が起り、これに伴って、保護絶縁膜５にクラッ
ク８が発生する。保護絶縁膜５にこのようなクラック８
が発生すると、外部からモールド樹脂25を通って進入し
てくる水分９が第１の配線４にまで達し、この第１の配
線４を腐食させる。このような腐食部分10は、半導体装
置の耐湿性等の信頼性レベルを低下させ、問題であっ
た。
導体チップ21の面積はますます大きくなる傾向にある。
このような大面積半導体チップをパッケージする場合、
図示のごとく、モールド樹脂25の収縮応力26が問題を引
起すようになる。すなわち、モールド樹脂25の収縮応力
26が半導体チップ21の表面に加わることにより、第13図
（第12図におけるＡ部拡大図）に示すように、第１の配
線４（アルミ配線）の機械的変形（アルミ配線のスライ
ド現象）が起り、これに伴って、保護絶縁膜５にクラッ
ク８が発生する。保護絶縁膜５にこのようなクラック８
が発生すると、外部からモールド樹脂25を通って進入し
てくる水分９が第１の配線４にまで達し、この第１の配
線４を腐食させる。このような腐食部分10は、半導体装
置の耐湿性等の信頼性レベルを低下させ、問題であっ
た。
このような問題点を解決する方法として、第１の配線
４の段差部の機械的強度をモールド樹脂25の収縮応力26
に耐え得るまで大きくすることが考えられる。しかしな
がら、従来の手段を用いて堆積したシラン系シリコン酸
化膜では、第14A図に示すように、第１の配線４の段差
部31においてシリコン酸化膜30のステップカバレッジが
悪く、解決策として用いることはできなかった。
４の段差部の機械的強度をモールド樹脂25の収縮応力26
に耐え得るまで大きくすることが考えられる。しかしな
がら、従来の手段を用いて堆積したシラン系シリコン酸
化膜では、第14A図に示すように、第１の配線４の段差
部31においてシリコン酸化膜30のステップカバレッジが
悪く、解決策として用いることはできなかった。
また、有機シラン、たとえばテトラエトキシシラン
（以下、TEOSという）と酸素を用いたプラズマCVD・シ
リコン酸化膜の場合でも、第14B図の示すように、第１
の配線４の段差部33でのシリコン酸化膜32のステップカ
バレッジは、シラン系シリコン酸化膜（第14A図）より
は若干よいものの、十分ではない。
（以下、TEOSという）と酸素を用いたプラズマCVD・シ
リコン酸化膜の場合でも、第14B図の示すように、第１
の配線４の段差部33でのシリコン酸化膜32のステップカ
バレッジは、シラン系シリコン酸化膜（第14A図）より
は若干よいものの、十分ではない。
段差部のステップカバレッジからみれば、第14C図に
示す、有機シラン、たとえばTEOSとオゾンを用いた熱CV
D・シリコン酸化膜34が優れている。この膜は、基板表
面での化学気相反応（表面縮合化反応という）が主であ
るため、非常に良好なステップカバレッジを有する。
示す、有機シラン、たとえばTEOSとオゾンを用いた熱CV
D・シリコン酸化膜34が優れている。この膜は、基板表
面での化学気相反応（表面縮合化反応という）が主であ
るため、非常に良好なステップカバレッジを有する。
ここで、表面縮合化反応について、簡単に説明してお
く。第14D図に、横山らによって提案されている表面縮
合化反応のモデルを示す（第12回VLSIフォーラム：平坦
化膜形成とCVD材料）。図を参照して、TEOSとO3が基板
１の表面近くまで到達する。O3の働きにより、TEOSの重
合体50ができる。TEOSの重合体50は、基板１の表面に吸
着され、さらに他のTEOSの重合体50が結付いて、大きな
分子量の重合体が作られる。大きな分子量の重合体は液
体に似た挙動を示し、表面張力により移動し、段差部に
溜まりやすくなる。結果として、ステップカバレッジ性
のよい膜34が得られるのである。
く。第14D図に、横山らによって提案されている表面縮
合化反応のモデルを示す（第12回VLSIフォーラム：平坦
化膜形成とCVD材料）。図を参照して、TEOSとO3が基板
１の表面近くまで到達する。O3の働きにより、TEOSの重
合体50ができる。TEOSの重合体50は、基板１の表面に吸
着され、さらに他のTEOSの重合体50が結付いて、大きな
分子量の重合体が作られる。大きな分子量の重合体は液
体に似た挙動を示し、表面張力により移動し、段差部に
溜まりやすくなる。結果として、ステップカバレッジ性
のよい膜34が得られるのである。
表面縮合化反応により得たシリコン酸化膜は良好なス
テップカバレッジ性を示すが、第14C図に示すように、
膜厚が厚くなると膜自身の収縮応力により、クラック35
が発生しやすいという問題点があり、この用途には使え
なかった。
テップカバレッジ性を示すが、第14C図に示すように、
膜厚が厚くなると膜自身の収縮応力により、クラック35
が発生しやすいという問題点があり、この用途には使え
なかった。
この発明は、上記のような問題点を解決するためにな
されたもので、モールド樹脂の収縮応力に耐え得るよう
に改良された保護絶縁膜を有する、半導体装置およびそ
の製造方法を提供することにある。
されたもので、モールド樹脂の収縮応力に耐え得るよう
に改良された保護絶縁膜を有する、半導体装置およびそ
の製造方法を提供することにある。
［課題を解決するための手段］ 上記目的を達成するために、この発明に従う半導体装
置は、素子が水分、応力等の外部環境により変化を起さ
ないようにするために素子表面部に保護絶縁膜が被覆さ
れてなるものである。当該半導体装置は、上記素子が形
成された半導体基板と、当該半導体装置の最上層部に設
けられた配線パターンと、上記配線パターンを被覆する
ように上記半導体基板の上に堆積された保護絶縁膜と、
を備えている。保護絶縁膜は、シランと酸４素または亜
酸化窒素を主成分とするガスを用いた化学気相成長法で
形成される、膜中にSiOH結合をほとんど含まない第１の
シリコン酸化膜層と、有機シランとオゾンを主成分とす
るガスを用いた化学気相成長法で形成される、膜中に上
記第１のシリコン酸化膜層よりもSiOH結合をより多く含
む第２のシリコン酸化膜層とを含む。上記第１のシリコ
ン酸化膜層と上記第２のシリコン酸化膜層とは交互に積
層されている。
置は、素子が水分、応力等の外部環境により変化を起さ
ないようにするために素子表面部に保護絶縁膜が被覆さ
れてなるものである。当該半導体装置は、上記素子が形
成された半導体基板と、当該半導体装置の最上層部に設
けられた配線パターンと、上記配線パターンを被覆する
ように上記半導体基板の上に堆積された保護絶縁膜と、
を備えている。保護絶縁膜は、シランと酸４素または亜
酸化窒素を主成分とするガスを用いた化学気相成長法で
形成される、膜中にSiOH結合をほとんど含まない第１の
シリコン酸化膜層と、有機シランとオゾンを主成分とす
るガスを用いた化学気相成長法で形成される、膜中に上
記第１のシリコン酸化膜層よりもSiOH結合をより多く含
む第２のシリコン酸化膜層とを含む。上記第１のシリコ
ン酸化膜層と上記第２のシリコン酸化膜層とは交互に積
層されている。
この発明で用いられる第１のシリコン酸化膜は、シラ
ンと酸素または亜酸化窒素を主成分とするガスを用い、
プラズマまたは熱を利用した化学気相成長法で堆積され
るのが好ましい。第２のシリコン酸化膜は、有機シラン
とオゾンを主成分とするガスを用い、プラズマや熱を利
用した化学気相成長法で堆積されるのが好ましい。
ンと酸素または亜酸化窒素を主成分とするガスを用い、
プラズマまたは熱を利用した化学気相成長法で堆積され
るのが好ましい。第２のシリコン酸化膜は、有機シラン
とオゾンを主成分とするガスを用い、プラズマや熱を利
用した化学気相成長法で堆積されるのが好ましい。
この発明の他の局面に従う方法は、素子が水分、応力
等の外部環境により、変化を起さないようにするために
素子表面部に保護絶縁膜が被覆されてなる半導体装置の
製造方法に係るものである。そして、化学気相成長法に
より上記保護絶縁膜を形成するにあたり、シランと酸素
または亜酸化窒素を主成分とするガスと、有機シランと
オゾンを主成分とするガスと、を交互に流すことを特徴
とする。
等の外部環境により、変化を起さないようにするために
素子表面部に保護絶縁膜が被覆されてなる半導体装置の
製造方法に係るものである。そして、化学気相成長法に
より上記保護絶縁膜を形成するにあたり、シランと酸素
または亜酸化窒素を主成分とするガスと、有機シランと
オゾンを主成分とするガスと、を交互に流すことを特徴
とする。
［作用］ この発明に係る半導体装置によれば、保護絶縁膜は、
膜中にSiOH結合をほとんど含まない第１のシリコン酸化
膜層と、膜中に上記第１のシリコン酸化膜層よりもSiOH
結合をより多く含む第２のシリコン酸化膜層と、を含ん
でいる。第１のシリコン酸化膜層は、SiOH結合をほとん
ど含まないため、膜質（絶縁性、熱的安定性）が良好で
ある。一方、第２のシリコン酸化膜層は、上述の表面縮
合化反応により得られるものであり、膜中に上記第１の
シリコン酸化間層よりもSiOH結合をより多く含むので膜
質はよくないが、ステップカバレッジ性に優れる。これ
らの性質を有する第１のシリコン酸化膜層と第２のシリ
コン酸化膜層とを交互に、少なくとも、３層以上、積層
することによって、保護絶縁膜を形成しているので、両
方の膜の長所を活かすことができ、当該保護絶縁膜は耐
クラック性に優れ、しかもステップカバレッジ性や平坦
性が良好となる。
膜中にSiOH結合をほとんど含まない第１のシリコン酸化
膜層と、膜中に上記第１のシリコン酸化膜層よりもSiOH
結合をより多く含む第２のシリコン酸化膜層と、を含ん
でいる。第１のシリコン酸化膜層は、SiOH結合をほとん
ど含まないため、膜質（絶縁性、熱的安定性）が良好で
ある。一方、第２のシリコン酸化膜層は、上述の表面縮
合化反応により得られるものであり、膜中に上記第１の
シリコン酸化間層よりもSiOH結合をより多く含むので膜
質はよくないが、ステップカバレッジ性に優れる。これ
らの性質を有する第１のシリコン酸化膜層と第２のシリ
コン酸化膜層とを交互に、少なくとも、３層以上、積層
することによって、保護絶縁膜を形成しているので、両
方の膜の長所を活かすことができ、当該保護絶縁膜は耐
クラック性に優れ、しかもステップカバレッジ性や平坦
性が良好となる。
この発明の他の局面に従う半導体装置の製造方法によ
れば、化学気相成長法により保護絶縁膜を形成するにあ
たり、シランと酸素または亜酸化窒素を主成分とするガ
スと、有機シランとオゾンを主成分とするガス、を交互
に流すことを特徴とする。シランと酸素または亜酸化窒
素を主成分とするガスを用いるプラズマ化学気相成長法
は、膜質の良好な第１のシリコン酸化膜を与える。一
方、有機シランとオゾンを主成分とするガスを用いるプ
ラズマ化学気相成長法は、表面縮合化反応が主であるた
め、ステップカバレッジ性に優れる第２のシリコン酸化
膜を与える。このような特徴を有する第１のシリコン酸
化膜と第２のシリコン酸化膜とから保護絶縁膜が形成さ
れるので、両方の膜の長所を活かすことができ、耐クラ
ック性に優れ、かつステップカバレッジ性や平坦性の良
好な保護絶縁膜となる。
れば、化学気相成長法により保護絶縁膜を形成するにあ
たり、シランと酸素または亜酸化窒素を主成分とするガ
スと、有機シランとオゾンを主成分とするガス、を交互
に流すことを特徴とする。シランと酸素または亜酸化窒
素を主成分とするガスを用いるプラズマ化学気相成長法
は、膜質の良好な第１のシリコン酸化膜を与える。一
方、有機シランとオゾンを主成分とするガスを用いるプ
ラズマ化学気相成長法は、表面縮合化反応が主であるた
め、ステップカバレッジ性に優れる第２のシリコン酸化
膜を与える。このような特徴を有する第１のシリコン酸
化膜と第２のシリコン酸化膜とから保護絶縁膜が形成さ
れるので、両方の膜の長所を活かすことができ、耐クラ
ック性に優れ、かつステップカバレッジ性や平坦性の良
好な保護絶縁膜となる。
［実施例］ 以下、この発明の一実施例を図について説明する。
第１図は、この発明の一実施例に係る半導体装置の断
面図である。
面図である。
シリコン半導体基板１の表面に、DRAM素子（スタック
セル）２が形成されている。DRAM素子２を覆うように第
１の絶縁膜３が形成されている。第１の絶縁膜３の上に
は、第１の配線４のパターンが形成されている。第１の
配線４のパターンは、ボンディングパッド部６を含む。
第１の配線４のパターンを覆うように、保護絶縁膜５が
形成されている。保護絶縁膜５には、ボンディングパッ
ド部６を露出させるための開口部5aが設けられている。
セル）２が形成されている。DRAM素子２を覆うように第
１の絶縁膜３が形成されている。第１の絶縁膜３の上に
は、第１の配線４のパターンが形成されている。第１の
配線４のパターンは、ボンディングパッド部６を含む。
第１の配線４のパターンを覆うように、保護絶縁膜５が
形成されている。保護絶縁膜５には、ボンディングパッ
ド部６を露出させるための開口部5aが設けられている。
保護絶縁膜５は、第１の配線４のパターンを覆うよう
に、設けられた、第１層目のSiH4＋N2O系のプラズマCVD
シリコン酸化膜101を含む。SiH4＋N2O系プラズマCVDシ
リコン酸化膜とは、シラン（SiH4）と亜酸化窒素を用い
て、プラズマCVD法により形成したシリコン酸化膜であ
る。このシリコン酸化膜は膜中にSiOH結合をほとんど含
まないので、膜質（絶縁性，熱的安定性）が良好であ
る。しかし、この膜は気相中での膜形成過程が主である
ので、ステップカバレッジ性がよくない。厚い膜を堆積
すると、オーバハング形状となる。それゆえに、このシ
リコン酸化膜の厚みは、500〜2000Åの範囲にあるのが
好ましい。
に、設けられた、第１層目のSiH4＋N2O系のプラズマCVD
シリコン酸化膜101を含む。SiH4＋N2O系プラズマCVDシ
リコン酸化膜とは、シラン（SiH4）と亜酸化窒素を用い
て、プラズマCVD法により形成したシリコン酸化膜であ
る。このシリコン酸化膜は膜中にSiOH結合をほとんど含
まないので、膜質（絶縁性，熱的安定性）が良好であ
る。しかし、この膜は気相中での膜形成過程が主である
ので、ステップカバレッジ性がよくない。厚い膜を堆積
すると、オーバハング形状となる。それゆえに、このシ
リコン酸化膜の厚みは、500〜2000Åの範囲にあるのが
好ましい。
第１層目のSiH4＋N2O系プラズマCVDシリコン酸化膜10
1を覆うように、第２層目のTEOS＋O3系熱CVDシリコン酸
化膜102が形成されている。TEOS＋O3系熱CVDシリコン酸
化膜とは、テトラエトキシシランとオゾンガスを用い
て、熱CVD法により形成したシリコン酸化膜である。こ
のシリコン酸化膜は、半導体基板の表面での表面縮合化
反応が膜形成過程の主流であるため、ステップカバレッ
ジ性は非常に良好である。しかし、膜中に、SiOH結合を
多く含むため、膜質（絶縁性、熱的安定性）がよくな
い。
1を覆うように、第２層目のTEOS＋O3系熱CVDシリコン酸
化膜102が形成されている。TEOS＋O3系熱CVDシリコン酸
化膜とは、テトラエトキシシランとオゾンガスを用い
て、熱CVD法により形成したシリコン酸化膜である。こ
のシリコン酸化膜は、半導体基板の表面での表面縮合化
反応が膜形成過程の主流であるため、ステップカバレッ
ジ性は非常に良好である。しかし、膜中に、SiOH結合を
多く含むため、膜質（絶縁性、熱的安定性）がよくな
い。
第２層目のTEOS＋O3系熱CVDシリコン酸化膜102を覆う
ように、第３層目のSiH4＋N2O系プラズマCVDシリコン酸
化膜103が形成されている。第３層目のSiH4＋N2O系プラ
ズマCVDシリコン酸化膜103の上に第４層目のTEOS＋O3系
熱CVDシリコン酸化膜104が形成されている。第４層目の
TEOS＋O3系熱CVDシリコン酸化膜104の上に、第５層目の
SiH4＋N2O系プラズマCVDシリコン酸化膜105が形成され
ている。第５層目のSiH4＋N2O系プラズマCVDシリコン酸
化膜105の上に、第６層目のTEOS＋O3系熱CVDシリコン酸
化膜106が形成されている。第６層目のTEOS＋O3系熱CVD
シリコン酸化膜106の上に、第７層目のSiH4＋N2O系プラ
ズマCVDシリコン酸化膜107が形成されている。ボンディ
ングパッド部６には、リードフレームのリード部を接続
するためのボンディングワイヤ24が接続されている。半
導体装置全体は、モールド樹脂封止材25によってモール
ドパッケージされている。
ように、第３層目のSiH4＋N2O系プラズマCVDシリコン酸
化膜103が形成されている。第３層目のSiH4＋N2O系プラ
ズマCVDシリコン酸化膜103の上に第４層目のTEOS＋O3系
熱CVDシリコン酸化膜104が形成されている。第４層目の
TEOS＋O3系熱CVDシリコン酸化膜104の上に、第５層目の
SiH4＋N2O系プラズマCVDシリコン酸化膜105が形成され
ている。第５層目のSiH4＋N2O系プラズマCVDシリコン酸
化膜105の上に、第６層目のTEOS＋O3系熱CVDシリコン酸
化膜106が形成されている。第６層目のTEOS＋O3系熱CVD
シリコン酸化膜106の上に、第７層目のSiH4＋N2O系プラ
ズマCVDシリコン酸化膜107が形成されている。ボンディ
ングパッド部６には、リードフレームのリード部を接続
するためのボンディングワイヤ24が接続されている。半
導体装置全体は、モールド樹脂封止材25によってモール
ドパッケージされている。
このように構成される保護絶縁膜は、SiH4＋N2O系プ
ラズマCVDシリコン酸化膜の持つ良好な膜質性と、TEOS
＋O3系熱CVDシリコン酸化膜の持つ良好なステップカバ
レッジ性とを併せ持つ。したがって、この保護絶縁膜５
は耐クラック性に優れ、しかも、ステップカバレッジ性
や平坦性も良好となる。そのため、モールド樹脂25の収
縮応力によって、保護絶縁膜５にクラックが発生したり
することはない。その結果、信頼性レベルの高い半導体
装置が得られる。
ラズマCVDシリコン酸化膜の持つ良好な膜質性と、TEOS
＋O3系熱CVDシリコン酸化膜の持つ良好なステップカバ
レッジ性とを併せ持つ。したがって、この保護絶縁膜５
は耐クラック性に優れ、しかも、ステップカバレッジ性
や平坦性も良好となる。そのため、モールド樹脂25の収
縮応力によって、保護絶縁膜５にクラックが発生したり
することはない。その結果、信頼性レベルの高い半導体
装置が得られる。
次に、第１図に示す半導体装置の製造方法を、第2A図
〜第2G図を参照しながら説明する。
〜第2G図を参照しながら説明する。
第2A図を参照して、シリコン半導体基板１の表面に、
素子分離用酸化膜301、トランスファゲート電極302、不
純物拡散層303、ワード線304、記憶ノード305、キャパ
シタ絶縁膜306、セルプレート307から構成されるDRAM素
子（スタックセル）２を形成する。
素子分離用酸化膜301、トランスファゲート電極302、不
純物拡散層303、ワード線304、記憶ノード305、キャパ
シタ絶縁膜306、セルプレート307から構成されるDRAM素
子（スタックセル）２を形成する。
第2B図を参照して、DRAM素子２を含むシリコン半導体
基板１の表面全面に、第１の絶縁膜３を堆積する。続い
て、写真製版およびエッチング法を用いて、第１の絶縁
膜３の所望の部分にコンタクト孔308を開口する。次
に、ビット線として、アルミ配線である第１の配線４を
形成する。第１の配線４は、ボンディングパッド部６を
含む。
基板１の表面全面に、第１の絶縁膜３を堆積する。続い
て、写真製版およびエッチング法を用いて、第１の絶縁
膜３の所望の部分にコンタクト孔308を開口する。次
に、ビット線として、アルミ配線である第１の配線４を
形成する。第１の配線４は、ボンディングパッド部６を
含む。
第2C図を参照して、第１の配線４上に、SiH4とN2Oを
用い、300〜450℃の膜堆積温度で、プラズマCVDによ
り、第１層目のSiH4＋N2O系プラズマCVDシリコン酸化膜
101を堆積する。この膜は、クラック耐性に優れている
が、ステップカバレッジは十分でないので、あまり、膜
厚を大きくし過ぎると、第3B図に示すように、第１の配
線４の段差部204でオーバハング形状を生じてしまうの
で、第１の配線４の段差部204での膜203のステップ・カ
バレッジが悪くなる。そこで、第3A図のように、膜厚t1
は500〜2000Å程度と薄くして、第１の配線４の段差部2
04でオーバハング形状が起こらないようにする必要があ
る。
用い、300〜450℃の膜堆積温度で、プラズマCVDによ
り、第１層目のSiH4＋N2O系プラズマCVDシリコン酸化膜
101を堆積する。この膜は、クラック耐性に優れている
が、ステップカバレッジは十分でないので、あまり、膜
厚を大きくし過ぎると、第3B図に示すように、第１の配
線４の段差部204でオーバハング形状を生じてしまうの
で、第１の配線４の段差部204での膜203のステップ・カ
バレッジが悪くなる。そこで、第3A図のように、膜厚t1
は500〜2000Å程度と薄くして、第１の配線４の段差部2
04でオーバハング形状が起こらないようにする必要があ
る。
第2D図を参照して、TEOSとオゾン（O3）を流し、300
〜450℃の膜堆積温度で熱CVD法により、第２層目のTEOS
＋O3系熱CVDシリコン酸化膜102を堆積する。この膜は、
膜自身の収縮応力が大きいので、第3D図に示すように、
厚い膜207を堆積すると、クラック208が発生しやすい。
そのため、サブミクロンレベルの配線間隔の場合、第3C
図を参照して、膜厚は平坦部の膜厚t2で500〜2000Å程
度とする必要がある。この膜は、前述のようにステップ
カバレッジが良好であるため、このような比較的薄い膜
を堆積した場合であっても、各ステップにおいて、第１
の配線４の段差部の平坦化を進めることができる。
〜450℃の膜堆積温度で熱CVD法により、第２層目のTEOS
＋O3系熱CVDシリコン酸化膜102を堆積する。この膜は、
膜自身の収縮応力が大きいので、第3D図に示すように、
厚い膜207を堆積すると、クラック208が発生しやすい。
そのため、サブミクロンレベルの配線間隔の場合、第3C
図を参照して、膜厚は平坦部の膜厚t2で500〜2000Å程
度とする必要がある。この膜は、前述のようにステップ
カバレッジが良好であるため、このような比較的薄い膜
を堆積した場合であっても、各ステップにおいて、第１
の配線４の段差部の平坦化を進めることができる。
第2E図を参照して、SiH4とN2Oを用い、プラズマCVD法
により、第３層目のSiH4＋N2O系プラズマCVDシリコン酸
化膜103を堆積する。この膜の膜厚は、500〜2000Å程度
とする。
により、第３層目のSiH4＋N2O系プラズマCVDシリコン酸
化膜103を堆積する。この膜の膜厚は、500〜2000Å程度
とする。
第2F図を参照して、同様の方法により、第４層目のTE
OS＋O3系熱CVDシリコン酸化膜104を堆積する。この膜の
膜厚は、平坦部で、500〜2000Å程度とする。
OS＋O3系熱CVDシリコン酸化膜104を堆積する。この膜の
膜厚は、平坦部で、500〜2000Å程度とする。
以下繰返して、第５層目の、SiH4＋N2O系プラズマCVD
シリコン酸化膜105、第６層目の、TEOS＋O3系熱CVDシリ
コン酸化膜106、第７層目の、SiH4＋N2O系プラズマCVD
シリコン酸化膜107を堆積することにより、保護絶縁膜
５を形成する。
シリコン酸化膜105、第６層目の、TEOS＋O3系熱CVDシリ
コン酸化膜106、第７層目の、SiH4＋N2O系プラズマCVD
シリコン酸化膜107を堆積することにより、保護絶縁膜
５を形成する。
次に、写真製版やエッチング法を用いて、保護絶縁膜
５中に、ボンディングパッド部６を露出させるための開
口部5aを形成する。
５中に、ボンディングパッド部６を露出させるための開
口部5aを形成する。
第2F図および第９図を参照して、素子の形成された半
導体基板をダイシングにより半導体チップ21として切出
した後、リードフレーム23のダイパッド23aに半田や、
導電性の接着剤を用いて接着する。
導体基板をダイシングにより半導体チップ21として切出
した後、リードフレーム23のダイパッド23aに半田や、
導電性の接着剤を用いて接着する。
次に、第2G図を参照して、ボンディングパッド６とリ
ードフレームのリード部23bをボンディングワイヤ24で
接続する。最後に、モールド樹脂25により全体をパッケ
ージする。
ードフレームのリード部23bをボンディングワイヤ24で
接続する。最後に、モールド樹脂25により全体をパッケ
ージする。
なお、上記実施例では、第１のシリコン膜をシランと
亜酸化窒素を用いて形成する場合について述べたが、シ
ランと酸素を用いて形成してもよい。また、上記実施例
では、第１のシリコン酸化膜をプラズマCVD法により形
成したが、熱CVD法で形成してもよい。さらに、第２の
シリコン酸化膜を熱CVD法により形成したが、プラズマC
VD法で形成してもよい。
亜酸化窒素を用いて形成する場合について述べたが、シ
ランと酸素を用いて形成してもよい。また、上記実施例
では、第１のシリコン酸化膜をプラズマCVD法により形
成したが、熱CVD法で形成してもよい。さらに、第２の
シリコン酸化膜を熱CVD法により形成したが、プラズマC
VD法で形成してもよい。
第４図は、保護絶縁膜を堆積させるための、化学気相
成長装置の概念図である。各学気相成長装置は反応質チ
ャンバ401を備えている。反応室チャンバ401はガス分散
ヘッド402を備えている。反応室チャンバ401内には、半
導体基板403を載せるための基板ホルダー404が設けられ
ている。基板ホルダー404内には、半導体基板403を所望
の温度に加熱するためのヒータ405が設けられている。
ガス分散ヘッド402には、バルブ406aを含むSiH4ガス供
給ライン406が接続されている。ガス分散ヘッド402には
また、バルブ407aを含むN2Oガス供給ライン407が接続さ
れている。ガス分散ヘッド402にはまた、バルブ408aを
含むTEOSガス供給ライン408が接続されている。ガス分
散ヘッド402にはまた、バルブ409aを含むO3ガス供給ラ
イン409が接続されている。反応室チャンバ401は、真空
排気系410に接続されている。ガス分散ヘッド402と基板
ホルダー404には、高周波電源411が接続されている。高
周波電源411のON/OFFは、高周波電力ON/OFFスイッチ412
によって行なわれる。
成長装置の概念図である。各学気相成長装置は反応質チ
ャンバ401を備えている。反応室チャンバ401はガス分散
ヘッド402を備えている。反応室チャンバ401内には、半
導体基板403を載せるための基板ホルダー404が設けられ
ている。基板ホルダー404内には、半導体基板403を所望
の温度に加熱するためのヒータ405が設けられている。
ガス分散ヘッド402には、バルブ406aを含むSiH4ガス供
給ライン406が接続されている。ガス分散ヘッド402には
また、バルブ407aを含むN2Oガス供給ライン407が接続さ
れている。ガス分散ヘッド402にはまた、バルブ408aを
含むTEOSガス供給ライン408が接続されている。ガス分
散ヘッド402にはまた、バルブ409aを含むO3ガス供給ラ
イン409が接続されている。反応室チャンバ401は、真空
排気系410に接続されている。ガス分散ヘッド402と基板
ホルダー404には、高周波電源411が接続されている。高
周波電源411のON/OFFは、高周波電力ON/OFFスイッチ412
によって行なわれる。
次に、上述の化学気相成長装置を用いて、保護絶縁膜
の堆積を行なう手順を説明する。
の堆積を行なう手順を説明する。
まず、半導体基板403を基板ホルダー404の上に置き、
ヒータ405により、所望の温度、たとえば300〜400℃ま
で加熱する。
ヒータ405により、所望の温度、たとえば300〜400℃ま
で加熱する。
次に、真空排気系410を用い、反応室チャンバ401内を
所望の真空度、たとえば、10-4Torr程度まで排気する。
所望の真空度、たとえば、10-4Torr程度まで排気する。
次に、SiH4＋N2O系プラズマCVDシリコン酸化膜を堆積
する場合には、SiH4ガス供給ライン406のバルブ406a
と、N2Oガス供給ライン407のバルブ407aを開き、所定流
量のガスを反応室チャンバ401内に流しながら、10〜100
Torr程度の圧力にする。高周波電力ON/OFFスイッチ412
をONにして、高周波電源411より高周波電力を供給しプ
ラズマ反応を利用して半導体基板403の上に膜を堆積す
る。
する場合には、SiH4ガス供給ライン406のバルブ406a
と、N2Oガス供給ライン407のバルブ407aを開き、所定流
量のガスを反応室チャンバ401内に流しながら、10〜100
Torr程度の圧力にする。高周波電力ON/OFFスイッチ412
をONにして、高周波電源411より高周波電力を供給しプ
ラズマ反応を利用して半導体基板403の上に膜を堆積す
る。
続けて、TEOS＋O3系熱CVDシリコン酸化膜を堆積する
場合には、SiH4ガス、N2Oガスを止め、高周波電力の印
加を止めた後、TEOSガス供給ライン408のバルブ408aを
開き、O3ガス供給ライン409のバルブ409aを開き、TEOS
ガスとO3ガスを流す。たとえば、10〜100Torr程度の圧
力下で、10000〜50000ppmのO3を含むO2ガスを流せばよ
い。
場合には、SiH4ガス、N2Oガスを止め、高周波電力の印
加を止めた後、TEOSガス供給ライン408のバルブ408aを
開き、O3ガス供給ライン409のバルブ409aを開き、TEOS
ガスとO3ガスを流す。たとえば、10〜100Torr程度の圧
力下で、10000〜50000ppmのO3を含むO2ガスを流せばよ
い。
以下、上述の操作を繰返す。つまり、プラズマおよび
熱を利用した化学気相成長法で、SiH4と亜酸化窒素（N2
O）を主成分とするガスとTEOSとオゾン（O3）を主成分
とするガスを交互に流すことにより、同一の反応室内で
連続的に、SiH4＋N2O系プラズマCVDシリコン酸化膜とTE
OS＋O3系熱シリコン酸化膜を繰返して堆積することがで
きる。
熱を利用した化学気相成長法で、SiH4と亜酸化窒素（N2
O）を主成分とするガスとTEOSとオゾン（O3）を主成分
とするガスを交互に流すことにより、同一の反応室内で
連続的に、SiH4＋N2O系プラズマCVDシリコン酸化膜とTE
OS＋O3系熱シリコン酸化膜を繰返して堆積することがで
きる。
なお上記実施例では、第１図を参照して、第１層目の
シリコン酸化膜101および第７層目のシリコン酸化膜107
がともに、SiH4＋N2O系プラズマCVDシリコン酸化膜であ
る場合を例示したが、本発明はこれに限られるものでな
い。すなわち、500〜2000Å程度の比較的薄い両者の膜
を交互に堆積すればよい。したがって、第１層目のシリ
コン酸化膜および第７層目のシリコン酸化間のいずれ
か、あるいは両方が、TEOS＋O3系熱（プラズマ）CVDシ
リコン酸化膜であってもよい。
シリコン酸化膜101および第７層目のシリコン酸化膜107
がともに、SiH4＋N2O系プラズマCVDシリコン酸化膜であ
る場合を例示したが、本発明はこれに限られるものでな
い。すなわち、500〜2000Å程度の比較的薄い両者の膜
を交互に堆積すればよい。したがって、第１層目のシリ
コン酸化膜および第７層目のシリコン酸化間のいずれ
か、あるいは両方が、TEOS＋O3系熱（プラズマ）CVDシ
リコン酸化膜であってもよい。
また、上記実施例では、SiH4＋N2O系プラズマCVDシリ
コン酸化膜とTEOS＋O3系熱CVDシリコン酸化膜とを交互
に繰返して堆積する方法で、保護絶縁膜のすべてを形成
する場合を述べた。しかしながら、この発明はこれに限
られるものでなく、さらに耐湿性を向上させる目的で、
第５図に示すように、上述の方法で堆積した保護絶縁膜
５の上に、水分に対するバリア効果が優れていることが
知られているプラズマCVD法によるシリコン窒化膜108を
形成してもよい。
コン酸化膜とTEOS＋O3系熱CVDシリコン酸化膜とを交互
に繰返して堆積する方法で、保護絶縁膜のすべてを形成
する場合を述べた。しかしながら、この発明はこれに限
られるものでなく、さらに耐湿性を向上させる目的で、
第５図に示すように、上述の方法で堆積した保護絶縁膜
５の上に、水分に対するバリア効果が優れていることが
知られているプラズマCVD法によるシリコン窒化膜108を
形成してもよい。
また、半導体チップ21の表面に加わるモールド樹脂25
の収縮応力を低減する目的で、第６図に示すように、シ
リコン窒化膜108の上に、ポリイミド樹脂やシリコン・
ラダー・ポリマ樹脂等からなるバッファコート膜109を
組合せてもよい。
の収縮応力を低減する目的で、第６図に示すように、シ
リコン窒化膜108の上に、ポリイミド樹脂やシリコン・
ラダー・ポリマ樹脂等からなるバッファコート膜109を
組合せてもよい。
さらに、上記実施例では、有機シランの例として、TE
OSを用いた場合を例示したが、他の有機シラン、たとえ
ば、テトラメトキシシラン、テトライソプロポキシシラ
ン、ジターシャリブトキシアセトキシシランなどを用い
ても、同様の効果を奏する。
OSを用いた場合を例示したが、他の有機シラン、たとえ
ば、テトラメトキシシラン、テトライソプロポキシシラ
ン、ジターシャリブトキシアセトキシシランなどを用い
ても、同様の効果を奏する。
また、上記実施例ではシランと亜酸化窒素（酸素）あ
るいは有機シランとオゾンのみを用いて、膜堆積を行な
う場合について述べたが、これらのガスを主成分とし
て、膜のクラック耐性をさらに向上される目的で、リン
酸トリメチルエステルやボロンエチラート等のガスを添
加して、リンやボロン等の不純物をシリコン酸化膜中に
ドーピングしてもよい。ドーピング量はリンの場合３〜
10重量％、ボロンの場合２〜10重量％が好ましい。
るいは有機シランとオゾンのみを用いて、膜堆積を行な
う場合について述べたが、これらのガスを主成分とし
て、膜のクラック耐性をさらに向上される目的で、リン
酸トリメチルエステルやボロンエチラート等のガスを添
加して、リンやボロン等の不純物をシリコン酸化膜中に
ドーピングしてもよい。ドーピング量はリンの場合３〜
10重量％、ボロンの場合２〜10重量％が好ましい。
また、上記実施例では、配線構造が単層で、かつ、第
１の配線がアルミ配線の場合について述べたが、第１の
配線は高融点金属（W,Mo,Ti等）の他の金属配線、高融
点金属シリサイド（WSi2,MoSi2,TiSi2等）配線、あるい
は、多結晶シリコン配線であっても同様の効果を奏す
る。また、これらの配線構造は多層構造であってもよ
い。
１の配線がアルミ配線の場合について述べたが、第１の
配線は高融点金属（W,Mo,Ti等）の他の金属配線、高融
点金属シリサイド（WSi2,MoSi2,TiSi2等）配線、あるい
は、多結晶シリコン配線であっても同様の効果を奏す
る。また、これらの配線構造は多層構造であってもよ
い。
また、上記実施例ではTEOS＋O3系熱CVDシリコン酸化
膜を堆積する手段として、SiH4＋N2O系プラズマCVDシリ
コン酸化膜の成膜条件をほとんど変えずに、流すガスの
みを変える方法について述べた。しかしながら、TEOS＋
O3系熱CVDシリコン酸化膜の膜質やステップカバレッジ
をさらに向上させる目的で、SiH4＋N2O系プラズマCVDシ
リコン酸化膜の成膜条件を意識的に変えてもよい。たと
えば、第７図に示すように、「TEOSとオゾンガス」を流
すのに同期させて、膜形成温度を低くして、TEOS＋O3系
熱CVDシリコン酸化膜を堆積すれば、気相中で発生する
反応性ラジカルの量が減り、気相中での反応が抑制さ
れ、かつ、TEOSとオゾンによる基板表面での表面縮合化
反応による膜堆積（表面反応）の割合が相対的に増すの
で、さらにステップカバレッジの優れたTEOS＋O3系熱CV
Dシリコン酸化膜を得ることができる。
膜を堆積する手段として、SiH4＋N2O系プラズマCVDシリ
コン酸化膜の成膜条件をほとんど変えずに、流すガスの
みを変える方法について述べた。しかしながら、TEOS＋
O3系熱CVDシリコン酸化膜の膜質やステップカバレッジ
をさらに向上させる目的で、SiH4＋N2O系プラズマCVDシ
リコン酸化膜の成膜条件を意識的に変えてもよい。たと
えば、第７図に示すように、「TEOSとオゾンガス」を流
すのに同期させて、膜形成温度を低くして、TEOS＋O3系
熱CVDシリコン酸化膜を堆積すれば、気相中で発生する
反応性ラジカルの量が減り、気相中での反応が抑制さ
れ、かつ、TEOSとオゾンによる基板表面での表面縮合化
反応による膜堆積（表面反応）の割合が相対的に増すの
で、さらにステップカバレッジの優れたTEOS＋O3系熱CV
Dシリコン酸化膜を得ることができる。
また、上記実施例では、本発明を半導体基板表面にDR
AM素子が形成された半導体装置に適用した場合を述べた
が、他の保護絶縁膜を有する半導体装置に適用しても、
同様の効果を奏する。
AM素子が形成された半導体装置に適用した場合を述べた
が、他の保護絶縁膜を有する半導体装置に適用しても、
同様の効果を奏する。
第８図は、半導体基板表面にSRAM素子が形成された半
導体装置の断面図である。第８図を参照して、シリコン
半導体基板１の表面にSRAM素子310が形成されている。S
RAM素子310は、素子分離酸化膜313で分離された活性領
域に形成されたＰ型ウェル領域311とＮ型ウェル領域312
とを含む。Ｐ型ウェル領域311の主表面にはＮ型不純物
拡散層315が形成されている。Ｎ型ウェル312の主表面に
はＰ型不純物拡散層316が形成されている。Ｐ型ウェル
領域311およびＮ型ウェル領域312の上方には、ゲート電
極314が形成されている。SRAM素子310は、Ｐ型ウェル領
域311およびＮ型ウェル領域312の上方に設けられた多結
晶シリコン配線317を含む。SRAM素子310を覆うように第
１の絶縁膜３が形成されている。第１の絶縁膜３の上に
は第１の配線４が形成されている。第１の配線４はボン
ディングパッド部６を含む。第１の配線４を覆うように
保護絶縁膜５が形成されている。保護絶縁膜５は、第１
の配線４を覆うように設けられた、第１層目のSiH4＋N2
O系プラズマCVDシリコン酸化膜101を含む。第１層目の
シリコン酸化膜101の上には、第２層目のTEOS＋O3系熱C
VDシリコン酸化膜102が形成されている。第２層目のシ
リコン酸化膜102の上には、第３層目のSiH4＋N2O系プラ
ズマCVDシリコン酸化膜103が形成されている。第３層目
のシリコン酸化膜103の上には第４層目のTEOS＋O3系熱C
VDシリコン酸化膜104が設けられている。第４層目のTEO
S＋O3系熱CVDシリコン酸化膜104の上には、第５層目のS
iH4＋N2O系プラズマCVDシリコン酸化膜105が形成されて
いる。第５層目のシリコン酸化膜105の上には、第６層
目のTEOS＋O3系熱CVDシリコン酸化膜106が形成されてい
る。第６層目のシリコン酸化膜106の上には、第７層目
のSiH4＋N2O系プラズマCVDシリコン酸化膜107が形成さ
れている。ボンディングパッド部６には、ボンディング
ワイヤ24が接続されている。当該半導体装置は、モール
ド樹脂25により全体がパッケージされている。
導体装置の断面図である。第８図を参照して、シリコン
半導体基板１の表面にSRAM素子310が形成されている。S
RAM素子310は、素子分離酸化膜313で分離された活性領
域に形成されたＰ型ウェル領域311とＮ型ウェル領域312
とを含む。Ｐ型ウェル領域311の主表面にはＮ型不純物
拡散層315が形成されている。Ｎ型ウェル312の主表面に
はＰ型不純物拡散層316が形成されている。Ｐ型ウェル
領域311およびＮ型ウェル領域312の上方には、ゲート電
極314が形成されている。SRAM素子310は、Ｐ型ウェル領
域311およびＮ型ウェル領域312の上方に設けられた多結
晶シリコン配線317を含む。SRAM素子310を覆うように第
１の絶縁膜３が形成されている。第１の絶縁膜３の上に
は第１の配線４が形成されている。第１の配線４はボン
ディングパッド部６を含む。第１の配線４を覆うように
保護絶縁膜５が形成されている。保護絶縁膜５は、第１
の配線４を覆うように設けられた、第１層目のSiH4＋N2
O系プラズマCVDシリコン酸化膜101を含む。第１層目の
シリコン酸化膜101の上には、第２層目のTEOS＋O3系熱C
VDシリコン酸化膜102が形成されている。第２層目のシ
リコン酸化膜102の上には、第３層目のSiH4＋N2O系プラ
ズマCVDシリコン酸化膜103が形成されている。第３層目
のシリコン酸化膜103の上には第４層目のTEOS＋O3系熱C
VDシリコン酸化膜104が設けられている。第４層目のTEO
S＋O3系熱CVDシリコン酸化膜104の上には、第５層目のS
iH4＋N2O系プラズマCVDシリコン酸化膜105が形成されて
いる。第５層目のシリコン酸化膜105の上には、第６層
目のTEOS＋O3系熱CVDシリコン酸化膜106が形成されてい
る。第６層目のシリコン酸化膜106の上には、第７層目
のSiH4＋N2O系プラズマCVDシリコン酸化膜107が形成さ
れている。ボンディングパッド部６には、ボンディング
ワイヤ24が接続されている。当該半導体装置は、モール
ド樹脂25により全体がパッケージされている。
このように、構成される半導体装置であっても、前述
の実施例と同様の効果を実現する。
の実施例と同様の効果を実現する。
また、半導体基板の表面に形成される素子はDRAM素子
やSRAM素子以外の他の素子、たとえばEPROM素子、E2PRO
M素子、マイクロコンピュータ回路素子、CMOS論理回路
素子、バイポーラトランジスタ素子等の素子であっても
よい。
やSRAM素子以外の他の素子、たとえばEPROM素子、E2PRO
M素子、マイクロコンピュータ回路素子、CMOS論理回路
素子、バイポーラトランジスタ素子等の素子であっても
よい。
［発明の効果］ 以上説明したとおり、この発明に係る半導体装置によ
れば、ステップカバレッジ性のよいシリコン酸化膜と膜
質のよいシリコン酸化膜とを交互に、少なくとも、３層
以上、積層することによって保護絶縁膜を形成してい
る。この保護絶縁膜は両方の膜の長所を活かすことがで
き耐クラック性に優れ、しかもステップカバレッジ性や
平坦性が良好となる。その結果、モールド樹脂の収縮応
力により発生する保護絶縁膜のクラックを防止でき、信
頼性レベルの高い半導体装置が得られるという効果を奏
する。
れば、ステップカバレッジ性のよいシリコン酸化膜と膜
質のよいシリコン酸化膜とを交互に、少なくとも、３層
以上、積層することによって保護絶縁膜を形成してい
る。この保護絶縁膜は両方の膜の長所を活かすことがで
き耐クラック性に優れ、しかもステップカバレッジ性や
平坦性が良好となる。その結果、モールド樹脂の収縮応
力により発生する保護絶縁膜のクラックを防止でき、信
頼性レベルの高い半導体装置が得られるという効果を奏
する。
この発明の他の局面に従う半導体装置の製造方法によ
れば、ステップカバレッジ性のよいシリコン酸化膜と膜
質の良いシリコン酸化膜とを交互に積層することによっ
て、保護絶縁膜を形成することができる。得られた保護
絶縁膜は、両方の膜の長所が活かされ、耐クラック性に
優れ、しかも、ステップ・カバレッジ性や平坦性の良好
なものとなる。そのため、モールド樹脂の収縮応力によ
り発生する保護絶縁膜のクラックを防止でき、信頼性レ
ベルの高い半導体装置が得られるという効果を奏する。
れば、ステップカバレッジ性のよいシリコン酸化膜と膜
質の良いシリコン酸化膜とを交互に積層することによっ
て、保護絶縁膜を形成することができる。得られた保護
絶縁膜は、両方の膜の長所が活かされ、耐クラック性に
優れ、しかも、ステップ・カバレッジ性や平坦性の良好
なものとなる。そのため、モールド樹脂の収縮応力によ
り発生する保護絶縁膜のクラックを防止でき、信頼性レ
ベルの高い半導体装置が得られるという効果を奏する。
第１図は、この発明の一実施例に係る半導体装置の断面
図である。 第2A図〜第2G図は、第１図に示す半導体装置の製造工程
を断面図で示したものである。 第3A図および第3B図は、それぞれ、SiH4＋N2O系プラズ
マCVDシリコン酸化膜の堆積方法のよい例と悪い例を断
面図で示したものである。 第3C図および第3D図は、それぞれ、TEOS＋O3系熱CVDシ
リコン酸化膜の堆積のよい例と悪い例を断面図で示した
ものである。 第４図は、保護絶縁膜の堆積に用いられる化学気相成長
装置の概略図である。 第５図は、この発明の他の実施例に係る半導体装置の断
面図である。 第６図は、この発明のさらに他の実施例に係る半導体装
置の断面図である。 第７図は、TEOS＋O3系熱CVDシリコン酸化膜の堆積条件
の一例を示した図である。 第８図は、この発明のさらに他の実施例に係る半導体装
置の断面図である。 第９図は、従来のモールド樹脂封止型パッケージの半導
体装置の断面図である。 第10図は、第９図におけるＡ部分の拡大図である。 第11A図〜第11F図は、第10図に示す半導体装置の製造方
法を断面図で示したものである。 第12図は、従来の、モールド樹脂封止型パッケージの半
導体装置の、問題点を図示した概念図である。 第13図は、第12図におけるＡ部分の拡大図である。 第14A図は、シランを用いて堆積した従来のシリコン酸
化膜の問題点を図示した断面図である。 第14B図は、TEOSと酸素を用いた従来のプラズマCVDシリ
コン酸化膜の問題点を図示した断面図である。第14C図
は、有機シランとオゾンを用いた従来の熱CVD・シリコ
ン酸化膜の問題点を図示した断面図である。第14D図
は、表面縮合化反応を図示した図である。 図において、１はシリコン半導体基板、２はDRAM素子、
４は第１の配線、５は保護絶縁膜、101,103,105,107は
膜中にSiOH結合をほとんど含まないシリコン酸化膜層、
102,104,106はSiOH結合を多く含むシリコン酸化膜層で
ある。 なお、各図中、同一符号は同一または相当部分を示す。
図である。 第2A図〜第2G図は、第１図に示す半導体装置の製造工程
を断面図で示したものである。 第3A図および第3B図は、それぞれ、SiH4＋N2O系プラズ
マCVDシリコン酸化膜の堆積方法のよい例と悪い例を断
面図で示したものである。 第3C図および第3D図は、それぞれ、TEOS＋O3系熱CVDシ
リコン酸化膜の堆積のよい例と悪い例を断面図で示した
ものである。 第４図は、保護絶縁膜の堆積に用いられる化学気相成長
装置の概略図である。 第５図は、この発明の他の実施例に係る半導体装置の断
面図である。 第６図は、この発明のさらに他の実施例に係る半導体装
置の断面図である。 第７図は、TEOS＋O3系熱CVDシリコン酸化膜の堆積条件
の一例を示した図である。 第８図は、この発明のさらに他の実施例に係る半導体装
置の断面図である。 第９図は、従来のモールド樹脂封止型パッケージの半導
体装置の断面図である。 第10図は、第９図におけるＡ部分の拡大図である。 第11A図〜第11F図は、第10図に示す半導体装置の製造方
法を断面図で示したものである。 第12図は、従来の、モールド樹脂封止型パッケージの半
導体装置の、問題点を図示した概念図である。 第13図は、第12図におけるＡ部分の拡大図である。 第14A図は、シランを用いて堆積した従来のシリコン酸
化膜の問題点を図示した断面図である。 第14B図は、TEOSと酸素を用いた従来のプラズマCVDシリ
コン酸化膜の問題点を図示した断面図である。第14C図
は、有機シランとオゾンを用いた従来の熱CVD・シリコ
ン酸化膜の問題点を図示した断面図である。第14D図
は、表面縮合化反応を図示した図である。 図において、１はシリコン半導体基板、２はDRAM素子、
４は第１の配線、５は保護絶縁膜、101,103,105,107は
膜中にSiOH結合をほとんど含まないシリコン酸化膜層、
102,104,106はSiOH結合を多く含むシリコン酸化膜層で
ある。 なお、各図中、同一符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−58353（ＪＰ，Ａ) 特開 平１−183845（ＪＰ，Ａ) 特開 平４−218947（ＪＰ，Ａ)
Claims (2)
- 【請求項１】素子が水分、応力等の外部環境により変化
を起さないようにするために、素子表面部に保護絶縁膜
が被覆されてなる半導体装置であって、 前記素子が形成された半導体基板と、 当該半導体装置の最上層部に設けられた配線パターン
と、 前記配線パターンを被覆するように、前記半導体基板の
上に堆積された保護絶縁膜とを備え、 前記保護絶縁膜は、シランと酸素または亜酸化窒素を主
成分とするガスを用いた化学気相成長法で形成される、
膜中にSiOH結合をほとんど含まない第１のシリコン酸化
膜層と、有機シランとオゾンを主成分とするガスを用い
た化学気相成長法で形成される、膜中に前記第１のシリ
コン酸化膜層よりもSiOH結合をより多く含む第２のシリ
コン酸化膜層と、を含み、 前記第１のシリコン酸化膜層と前記第２のシリコン酸化
膜層とは交互に、少なくとも、３層以上、積層されてい
る、半導体装置。 - 【請求項２】素子が水分、応力等の外部環境により変化
を起さないようにするために、素子表面部に保護絶縁膜
が被覆されてなる半導体装置の製造方法において、 化学気相成長法により前記保護絶縁膜を形成するにあた
り、 シランと酸素または亜酸化窒素を主成分にするガスと、
有機シランとオゾンを主成分とするガスと、を交互に流
すことを特徴とする、半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2142192A JP2700351B2 (ja) | 1990-05-30 | 1990-05-30 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2142192A JP2700351B2 (ja) | 1990-05-30 | 1990-05-30 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0434936A JPH0434936A (ja) | 1992-02-05 |
| JP2700351B2 true JP2700351B2 (ja) | 1998-01-21 |
Family
ID=15309532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2142192A Expired - Lifetime JP2700351B2 (ja) | 1990-05-30 | 1990-05-30 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2700351B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE183140T1 (de) * | 1992-12-22 | 1999-08-15 | Canon Kk | Tintenstrahldruckkopf und herstellungsverfahren und druckgerät mit tintenstrahldruckkopf |
| JPH1092810A (ja) * | 1996-09-10 | 1998-04-10 | Mitsubishi Electric Corp | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01183845A (ja) * | 1988-01-19 | 1989-07-21 | Seiko Epson Corp | 固体撮像装置の製造方法 |
| JPH0258353A (ja) * | 1988-08-24 | 1990-02-27 | Mitsubishi Electric Corp | 半導体装置 |
| JP2646878B2 (ja) * | 1990-05-08 | 1997-08-27 | 日本電気株式会社 | 半導体装置およびその製造方法 |
-
1990
- 1990-05-30 JP JP2142192A patent/JP2700351B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0434936A (ja) | 1992-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2814009B2 (ja) | 半導体装置の製造方法 | |
| US6963125B2 (en) | Electronic device packaging | |
| US5525546A (en) | Semiconductor device and method of manufacturing thereof | |
| US5459105A (en) | Method of manufacturing a semiconductor device having multilayer insulating films | |
| US4091407A (en) | Combination glass/low temperature deposited Siw Nx Hy O.sub.z | |
| US4097889A (en) | Combination glass/low temperature deposited Siw Nx Hy O.sub.z | |
| JP4168397B2 (ja) | 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層 | |
| JP2700351B2 (ja) | 半導体装置およびその製造方法 | |
| JP2668043B2 (ja) | 保護絶縁膜を有する半導体装置，その製造方法およびその製造装置 | |
| KR20010086329A (ko) | 반도체 장치 및 그 제조방법 | |
| JP2826787B2 (ja) | 半導体装置 | |
| US5126825A (en) | Wiring structure of a semiconductor device with beta tungsten | |
| JP3026154B2 (ja) | 半導体装置の層間絶縁膜形成方法 | |
| JPH056890A (ja) | パツシベーシヨン多層膜を備えた半導体装置及びその製造方法 | |
| JP2579142B2 (ja) | 樹脂封止型半導体装置 | |
| JP2659600B2 (ja) | 半導体装置の製造方法 | |
| JPH03175632A (ja) | 半導体装置およびその製造方法 | |
| JPS60113435A (ja) | 半導体装置およびその製造方法 | |
| JP3093224B2 (ja) | 半導体装置 | |
| TW415009B (en) | Two-stage fabrication method of void free dielectrics | |
| JPS6210017B2 (ja) | ||
| JPS6035536A (ja) | 多層配線の製造方法 | |
| JPS5974651A (ja) | 半導体装置 | |
| JPH0744218B2 (ja) | 半導体装置およびその製造方法 | |
| JP3270245B2 (ja) | 半導体装置とその製造方法 |