JPH0434936A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、一般に半導体装置に関するものであり、よ
り特定的には、素子が水分、応力等の外部環境により変
化を起さないようにするために素子表面部に保護絶縁膜
が被覆されてなる半導体装置に関するものである。この
発明は、さらに、そのような半導体装置の製造方法に関
するものである。

［従来の技術］ 半導体装置は、通常、半導体基板上に素子が形成された
後、素子が水分、応力等の外部環境により変化を起さな
いようにするために、素子表面部に保護絶縁膜が被覆さ
れ、さらにモールド樹脂パッケージやセラミックパッケ
ージに収められる。

第９図は、従来のモールド樹脂封止型パッケージの半導
体装置の断面図である。第１０図は、第９図におけるＡ
部分の拡大図である。

第９図を参照して、チップ２１がダイパッド部２３ａの
上に載置されている。チップ２１には、素子が形成され
ている。チップ２１の電極とリード部２３ｂは、ボンデ
ィングワイヤ２４によって電気的に接続されている。ダ
イパッド！２３ａとリード部２３ｂとを合せて、リード
フレーム２３と呼ばれている。チップ２１の上には、保
護絶縁膜５が形成されている。チップ２１は、モールド
樹脂封止材２５によって封止されている。

第１０図を参照して、上述のチップの構造をさらに詳細
に説明する。ここでは、ＤＲＡＭ　（ＤＹｎａｍｉｃ　
　Ｒａｎｄｏｍ　　Ａｃｃｅｓｓ　　Ｍｅｍｏｒｙ）デ
バイスを例にとり、説明する。シリコン半導体基板１の
表面にＤＲＡＭ素子２（スタックセル）が形成されてい
る。ＤＲＡＭ素子２上には、第１の絶縁膜が３が堆積さ
れている。第１の絶縁膜３の上には、第１の配線４が形
成されている。第１の配線４を覆うように、保護絶縁膜
５が堆積されている。保護絶縁膜５には、ポンディング
パッド部６を露出させるための開口部５ａが設けられて
いる。ポンディングパッド部６には、外部リード２３ｂ
と第１の配線４を接続するためのボンディングワイヤ２
４が接続されている。

次に、第１０図に示すＤＲＡＭデバイスの製造方法を、
第１１Ａ図〜第１１Ｆ図を参照しながら説明する。

なお、配線構造としては、多結晶シリコン配線、高融点
金属シリサイド配線、高融点金属配線、アルミニウム配
線などからなる多層配線構造が一般的であるが、ここで
は、話を簡単にするために、配線構造は単層とし、第１
０図における第１の配線４がアルミ配線である場合につ
いて説明する。

第１１Ａ１ｍを参照して、シリコン半導体基板１に表面
に、素子分離用酸化膜３０１、トランスファ・ゲート電
極３０２、不純物拡散層３０３、ワード線３０４、記憶
ノード３０５、キャパシタ絶縁膜３０６およびセルプレ
ート３０７から構成されるＤＲＡＭ素子（スタックセル
）２を形成する。

次に、第１１Ｂ図を参照して、ＤＲＡＭ素子２の形成さ
れたシリコン半導体基板１の上に、第１の絶縁膜３を堆
積する。その後、第１の絶縁膜３中に、写真製版とエツ
チング法を用いて、所望の部分にコンタクト孔３０８を
形成する。次に、ビット線として、第１の配線４である
アルミ配線を形成する。アルミ配線４は、ポンディング
パッド部６を含む。

第１１Ｃ図を参照して、第１の配線４を覆うように、シ
リコン半導体基板１の上に、たとえば、シラン（ＳｉＨ
４）と亜酸化窒素（Ｎ２０）ガスを用い、３００〜４０
０℃の膜堆積温度で、プラズマを用いた化学気相成長法
（ＣＶＤ法）により、保護絶縁膜５であるシリコン酸化
膜を堆積する。

第１１Ｄ図を参照して、写真製版およびエツチング法を
用いて、保護絶縁膜５中に、ワイヤボンディングを行な
うためのポンディングパッド部６を露ａさせるための開
口部５ａを形成する。

第９図および第１１Ｅ図を参照して、素子の形成された
半導体基板１をダイシングにより、半導体チップ２１と
して切出す。その後、半導体チップ２１を、リードフレ
ーム２３のダイパッド部２３ａに半田や導電性樹脂を用
いて接着する。次に、ポンディングパッド部６とリード
フレームのリード部２３ｂを、ボンディングワイヤ２４
で接続する。

第１１Ｆ図を参照して、最後に、モールド樹脂２５によ
り全体をパッケージする。

［発明が解決しようとする課題］ 従来のモールド樹脂封止型パッケージ半導体装置は以上
のように構成されており、以下に述べる問題点があった
。

半導体装置の高機能化に伴い、第１２図を参照して、半
導体チップ２１の面積はますます大きくなる傾向にある
。このような大面積半導体チップをパッケージする場合
、図示のごとく、モールド樹脂２５の収縮応力２６が問
題を引起すようになる。すなわち、モールド樹脂２５の
収縮応力２６が半導体チップ２１の表面に加わることに
より、第１３図（第１２図におけるＡ部拡大図）に示す
ように、第１の配線４（アルミ配線）の機械的変形（ア
ルミ配線のスライド現象）が起り、これに伴って、保護
絶縁膜５にクラック８が発生する。

保護絶縁膜５にこのようなりラック８が発生すると、外
部からモールド樹脂２５を通って進入して（ろ水分９が
第１の配線４にまで達し、この第１の配線４を腐食させ
る。このような腐食部分１０は、半導体装置の耐湿性等
の信頼性レベルを低下させ、問題であった。

このような問題点を解決する方法として、第１の配線４
の段差部の機械的強度をモールド樹脂２５の収縮応力２
６に耐え得るまで大きくすることが考えられる。しかし
ながら、従来の手段を用いて堆積したシラン系シリコン
酸化膜では、第１４Ａ図に示すように、第１の配線４の
段差部３１においてシリコン酸化膜３０のステップカバ
レッジが悪く、解決策として用いることはできなかった
。

また、有機シラン、たとえばテトラエトキシシラン（以
下、ＴＥ０１という）と酸素を用いたプラズマＣＶＤ・
シリコン酸化膜の場合でも、第１４Ｂ図のように、第１
の配線４の段差部３３でのシリコン酸化膜３２のステッ
プカバレッジは、シラン系シリコン酸化膜（第１４Ａ図
）よりは若干よいものの、十分ではない。

段差部のステップカバレッジからみれば、第１４Ｃ図に
示す、有機シラン、たとえばＴＥ０１とオゾンを用いた
熱ＣＶＤ・シリコン酸化膜３４が優れている。この膜は
、基板表面での化学気相反応（表面縮合化反応という）
が主であるため、非常に良好なステップカバレッジを有
する。

ここで、表面縮合化反応について、簡単に説明しておく
。第１４Ｄ図に、横巾らによって提案されている表面縮
合化反応のモデルを示す（第１２回ＶＬＳＩフォーラム
：平坦化膜形成とＣＶＤ材料）。図を参照して、ＴＥ０
１と０３が基板１の表面近くまで到達する。０３の働き
により、ＴＥ０１の重合体５０ができる。ＴＥ０１の重
合体５０は、基板１の表面に吸着され、さらに他のＴＥ
０１の重合体５０が結付いて、大きな分子量の重合体が
作られる。大きな分子量の重合体は液体に似た挙動を示
し、表面張力により移動し、段差部に溜まりやすくなる
。結果として、ステップカバレッジ性のよい膜３４が得
られるのである。

表面縮合化反応により得たシリコン酸化膜は良好なステ
ップカバレッジ性を示すが、第１４Ｃ図に示すように、
膜厚が厚くなると膜自身の収縮応力により、クラック３
５が発生しやすいという問題点があり、この用途には使
えなかった。

この発明は、上記のような問題点を解決するためになさ
れたもので、モールド樹脂の収縮応力に耐え得るように
改良された保護絶縁膜を有する、半導体装置およびその
製造方法を提供することにある。

［課題を解決するための手段］ 上記目的を達成するために、この発明に従う半導体装置
は、素子が水分、応力等の外部環境により変化を起さな
いようにするために素子表面部に保護絶縁膜が被覆され
てなるものである。当該半導体装置は、上記素子が形成
された半導体基板と、当該半導体装置の最上層部に設け
られた配線パターンと、上記配線パターンを被覆するよ
うに上記半導体基板の上に堆積された保護絶縁膜と、を
備えている。保護絶縁膜は、膜中にＳｉＯＨ結合をほと
んど含まない第１のシリコン酸化膜層と、膜中に上記第
１のシリコン酸化膜層よりもＳｉＯＨ結合をより多く含
む第２のシリコン酸化膜層と、を含む。上記第１のシリ
コン酸化膜層と上記第２のシリコン酸化膜層とは交互に
積層されている。

この発明で用いられる第１のシリコン酸化膜は、シラン
と酸素または亜酸化窒素を主成分とするガスを用い、プ
ラズマまたは熱を利用した化学気相成長法で堆積される
のが好ましい。第２のシリコン酸化膜は、有機シランと
オゾンを主成分とするガスを用い、プラズマや熱を利用
した化学気相成良法で堆積されるのが好ましい。

この発明の他の局面に従う方法は、素子が水分、応力等
の外部環境により、変化を起さないようにするために素
子表面部に保護絶縁膜が被覆されてなる半導体装置の製
造方法に係るものである。そして、化学気相成長法によ
り上記保護絶縁膜を形成するにあたり、シランと酸素ま
たは亜酸化窒素を主成分とするガスと、有機シランとオ
ゾンを主成分とするガスと、を交互に流すことを特徴と
する。

［作用コ この発明に係る半導体装置によれば、保護絶縁膜は、膜
中にＳｉＯＨ結合をほとんど含まない第１のシリコン酸
化膜層と、膜中に上記第１のシリコン酸化膜層よりもＳ
ｉＯＨ結合をより多く含む第２のシリコン酸化膜層と、
を含んでいる。第１のシリコン酸化膜層は、ＳｉＯＨ結
合をほとんど含まないため、膜質（絶縁性、熱的安定性
）が良好である。一方、第２のシリコン酸化膜層は、上
述の表面縮合化反応により得られるものであり、膜中に
上記第１のシリコン酸化膜層よりもＳｉＯＨ結合をより
多く含むので膜質はよくないが、ステップカバレッジ性
に優れる。これらの性質を有する第１のシリコン酸化膜
層と第２のシリコン酸化膜層とを交互に積層することに
よって、保護絶縁膜を形成しているので、両方の膜の長
所を活かすことができ、当該保護絶縁膜は耐クラツク性
に優れ、しかもステップカバレッジ性や平坦性が良好と
なる。

この発明の他の局面に従う半導体装置の製造方法によれ
ば、化学気相成長法により保護絶縁膜を形成するにあた
り、シランと酸素または亜酸化窒素を主成分とするガス
と、有機シランとオゾンを主成分とするガスと、を交互
に流すことを特徴とする。シランと酸素または亜酸化窒
素を主成分とするガスを用いるプラズマ化学気相成長法
は、膜質の良好な第１のシリコン酸化膜を与える。一方
、有機シランとオゾンを主成分とするガスを用いるプラ
ズマ化学気相成長法は、表面縮合化反応が主であるため
、ステップカバレッジ性に優れる第２のシリコン酸化膜
を与える。このような特徴を有する第１のシリコン酸化
膜と第２のシリコン酸化膜とから保護絶縁膜が形成され
るので、両方の膜の長所を活かすことができ、耐クラツ
ク性に優れ、かつステップカバレッジ性や平坦性の良好
な保護絶縁膜となる。

［実施例］ 以下、この発明の一実施例を図について説明する。

第１図は、この発明の一実施例に係る半導体装置の断面
図である。

シリコン半導体基板１の表面に、ＤＲＡＭ素子（スタッ
クセル）２が形成されている。ＤＲＡＭ素子２を覆うよ
うに第１の絶縁膜３が形成されている。第１の絶縁膜３
の上には、第１の配線４のパターンが形成されている。

第１の配線４のパターンは、ポンディングパッド部６を
含む。第１の配線４のパターンを覆うように、保護絶縁
膜５が形成されている。保護絶縁膜５には、ポンディン
グパッド部６を露出させるための開口部５ａが設けられ
ている。

保護絶縁膜５は、策１の配線４のパターンを覆うように
、設けられた、第１層目のＳｉＨ４＋Ｎ２０系プラズマ
ＣＶＤシリコン酸化膜１０１を含む。Ｓ　ｉＨ４＋Ｎ２
０系プラズマＣＶＤシリコン酸化膜とは、シラン（Ｓｉ
Ｈ４）と亜酸化窒素を用いて、プラズマＣＶＤ。法によ
り形成したシリコン酸化膜である。このシリコン酸化膜
は膜中１：ＳｉＯＨ結合をほとんど含まないので、膜質
（絶縁性、熱的安定性）が良好である。しかし、この膜
は気相中での膜形成過程が主であるので、ステップカバ
レッジ性がよくない。厚い膜を堆積すると、オーバハン
グ形状となる。それゆえに、このシリコン酸化膜の厚み
は、５００〜２００ＯＡの範囲にあるのが好ましい。

第１層目（７）　Ｓ　ｉＨ４＋　Ｎ　２０系プラズマＣ
ＶＤシリコン酸化膜１０１を覆うように、第２層目のＴ
ＥＯ８＋０３系熱ＣｖＤシリコン酸化膜１０２が形成さ
れている。ＴＥＯ８＋０３系熱ＣＶＤシリコン酸化膜と
は、テトラエトキシシランとオゾンガスを用いて、熱Ｃ
ＶＤ法により形成したシリコン酸化膜である。このシリ
コン酸化膜は、半導体基板の表面での表面縮合化反応が
膜形成過程の主流であるため、ステップカバレッジ性は
非常に良好である。しかし、膜中に、ＳｉＯＨ結合を多
く含むため、膜質（絶縁性、熱的安定性）がよくない。

第２層目のＴＥＯ８＋０３系熱ＣｖＤシリコン酸化膜１
０２を覆うように、第３層目のＳｉＨ４十Ｎ２０系プラ
ズマＣＶＤシリコン酸化膜１０３が形成されている。第
３層目のＳｉＨ４＋Ｎ２０系プラズマＣＶＤシリコン酸
化膜１０３の上に第４層目のＴＥＯ５＋０３系熱ＣＶＤ
シリコン酸化膜１０４が形成されている。第４層目のＴ
ＥＯ８＋０３系熱ＣＶＤシリコン酸化膜１０４の上に、
第５層目（７）Ｓ　ｉ　Ｈ４＋Ｎ２０系プラズマＣｖＤ
シリコン酸化膜１０５が形成されている。第５層目のＳ
ｉＨ４＋Ｎ２０系プラズマＣＶＤシリコン酸化膜１０５
の上に、第６層目のＴＥＯ８＋０３系熱ＣＶＤシリコン
酸化膜１０６が形成されている。

第６層目のＴＥＯ８＋０３系熱ＣＶＤシリコン酸化膜１
０６の上に、第７層目ノＳ　ｉＨ４＋Ｎ２０系プラズマ
ＣＶＤシリコン酸化膜１０７が形成されている。ポンデ
ィングパッド部６には、リードフレームのリード部を接
続するためのボンディングワイヤ２４が接続されている
。半導体装置全体は、モールド樹脂封止材２５によって
モールドパッケージされている。

このように構成される保護絶縁膜は、ＳｉＨ４＋Ｎ２０
系プラズマＣＶＤシリコン酸化膜の持つ良好な膜質性と
、ＴＥｏＳ＋０３系熱ＣＶＤシリコン酸化膜の持つ良好
なステップカバレッジ性とを併せ持つ。したがって、こ
の保護絶縁膜５は耐クラツク性に優れ、しかも、ステッ
プカバレッジ性や平坦性も良好となる。そのため、モー
ルド樹脂２５の収縮応力によって、保護絶縁膜５にクラ
ックが発生したりすることはない。その結果、信頼性レ
ベルの高い半導体装置が得られる。

次に、第１図に示す半導体装置の製造方法を、第２ＡＩ
Ｍ〜第２Ｇ図を参照しながら説明する。

第２Ａ図を参照して、シリコン半導体基板１の表面に、
素子分離用酸化膜３０１、トランスファゲート電極３０
２、不純物拡散層３０３、ワード線３０４、記憶ノード
３０５、キャパシタ絶縁膜３０６、セルプレート３０７
から構成されるＤＲＡＭ素子（スタックセル）２を形成
する。

第２Ｂ図を参照して、ＤＲＡＭ素子２を含むシリコン半
導体基板１の表面全面に、第１の絶縁膜３を堆積する。

続いて、写真製版およびエツチング法を用いて、第１の
絶縁膜３の所望の部分にコンタクト孔３０８を開口する
。次に、ビット線として、アルミ配線である第１の配線
４を形成する。

第１の配線４は、ポンディングパッド部６を含む。

第２Ｃ図を参照して、第１の配線４上に、ＳｉＨ４とＮ
２ｏを用い、３００〜４５０℃の膜堆積温度で、プラズ
マＣＶＤにより、第１層目のＳｉＨ４＋Ｎ２０系プラズ
マＣＶＤシリコン酸化膜１０１を堆積する。この膜は、
クラック耐性に優れているが、ステップカバレッジは十
分でないので、あまり、膜厚を大きくし過ぎると、第３
Ｂ図に示すように、第１の配線４の段差部２０４でオー
バハング形状を生じてしまうので、第１の配線４の段差
部２０４での膜２０３のステップ・カバレッジが悪くな
る。そこで、第３Ａ図のように、膜厚１、は５００〜２
００ＯＡ程度と薄くして、第１の配線４の段差部２０４
でオーバハング形状が起こらないようにする必要がある
。

第２Ｄ図を参照して、ＴＥ０１とオゾン（０３）を流し
、３００〜４５０℃の膜堆積温度で熱ＣＶＤ法により、
第２層目のＴＥＯ８＋０３系熱ＣＶＤシリコン酸化膜１
０２を堆積する。この膜は、膜自身の収縮応力が大きい
ので、第３Ｄ図に示すように、厚い膜２０７を堆積する
と、クラック２０８が発生しやすい。そのため、サブミ
クロンレベルの配線間隔の場合、第３Ｃ図を参照して、
膜厚は平坦部の膜厚ｔ２で５００〜２００ＯＡ程度とす
る必要がある。この膜は、前述のようにステップカバレ
ッジが良好であるため、このような比較的薄い膜を堆積
した場合であっても、各ステップにおいて、第１の配線
４の段差部の平坦化を進めることができる。

第２Ｅ図を参照して、ＳｉＨ４とＮ２０を用い、プラズ
マＣＶＤ法により、第３層目のＳｉＨ４十Ｎ２０系プラ
ズマＣＶＤシリコン酸化膜１０３を堆積する。この膜の
膜厚は、５００〜２００ＯＡ程度とする。

第２Ｆ図を参照して、同様の方法により、第４層目のＴ
ＥＯ８＋０３系熱ＣＶＤシリコン酸化膜１０４を堆積す
る。この膜の膜厚は、平坦部で、５００〜２００ＯＡ程
度とする。

以下繰返して、第５層目の、ＳｉＨ４＋Ｎ２０系プラズ
マＣＶＤシリコン酸化膜１０５、第６層目の、ＴＥＯ８
＋０３系熱ＣＶＤシリコン酸化膜１０６、第７層目の、
Ｓ　ｉＨ４＋Ｎ２０系プラズマＣＶＤシリコン酸化膜１
０７を堆積することにより、保護絶縁膜５を形成する。

次に、写真製版やエツチング法を用いて、保護絶縁膜５
中に、ポンディングパッド部６を露出させるための開口
部５ａを形成する。

第２Ｆ図および第９図を参照して、素子の形成された半
導体基板をダイシングにより半導体チップ２１として切
出した後、リードフレーム２３のグイパッド２３ａに半
田や、導電性の接着剤を用いて接着する。

次に、第２Ｇ図を参照して、ポンディングパッド６とリ
ードフレームのリード部２３ｂをボンディングワイヤ２
４で接続する。最後に、モールド樹脂２５により全体を
パッケージする。

なお、上記実施例では、第１のシリコン膜をシランと亜
酸化窒素を用いて形成する場合について述べたが、シラ
ンと酸素を用いて形成してもよい。

また、上記実施例では、４ｓ１のシリコン酸化膜をプラ
ズマＣＶＤ法により形成したが、熱ＣＶＤ法で形成して
もよい。さらに、第２のシリコン酸化膜を熱ＣＶＤ法に
より形成したが、プラズマＣＶＤ法で形成してもよい。

第４図は、保護絶縁膜を堆積させるための、化学気相成
長装置の概念図である。化学気相成長装置は反応室チャ
ンバ４０１を備えている。反応室チャンバ４０１はガス
分散ヘッド４０２を備えている。反応室チャンバ４０１
内には、半導体基板４０３を載せるための基板ホルダー
４０４が設けられている。基板ホルダー４０４内には、
半導体基板４０３を所望の温度に加熱するためのヒータ
４０５が設けられている。ガス分散ヘッド４０２には、
バルブ４０６ａを含むＳｉＨ４ガス供給ライン４０６が
接続されている。ガス分散ヘッド４０２にはまた、バル
ブ４０７ａを含むＮ２０ガス供給ライン４０７が接続さ
れている。ガス分散ヘッド４０２にはまた、バルブ４０
８ａを含むＴＥＯＳガス供給ライン４０８が接続されて
いる。ガス分散ヘッド４０２にはまた、バルブ４０９ａ
を含む０３ガス供給ライン４０９が接続されている。

反応室チャンバ４０１は、真空排気系４１０に接続され
ている。ガス分散ヘッド４０２と基板ホルダー４０４に
は、高周波電源４１１が接続されている。高周波電源４
１１のＯＮ　／　ＯＦ　Ｆは、高周波電力０Ｎ１０ＦＦ
スイツチ４１２によって行なわれる。

次に、上述の化学気相成長装置を用いて、保護絶縁膜の
堆積を行なう手順を説明する。

まず、半導体基板４０３を基板ホルダー４０４の上に置
き、ヒータ４０５により、所望の温度、たとえば３００
〜４００℃まで加熱する。

次に、真空排気系４１０を用い、反応室チャンバ４０１
内を所望の真空度、たとえば、１Ｏ−４Ｔｏｒｒ程度ま
で排気する。

次に、ＳｉＨ４＋Ｎ２０系プラズマＣｖＤシリコン酸化
膜を堆積する場合には、ＳｉＨ４ガス供給ライン４０６
のバルブ４０６ａと、Ｎ２０ガス供給ライン４０７のバ
ルブ４０７ａを開き、所定流量のガスを反応室チャンバ
４０１内に流しながら、１０〜１００Ｔｏｒｒ程度の圧
力にする。高周波電力ＯＮ１０　Ｆ　Ｆスイッチ４１２
をＯＮにして、高周波電源４１１より高周波電力を供給
しプラズマ反応を利用して、半導体基板４０３の上に膜
を堆積する。

続ケチ、ＴＥＯ８＋０３系熱ＣｖＤシリコン酸化膜を堆
積する場合には、ＳｉＨ４ガス、Ｎ２０ガスを止め、高
周波電力の印加を止めた後、ＴＥＯＳガス供給ライン４
０８のバルブ４０８ａを開き、０３ガス供給ライン４０
９のバルブ４０９ａを開き、ＴＥＯＳガスと０３ガスを
流す。たとえば、１０〜１００Ｔｏｒｒ程度の圧力下で
、１００００〜５００００　ｐ　ｐｍの０３を含む０゜
ガスを流せばよい。

以下、上述の操作を繰返す。つまり、プラズマおよび熱
を利用した化学気相成長法で、ＳｉＨ４と亜酸化窒素（
Ｎ２０）を主成分とするガスとＴＥ０１とオゾン（ｏ３
）を主成分とするガスを交互に流すことにより、同一の
反応室内で連続的に、ＳｉＨ４＋Ｎ２０系プラズマＣＶ
Ｄシリコン酸化膜とＴＥＯ３＋０３系熱ＣＶＤシリコン
酸化膜を繰返して堆積することができる。

なお上記実施例では、第１図を参照して、第１層目のシ
リコン酸化膜１０１および第７層目のシリコン酸化膜１
０７がともに、ＳｉＨ４＋Ｎ２０系プラズマＣＶＤシリ
コン酸化膜である場合を例示したが、本発明はこれに限
られるものでない。

すなわち、５００〜２００ＯＡ程度の比較的薄い両者の
膜を交互に堆積すればよい。したがって、第１層目のシ
リコン酸化膜および第７層目のシリコン酸化膜のいずれ
か、あるいは両方が、ＴＥＯｓ＋ｏ３系熱（プラズマ）
ＣＶＤシリコン酸化膜であってもよい。

また、上記実施例では、Ｓ　ｉＨ４＋Ｎ２０系プラズマ
ＣＶＤシリコン酸化膜とＴＥＯ８＋０３系熱ＣＶＤシリ
コン酸化膜とを交互に繰返して堆積する方法で、保護絶
縁膜のすべてを形成する場合を述べた。しかしながら、
この発明はこれに限られるものでなく、さらに耐湿性を
向上させる目的で、第５図に示すように、上述の方法で
堆積した保護絶縁膜５の上に、水分に対するバリア効果
が優れていることが知られているプラズマＣＶＤ法によ
るシリコン窒化膜１０８を形成してもよい。

また、半導体チップ２１の表面に加わるモールド樹脂２
５の収縮応力を低減する目的で、第６図に示すように、
シリコン窒化膜１０８の上に、ポリイミド樹脂やシリコ
ン・ラダー・ポリマ樹脂等からなるバッファコート膜１
０９を組合せてもよい。

さらに、上記実施例では、有機シランの例として、ＴＥ
０１を用いた場合を例示したが、他の有機シラン、たと
えば、テトラメトキシシラン、テトライソプロポキシシ
ラン、ジターシャリブトキシアセトキシシランなどを用
いても、同様の効果を奏する。

また、上記実施例ではシランと亜酸化窒素（酸素）ある
いは有機シランとオゾンのみを用いて、膜堆積を行なう
場合について述べたが、これらのガスを主成分として、
膜のクラック耐性をさらに向上させる目的で、リン酸ト
リメチルエステルやボロンエチラート等のガスを添加し
て、リンやボロン等の不純物をシリコン酸化膜中にドー
ピングしてもよい。ドーピング量はリンの場合３〜１０
重量％、ボロンの場合２〜１０重量％が好ましい。

また、上記実施例では、配線構造が単層で、かつ、第１
の配線がアルミ配線の場合について述べたが、第１の配
線は高融点金属（Ｗ＋　Ｍ　ｏ　、　Ｔ　を等）の他の
金属配線、高融点金属シリサイド（ＷＳｉ２．ＭｏＳｉ
２．ＴｉＳｉ２等）配線、あるいは、多結晶シリコン配
線であっても同様の効果を奏する。また、これらの配線
構造は多層構造であってもよい。

また、上記実施例ではＴＥＯ８＋ｏ３系熱ＣｖＤシリコ
ン酸化膜を堆積する手段として、ＳｉＨ４＋Ｎ２０系プ
ラズマＣＶＤシリコン酸化膜の成膜条件をほとんど変え
ずに、流すガスのみを変える方法について述べた。しか
しながら、ＴＥＯ８＋０３系熱ＣＶＤシリコン酸化膜の
膜質やステップカバレッジをさらに向上させる目的で、
ＳｉＨ４＋Ｎ２０系プラズマＣＶＤシリコン酸化膜の成
膜条件を意識的に変えてもよい。たとえば、第７図に示
すように、「ＴＥ０１とオゾンガス」を流すのに同期さ
せて、膜形成温度を低くして、ＴＥｏｓ＋ｏ３系熱ＣＶ
Ｄシリコン酸化膜を堆積すれば、気相中で発生する反応
性ラジカルの量が減り、気相中での反応が抑制され、か
つ、ＴＥ０１とオゾンによる基板表面での表面縮合化反
応による膜堆積（表面反応）の割合が相対的に増すので
、さらにステップカバレッジの優れたＴＥＯ８＋０３系
熱ＣＶＤシリコン酸化膜を得ることができる。

また、上記実施例では、本発明を半導体基板表面にＤＲ
ＡＭ素子が形成された半導体装置に適用した場合を述べ
たが、他の保護絶縁膜を有する半導体装置に適用しても
、同様の効果を奏する。

第８図は、半導体基板表面にＳＲＡＭ素子が形成された
半導体装置の断面図である。第８図を参照して、シリコ
ン半導体基板１の表面にＳＲＡＭ素子３１０が形成され
ている。ＳＲＡＭ素子３１０は、素子分離酸化膜３１３
で分離された活性領域に形成されたＰ型ウェル領域３１
１とＮ型ウェル領域３１２とを含む。Ｐ型ウェル領域３
１１の主表面にはＮ型不純物拡散層３１５が形成されて
いる。Ｎ型ウェル３１２の主表面にはＰ型不純物拡散層
３１６が形成されている。Ｐ型ウェル領域３１１および
Ｎ型ウェル領域３１２の上方には、ゲート電極３１４が
形成されている。ＳＲＡＭ素子３１０は、Ｐ型ウェル領
域３１１およびＮ型ウェル領域３１２の上方に設けられ
た多結晶シリコン配線３１７を含む。ＳＲＡＭ素子３１
０を覆うように第１の絶縁膜３が形成されている。第１
の絶縁膜３の上には第１の配線４が形成されている。

第１の配線４はポンディングパッド部６を含む。

第１の配線４を覆うように保護絶縁膜５が形成されてい
る。保護絶縁膜５は、第１の配線４を覆うように設けら
れた、第１層目のＳ　ｉＨ４＋Ｎ２０系プラズマＣＶＤ
シリコン酸化膜１０１を含む。

第１層目のシリコン酸化膜１０１の上には、第２層目の
ＴＥＯ３＋０３系熱ＣＶＤシリコン酸化膜１０２が形成
されている。第２層目のシリコン酸化膜１０２の上には
、第３層目のＳ　ｉ　Ｈ４十Ｎ２０系プラズマＣＶＤシ
リコン酸化膜１０３が形成されている。第３層目のシリ
コン酸化膜１０３の上には第４層目のＴＥＯ８＋０３系
熱ＣＶＤシリコン酸化膜１０４が設けられている。第４
層目のＴＥＯ８＋０３系熱ＣｖＤシリコン酸化膜１０４
の上には、第５層目のＳ　ｉＨ４＋Ｎ２０系プラズマＣ
ＶＤシリコン酸化膜１０５が形成されている。

第５層目のシリコン酸化膜１０５の上には、第６層目の
ＴＥＯ８＋０３系熱ＣＶＤシリコン酸化膜１０６が形成
されている。第６層目のシリコン酸化膜１０６の上には
、第７層目のＳ　ｉＨ４＋Ｎ２０系プラズマＣＶＤシリ
コン酸化膜１０７が形成されている。ポンディングパッ
ド部６には、ボンディングワイヤ２４が接続されている
。当該半導体装置は、モールド樹脂２５により全体がパ
ッケージされている。

このように、構成される半導体装置であっても、前述の
実施例と同様の効果を実現する。

また、半導体基板の表面に形成される素子はＤＲＡＭ素
子やＳＲＡＭ素子以外の他の素子、たとえばＥＦＲＯＭ
素子、Ｈ２ＦＲＯＭ素子、マイクロコンピュータ回路素
子、ＣＭＯ８論理回路素子、バイポーラトランジスタ素
子等の素子であってもよい。

［発明の効果コ 以上説明したとおり、この発明に係る半導体装置によれ
ば、ステップカバレッジ性のよいシリコン酸化膜と膜質
のよいシリコン酸化膜とを交互に積層することによって
保護絶縁膜を形成している。

この保護絶縁膜は両方の膜の長所を活かすことができ耐
クラツク性に優れ、しかもステップカバレッジ性や平坦
性が良好となる。その結果、モールド樹脂の収縮応力に
より発生する保護絶縁膜のクラックを防止でき、信頼性
レベルの高い半導体装置が得られるという効果を奏する
。

この発明の他の局面に従う半導体装置の製造方法によれ
ば、ステップカバレッジ性のよいシリコン酸化膜と膜質
の良いシリコン酸化膜とを交互に積層することによって
、保護絶縁膜を形成することができる。得られた保護絶
縁膜は、両方の膜の長所が活かされ、耐クラツク性に優
れ、しかも、ステップ・カバレッジ性や平坦性の良好な
ものとなる。そのため、モールド樹脂の収縮応力により
発生する保護絶縁膜のクラックを防止でき、信頼性レベ
ルの高い半導体装置が得られるという効果を奏する。

【図面の簡単な説明】

第１図は、この発明の一実施例に係る半導体装置の断面
図である。 第２Ａ図〜第２Ｇ図は、第１図に示す半導体装置の製造
工程を断面図で示したものである。 第３Ａ図および第３Ｂ図は、それぞれ、ＳｉＨ４＋Ｎ２
０系プラズマＣＶＤシリコン酸化膜の堆積方法のよい例
と悪い例を断面図で示したものである。 第３Ｃ図および第３Ｄ図は、それぞれ、ＴＥＯｓ十ｏ３
系熱ＣＶＤシリコン酸化膜の堆積のよい例と悪い例を断
面図で示したものである。 第４図は、保護絶縁膜の堆積に用いられる化学気相成長
装置の概略図である。 第５図は、この発明の他の実施例に係る半導体装置の断
面図である。 第６図は、この発明のさらに他の実施例に係る半導体装
置の断面図である。 第７図は、ＴＥＯ８＋Ｏ，顕熱ＣｖＤシリコン酸化膜の
堆積条件の一例を示した図である。 第８図は、この発明のさらに他の実施例に係る半導体装
置の断面図である。 第９図は、従来のモールド樹脂封止型パッケージの半導
体装置の断面図である。 第１０図は、第９図におけるＡ部分の拡大図である。 第１１Ａ図〜第１１Ｆ図は、第１０図に示す半導体装置
の製造方法を断面図で示したものである。 第１２図は、従来の、モールド樹脂封止型パッケージの
半導体装置の、問題点を図示した概念図である。 第１３図は、第１２図におけるＡ部分の拡大図である。 第１４Ａ図は、シランを用いて堆積した従来のシリコン
酸化膜の問題点を図示した断面図である。 第１４Ｂ図は、ＴＥ０１と酸素を用いた従来のプラズマ
ＣＶＤシリコン酸化膜の問題点を図示した断面図である
。第１４Ｃ図は、有機シランとオゾンを用いた従来の熱
ＣＶＤ・シリコン酸化膜の問題点を図示した断面図であ
る。第１４Ｄ図は、表面縮合化反応を図示した図である
。 図において、１はシリコン半導体基板、２はＤＲＡＭ素
子、４は第１の配線、５は保護絶縁膜、１０１．１０３
，１０５，１０７は膜中にＳｉＯＨ結合をほとんど含ま
ないシリコン酸化膜層、１０２．１０４．１０６はＳｉ
ＯＨ結合を多く含むシリコン酸化膜層である。 なお、各図中、同一符号は同一または相当部分を示す。 第１図 フへ

Claims (2)

【特許請求の範囲】
1. （１）素子が水分、応力等の外部環境により変化を起さ
   ないようにするために、素子表面部に保護絶縁膜が被覆
   されてなる半導体装置であって、前記素子が形成された
   半導体基板と、 当該半導体装置の最上層部に設けられた配線パターンと
   、 前記配線パターンを被覆するように、前記半導体基板の
   上に堆積された保護絶縁膜と、を備え、前記保護絶縁膜
   は、膜中にＳｉＯＨ結合をほとんど含まない第１のシリ
   コン酸化膜層と、膜中に前記第１のシリコン酸化膜層よ
   りもＳｉＯＨ結合をより多く含む第２のシリコン酸化膜
   層と、を含み、 前記第１のシリコン酸化膜層と前記第２のシリコン酸化
   膜層とは交互に積層されている、半導体装置。
2. （２）素子が水分、応力等の外部環境により変化を起さ
   ないようにするために、素子表面部に保護絶縁膜が被覆
   されてなる半導体装置の製造方法において、 化学気相成長法により前記保護絶縁膜を形成するにあた
   り、 シランと酸素または亜酸化窒素を主成分とするガスと、
   有機シランとオゾンを主成分とするガスと、を交互に流
   すことを特徴とする、半導体装置の製造方法。