JPH056890A

JPH056890A - パツシベーシヨン多層膜を備えた半導体装置及びその製造方法

Info

Publication number: JPH056890A
Application number: JP26571991A
Authority: JP
Inventors: Hiroshi Yamamoto; 宏山本
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1990-10-15
Filing date: 1991-10-15
Publication date: 1993-01-14

Abstract

(57)【要約】【目的】耐湿性及びエレクトロ・ストレスマイグレー
ジョン耐性に優れた半導体装置を提供すること。【構成】半導体装置の配線層１５上に形成されるパッ
シベーション膜は、プラズマＣＶＤの成膜条件を変更す
ることで、特性の異なる第１，第２の窒化シリコン膜１
６，１７を積層して形成される。各膜１６，１７の持つ
内部圧縮ストレスを異ならせ、かつ、配線層１５と接す
る下層の窒化シリコン膜１６の内部圧縮ストレスを上層
の窒化シリコン膜１７より大きくする場合、下層の窒化
シリコン膜１６の内部圧縮ストレスは、３×１０⁹ 〜１
×１０¹⁰ｄｙｎ／ｃｍ² とする。このとき、上層の窒化
シリコン膜１７は、下層の窒化シリコン膜１６の１／２
以下の内部圧縮ストレスを有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置に関し、特に
配線層上に形成されれるパッシベーション膜の改良及び
その製造方法に関するものである。

【０００２】

【従来の技術】半導体装置のパッシベーション膜は、半
導体層や金属層等の配線層上に形成される誘電体であ
り、パッケージモールド時のストレスや外界からの汚
染、水分の進入などに対して半導体層や金属層等の配線
層を保護するものである。このパッシベーション膜は、
半導体装置の外層保護膜として、あるいは多層配線層の
場合にはそれらの間にも形成され、この場合には中間絶
縁層としても機能する。

【０００３】このパッシベーション膜としては、従来よ
りＣＶＤ（Chemical Vapor Deposition ）法によって形
成される酸化シリコン膜（ＳｉＯ2 ）及びＰＳＧ（Phos
pho-Silicate Glass）、プラズマＣＶＤ法によって形成
される窒化シリコン膜（Ｐ−ＳｉＮ）及び酸化シリコン
膜（Ｐ−ＳｉＯ）等が知られている。

【０００４】そして、近年では、素子の微細化にともな
ってパッシベーション膜に種々の特性が求められてい
る。これらの特性とは、パッシベーション膜形成後の後
工程における熱ストレス，機械的ストレスに対する耐久
性であり、また、外部雰囲気との遮蔽性、特に湿気，Ｎ
ａ⁺ 等のアルカリ金属の遮蔽性である。さらに、半導体
装置の微細化，多層配線化に伴い特に問題視されている
故障現象として、エレクトロマイグレーション（ＥＭ）
及びストレスマイグレーション（ＳＭ）があり、これら
の故障にパッシベーション膜自身の持つ内部ストレスが
影響していることが分かっている。

【０００５】

【発明が解決しようとする課題】従来の各種膜について
の特性を考察すると、熱分解反応によるＣＶＤ法によっ
て形成されるＳｉＯ₂ 膜，ＰＳＧ膜は、パッシベーショ
ン膜として要求される機械的強度が得られず、成膜温度
が比較的高温であるため、膜の水素含有量が低く、耐湿
性の点で保護膜として機能できない。さらに、熱分解反
応によるＣＶＤ法によって形成される膜（以下、ＣＶＤ
膜）の内部ストレスは引張ストレスとなり、成膜時にク
ラックを生じ易い問題がある。

【０００６】これに対し、プラズマＣＶＤ法によって形
成されるＰ−ＳｉＮ，Ｐ−ＳｉＯ膜は内部ストレスが圧
縮ストレスとなり、成膜時のクラック抑制の観点から好
ましく、成膜温度が比較的低いため水素含有量がＣＶＤ
膜より高く、耐湿性の点でもＣＶＤ膜より優れている。

【０００７】しかし、Ｐ−ＳｉＯ膜は、機械的強度がＣ
ＶＤ膜より高いがＰ−ＳｉＮ膜より低く、微細化された
パターンを保護するための機械的強度の点ではＰ−Ｓｉ
Ｎ膜に劣り、さらにアルカリイオンに対するブロック特
性が劣る。

【０００８】以上のことを考慮すると、Ｐ−ＳｉＮ膜が
パッシベーション膜として優れている。しかしながら、
Ｐ−ＳｉＮ膜はＰ−ＳｉＯ膜より内部圧縮ストレスが高
く、膜厚が厚くなるほど圧縮ストレスが増大する傾向に
ある。一般に、ピンホールなどの発生を少なくするため
に、パッシベーション膜は膜厚１μｍ前後またはそれ以
上必要となる。この膜厚でＰ−ＳｉＮ膜を形成すると、
内部圧縮ストレスが増大し、この内部圧縮ストレスによ
りその下層の配線層が比較的大きなストレスを受けるた
め、さらに配線の微細化が進む半導体装置のＥＭ寿命，
ＳＭ寿命が劣化してしまう。

【０００９】このように、従来の膜種にて単一層のパッ
シベーション膜を所定の膜厚で形成すると、いずれも膜
特性としての欠点があるため、パッシベーション膜を２
層以上の膜で形成することが試みられている。例えば、
米国特許第4,446,194 では、金属層上の第１層をプラズ
マＣＶＤで形成したＰ−ＳｉＯ膜とし、その上の第２層
を、それ以外の方法例えば熱分解反応によるＣＶＤ法に
て形成したＳｉＯ₂ 膜とする方法を開示している。この
方法は、金属層と接する第１層を、内部ストレスが圧縮
ストレスとなるＰ−ＳｉＯ膜とすることで、金属層中の
残留引張ストレスを緩和させ、ＳＭ又はＥＭにより生ず
るボイドの発生を低減しようとしたものである。しか
し、この米国特許に開示された構造でも、保護膜として
見た場合には近年の微細化された半導体装置のＥＭ寿
命，ＳＭ寿命の改善には不十分である。しかも酸化膜の
積層構造であるため、Ｐ−ＳｉＮ膜ほどの機械的強度は
得られず、アルカリイオンのブロック特性が劣ってい
る。さらに、上層がＳｉＯ₂ 膜であると、上層の耐湿性
が不良のため、上層と下層との境界まで水分が侵入しや
すい。また、第１，２層はそれぞれ異なる方法で形成さ
れるものであるから、パッシベーション膜形成のために
半導体装置のスループットが低下してしまう。

【００１０】このように、従来技術では微細化された配
線層のためのパッシベーション膜としての特性を備える
ことが困難であり、配線層自体の改良によりエレクトロ
・ストレスマイグレーション対策が試みられているのが
現状である。

【００１１】本発明の目的は、膜特性として優れた窒化
シリコン膜を利用することによって耐湿性に優れ、かつ
ストレス、電気的特性、トランジスタ特性等において半
導体素子に悪影響を与えないパッシベーション膜を有し
た半導体装置及びその製造方法を提供することにある。

【００１２】

【課題を解決するための手段】本発明に係る半導体装置
は、配線層上にパッシベーション膜を形成した半導体装
置において、前記パッシベーション膜が、プラズマＣＶ
Ｄ法での成膜条件を変更して形成された特性の異なる２
層以上の窒化シリコン膜の積層から成ることを特徴とす
る。本発明のパッシベーション膜は、半導体装置の外層
保護層の場合、及び多層配線間の層間絶縁膜として機能
する場合のいずれにも適用される。

【００１３】本発明では、膜の特性として優れているＰ
−ＳｉＮ膜を２層以上積層してパッシベーション膜を形
成している。その理由は、パッシベーション膜として要
求される特性の要求達成率には互いに背反するものがあ
り、単一層では全ての特性に満足するパッシベーション
膜を形成できないからである。特に、内部圧縮ストレス
の大きさに影響するエレクトロマイグレーション耐性及
びストレスマイグレーション耐性と、水素含有量に影響
される耐湿性とは、一方の特性を高めれば他方の特性が
劣化する関係にある。従って、特性の異なる２層以上の
Ｐ−ＳｉＮ膜を形成することで、それぞれの膜の特性に
よって互いに背反する特性を補償し、要求される特性に
近い特性を持ったパッシベーション膜を実現できる。し
かも各膜は、プラズマＣＶＤ法による成膜条件を変えて
形成できるので、必ずしも別個の装置で成膜する必要は
なく、スループットを向上できる。

【００１４】異なる特性として先ず挙げられるのは、エ
レクトロマイグレーション、ストレスマイグレーション
に影響の大きい、膜自体の持つ内部圧縮ストレスであ
り、次に、耐湿性と密接な関係のある膜の水素含有量で
ある。この両者は成膜条件の変更により調整可能ではあ
るが、独立して両特性を共に良くなる方向に制御するこ
とはできない。

【００１５】ＥＭ耐性及びＳＭ耐性を確保し、かつ耐湿
性を確保する一つの手法としては、配線層と接する下層
の前記窒化シリコン膜の内部圧縮ストレスを、上層の前
記窒化シリコン膜よりも大きくすることである。下層の
内部圧縮ストレスを、エレクトロ・ストレスマイグレー
ション耐性が劣化させない程度で止どめ、下層の窒化シ
リコン膜の持つ水素含有量を多く確保させることで、下
層の窒化シリコン膜の高い耐湿性を確保できる。このよ
うな特性を得るためには、下層の窒化シリコン膜の内部
圧縮ストレスが３×１０⁹ 〜１×１０¹⁰ｄｙｎ／ｃｍ²
であり、上層の窒化シリコン膜は、下層の窒化シリコン
膜の１／２以下の内部圧縮ストレスを有することが好ま
しい。下層の窒化シリコン膜が上限の内部圧縮ストレス
を上回ると、圧縮ストレスが大きすぎて配線層のエレク
トロ・ストレスマイグレーションを助長してしまう。下
層の窒化シリコン膜が下限の内部圧縮ストレスを下回る
と、下層の窒化シリコン膜にて所望の耐湿性を確保でき
ない。また、上層の窒化シリコン膜の内部圧縮ストレス
が、下層の窒化シリコン膜の内部圧縮ストレスの１／２
を上回ると、パッシベーション膜のトータルの内部圧縮
ストレスが大きくなり、エレクトロ・ストレスマイグレ
ーションを助長してしまう。

【００１６】所望の水素含有量を持つ下層の窒化シリコ
ン膜の成膜条件では、その膜の持つ内部圧縮ストレスが
大きくなるが、その膜厚を比較的薄くすれば、エレクト
ロマイグレーション耐性を劣化させない内部圧縮ストレ
スに止どめられる。これは、下層の窒化シリコン膜を上
層の窒化シリコン膜により薄く形成すれば容易であり、
しかもパッシベーション膜として求められる機械的強度
の高い膜厚を、複数層の積層によるトータル膜厚として
確保できる。上層の窒化シリコン膜は、パッシベーショ
ン膜としてトータルの内部圧縮ストレスをなるべく増加
させない成膜条件にて形成される。上層の窒化シリコン
膜も内部圧縮ストレスを持つため成膜時のクラック等が
発生しにくく、耐湿性の良好な下層の窒化シリコン膜を
覆って、配線層と外部雰囲気との遮蔽効果が増大する。

【００１７】ＥＭ耐性及びＳＭ耐性を確保し、かつ耐湿
性を確保する他の手法としては、配線層と接する下層の
前記窒化シリコン膜の水素含有量を、上層の前記窒化シ
リコン膜よりも少なくすることである。下層の窒化シリ
コン膜の水素含有量を少なくすると、下層の窒化シリコ
ン膜の圧縮ストレスが低くなり、エレクトロ・ストレス
マイグレーション耐性が劣化しない。この場合、下層の
窒化シリコン膜の耐湿性が劣化するので、この耐湿性を
上層の窒化シリコン膜の水素含有量を多くすることで補
償する。この場合、下層の窒化シリコン膜の水素含有量
が、０．５×１０²⁰〜５×１０²¹atm ／ｃｍ³ であり、
上層の窒化シリコン膜は、下層の前記窒化シリコン膜の
２倍以上の水素含有量を有することが好ましい。下層の
窒化シリコン膜の水素含有量が上限を上回ると、下層の
窒化シリコン膜の内部圧縮ストレスが大きくなりエレク
トロ・ストレスマイグレーションを助長する。下層の窒
化シリコン膜が下限の水素含有量を下回ると、下層の内
部圧縮ストレスが小さすぎて、エレクトロマイグレーシ
ョン耐性，ストレスマイグレーション耐性が劣化する。
上層の窒化シリコン膜の水素含有量が、下層の窒化シリ
コン膜の水素含有量の２倍未満であると、上層膜にて要
求される耐湿性を確保できない。所望の耐湿性を確保す
るための水素含有量を持つ上層の窒化シリコン膜の成膜
条件では、その膜の持つ内部圧縮ストレスが大きくなる
が、その膜厚を比較的薄くすれば、エレクトロマイグレ
ーション耐性を劣化させないトータルの内部圧縮ストレ
スに止どめられる。これは、下層の窒化シリコン膜を上
層の窒化シリコン膜により厚く形成すればよい。

【００１８】このような特性の異なる複数層のパッシベ
ーション膜は、プラズマＣＶＤ法にて、反応室内圧力、
温度、プロセスガス種、プロセスガス流量比、ＲＦパワ
ー、電極間距離のいずれか１以上の成膜条件を変更する
ことで形成できる。各層が共にプラズマＣＶＤ法で形成
できるので、同一のプラズマＣＶＤ装置内で成膜条件を
変更して、特性の異なる複数層の窒化シリコン膜を連続
して形成するが可能である。この場合、成膜条件は段階
的に又は連続的に変更させても良い。

【００１９】

【実施例】以下、本発明の実施例における半導体装置及
びその製造方法を図１に基づいて詳細に説明する。

【００２０】まず、ウェル１１が形成された半導体基板
１０上にＬＯＣＯＳ（Local Oxidation Of Silicon）１
２を形成する。さらに、層間絶縁膜１３を形成し、ウェ
ル１１と対向する領域にコンタクトホール１４のエッチ
ングパターンをフォトリソグラフィ工程により形成した
後、ドライエッチングによりコンタクトホール１４を形
成する。次に、シリコンを含有するアルミニウム膜を層
間絶縁膜１３上にスパッタ法により形成し、フォトリソ
グラフィ工程によりエッチングパターンを形成後、ドラ
イエッチングによってアルミニウム配線１５を形成す
る。

【００２１】次に、パッシベーション膜の形成について
説明する。

【００２２】図２は、プラズマＣＶＤ装置の断面図であ
る。この装置２０は、上部チャンバー２１と下部チヤン
バー２２とで気密容器を構成し、その内部に、ウエハ載
置電極２３および対向電極２４から成る平行平板電極が
配置されている。そして、対向電極２４にはＲＦパワー
サプライ２５が接続されている。プロセスガスは、ウエ
ハ載置電極２３の中心に設けた孔２３ａに連通するよう
に接続されたガス供給管２６を介して、平行平板電極間
に導入される。ガス供給管２６は導体で形成され、ウエ
ハ載置電極２３の接地に兼用される。容器内ガスの排気
は、ウエハ載置電極２３の周囲に形成した排気ポート２
７を介して実施される。

【００２３】アルミニウム配線１５の形成された半導体
基板１０がプラズマＣＶＤ装置２０内部に搬入された
後、反応室内が真空に引かれる。このときの成膜条件
は、下層のＰ−ＳｉＮ膜１６及び上層のＰ−ＳｉＮ膜１
７が、下記の特性を有するように設定される。下層のＰ
−ＳｉＮ膜１６の内部圧縮応力は３×１０⁹ 〜１×１０
¹⁰dyn ／cm² であり、上層のＰ−ＳｉＮ膜１７は下層の
１／２以下の圧縮応力、好ましくは上層のＰ−ＳｉＮ膜
１７は０．２×１０⁹ 〜５×１０⁹ dyn ／cm² の圧縮応
力を持つ。より好ましくは、下層のＰ−ＳｉＮ膜１６の
内部圧縮応力は３×１０⁹ 〜８×１０⁹ dyn／cm² であ
り、上層のＰ−ＳｉＮ膜１７は下層の１／２以下の圧縮
応力、好ましくは上層のＰ−ＳｉＮ膜１７は０．２×１
０⁹ 〜４×１０⁹ dyn ／cm² の圧縮応力を持つ。さらに
好ましくは、下層のＰ−ＳｉＮ膜１６の内部圧縮応力は
３×１０⁹ 〜６×１０⁹ dyn ／cm² であり、上層のＰ−
ＳｉＮ膜１７は下層の１／２以下の圧縮応力、好ましく
は上層のＰ−ＳｉＮ膜１７は０．２×１０⁹ 〜３×１０
⁹ dyn ／cm² の圧縮応力を持つ。

【００２４】本実施例では、表１に示す成膜条件を段階
的に設定し、アルミニウム配線１５上のＰ−ＳｉＮ膜１
６（図１（Ｂ）参照）及びその上層のＰ−ＳｉＮ膜１７
（図１（Ｃ）参照）をそれぞれ連続して形成する。

【００２５】

【表１】

【００２６】上記表１の通り、本実施例のＰ−ＳｉＮ膜
１６，１７の成膜条件で相違するのは、ＮＨ₃ 流量とＲ
Ｆパワーのみであり、他の条件は同一とした。各膜１
６，１７を成膜条件を変えて連続して成形した後、プラ
ズマＣＶＤ装置よりウェハを搬出し、図１（Ｃ）に示す
ようにボンディングパッド１８を形成する。

【００２７】このようにして形成したＰ−ＳｉＮ膜１
６，１７の膜厚及び特性は表２の通りである。

【００２８】

【表２】

【００２９】上記表の通り、積層された各膜１６，１７
の全体の膜厚は１μｍとなり、外部ストレスによりクラ
ック，ピンホールなどの生じない機械的強度が確保され
る。そして、本実施例では、Ｐ−ＳｉＮ膜全体として１
μｍの膜厚を確保しながらも、パッシベーション膜とし
て求められる下記の特性を備えている。

【００３０】先ず、アルミニウム配線１５と接する下層
のＰ−ＳｉＮ膜１６は、水素含有量が１×１０²²atm ／
ｃｍ³ と高く、耐湿性が良好である。Ｐ−ＳｉＮ膜１６
のストレスは５×１０⁹ ｄｙｎ／ｃｍ² の圧縮ストレス
であり、Ｐ−ＳｉＮ膜１６の形成時に膜１６自体にクラ
ックなどが生じずに十分な膜強度を確保でき、しかもエ
レクトロ・ストレスマイグレーションの耐性を劣化する
ほど圧縮ストレスは高くない。もし、水素含有量が１×
１０²²atm ／cm³ もの高い耐湿性を有するＰ−ＳｉＮ膜
１６を１μｍの厚さで形成したとすれば、膜厚と共に内
部圧縮ストレスも大きくなり、エレクトロ・ストレスマ
イグレーション耐性が大幅に劣化するであろう。このた
め、０．３μｍの膜厚のＰ−ＳｉＮ膜１６の上層に、全
体厚さで１μｍのパッシベーション膜を確保するため
に、０．７μｍの膜厚のＰ−ＳｉＮ膜１７を積層してい
る。上層のＰ−ＳｉＮ膜１７は、その内部ストレスは１
×１０⁹ ｄｙｎ／ｃｍ³ 程度であるが、圧縮ストレスで
あるが故にＣＶＤ膜のように膜形成時にクラックが発生
することはない。さらに、パッシベーション膜全体とし
ての内部圧縮ストレスも、エレクトロ・ストレスマイグ
レーション耐性を劣化しない範囲に止どめることができ
る。また、Ｐ−ＳｉＮ膜１７の水素含有量は５×１０²⁰
atm ／ｃｍ³ であり、耐湿性の点でＰ−ＳｉＮ膜１６に
若干劣るが、パッシベーション膜全体としては、下層の
Ｐ−ＳｉＮ膜１６にて耐湿性が確保できる。

【００３１】なお、２種の成膜条件における成膜温度は
共に４００°Ｃであったが、ＮＨ₃流量及びＲＦパワー
を変えているので、Ｐ−ＳｉＮ膜１６，１７の水素含有
量が異なるように形成できる。これは、主にプラズマ状
態からＳｉＮになる結合状態が、Ｐ−ＳｉＮ膜１６，１
７で相違するためと考えられる。

【００３２】このように、Ｐ−ＳｉＮ膜１６のみで、１
μｍの膜厚のパッシベーション膜を形成した場合は、ス
トレスが高すぎて、配線のエレクトロマイグレーション
耐性やトランジスタ特性の変動に対して劣化し信頼性不
良となり、逆にＰ−ＳｉＮ膜１７のようにストレスを小
さくすれば耐湿性が劣化するが、特性の違うＰ−ＳｉＮ
膜１６，１７を積層することで、トータルのパッシベー
ション膜として複数の要求特性を満足できる。すなわ
ち、本実施例の積層構造により、耐湿性を劣化させるこ
となく、配線のエレクトロマイグレーション耐性やトラ
ンジスタ特性の変動に対する信頼性が向上した。また、
特性の違う２種類のＰ−ＳｉＮ膜を積層することによっ
て、熱の変動に対するストレスの変化が少なくなった。

【００３３】図３は、本発明の異なる実施例に係る半導
体装置の断面図である。

【００３４】図３に示す半導体装置は、図１（Ｃ）に示
す半導体の装置と比較して、パッシベーション膜を下層
の厚い窒化シリコン膜３０と上層の薄い窒化シリコン膜
３１に置き換えたものであり、他の構造は図１（Ｃ）と
同一である。

【００３５】各膜３０，３１は共に図２に示すプラズマ
ＣＶＤ装置２０で連続して形成され、その成膜条件は各
膜３０，３１が下記の特性を有するように設定される。
下層のＰ−ＳｉＮ膜３０の水素含有量は０．５×１０²⁰
〜５×１０²¹atm ／cm³ であり、上層のＰ−ＳｉＮ膜３
１は下層の２倍以上の水素含有量を有し、好ましくは上
層のＰ−ＳｉＮ膜３１の水素含有量は１×１０²⁰〜３×
１０²²atm ／cm³ である。より好ましくは、下層のＰ−
ＳｉＮ膜３０の水素含有量は５×１０²⁰〜５×１０²¹at
m ／cm³ であり、上層のＰ−ＳｉＮ膜３１は下層の２倍
以上の水素含有量を有し、好ましくは上層のＰ−ＳｉＮ
膜３１の水素含有量は１×１０²¹〜３×１０²²atm ／cm
³ である。さらに好ましくは、下層のＰ−ＳｉＮ膜３０
の水素含有量は７×１０²⁰〜５×１０²¹atm ／cm³ であ
り、上層のＰ−ＳｉＮ膜３１は下層の２倍以上の水素含
有量を有し、好ましくは上層のＰ−ＳｉＮ膜３１の水素
含有量は２×１０²¹〜３×１０²²atm ／cm³ である。

【００３６】本実施例での成膜条件は下記の表３に示す
通りである。

【００３７】

【表３】

【００３８】上記表３の通り、下層のＰ−ＳｉＮ膜３０
は実施例１の上層のＰ−ＳｉＮ膜１７と成膜条件が同一
であり、上層のＰ−Ｓｉｎ膜３１は実施例１の下層のＰ
−ＳｉＮ膜１６と成膜条件が同一である。

【００３９】このような条件で形成したＰ−ＳｉＮ膜３
０，３１の膜厚及び特性は表４の通りである。

【００４０】

【表４】

【００４１】上記表の通り、積層された各膜３０，３１
の全体の膜厚は１μｍとなり、外部ストレスによりクラ
ック，ピンホールなどの生じない機械的強度が確保され
る。そして、本実施例では、Ｐ−ＳｉＮ膜全体として１
μｍの膜厚を確保しながらも、パッシベーション膜とし
て求められる下記の特性を備えている。

【００４２】先ず、アルミニウム配線１５と接する下層
のＰ−ＳｉＮ膜３０は、内部圧縮ストレスが１×１０⁹
dyne／cm² と低く、エレクトロ・ストレスマイグレーシ
ョンの耐性を劣化することはない。下層のＰ−ＳｉＮ膜
３０の水素含有量は５×１０²⁰atm ／cm³ と低いが、上
層のＰ−ＳｉＮ膜３１の水素含有量が１×１０²²atm／c
m³ と高く、パッシベーション膜としての良好な耐湿性
が確保できる。上層のＰ−ＳｉＮ膜３１の成膜条件で
は、内部圧縮ストレスが高くなる条件であるが、上層の
膜厚を０．３μｍと薄膜化することで、内部圧縮ストレ
スの増大を止どめることが出来る。もし、１×１０⁹ dy
ne／cm² もの低い内部圧縮ストレスを有するＰ−ＳｉＮ
膜３０を１μｍの厚さで形成したとすれば、水素含有量
も低くなるため、耐湿性の良好なパッシベーション膜を
実現できない。本実施例のように２層の膜３０，３１に
より、達成率の背反する特性を補償し合い、優れた特性
のパッシベーション膜を実現できる。

【００４３】上記実施例では、同一反応室内で成膜条件
を段階的に変える方法について説明したが、ＲＦパワー
やＧａｓ流量を連続的に変化させることによっても同様
の結果が得られた。また、別々の装置によってそれぞれ
Ｐ−ＳｉＮ膜を形成しても効果があった。別個の装置で
成膜する場合には、成膜条件として電極間距離も変更可
能であり、チャンバー内圧力、温度もそれぞれ異なる条
件に容易に設定できる。

【００４４】成膜条件と物性の相関は、装置によっても
傾向が大きく違うため、実施例では、ＲＦパワー及びガ
ス流量比を変更することによって膜のストレスと水素含
有量を制御しているが、他の成膜条件例えばチャンバー
内圧力、電極間距離、温度等を最適化することによっ
て、ストレスや水素含有量の他に絶縁性などの特性も変
えることができる。さらに、ガス種を切り替えて成膜条
件を変えても良い。Ｐ−ＳｉＮ膜の水素含有量を低減す
るために、ＳｉＨ₄ −ＮＨ₃ のガス種に代えて、ＳｉＨ
₄ −Ｎ₂ −Ｈ₂ 系のプロセスガスを用いても良い。

【００４５】Ｐ−ＳｉＮの膜厚については、配線のスペ
ースや要求されるストレスの値、耐湿性等によって異な
ってくるが、その膜厚比や、全体の膜厚を変えること、
さらに別の成膜条件を選ぶことで最適化が可能である。
ただし、下層のＰ−ＳｉＮ膜１６の水素含有量を高く維
持しつつ内部圧縮ストレスを低く押さえるには、その膜
厚が上層のＰ−ＳｉＮ膜１６の膜厚の１／２以下である
ことが好ましい。逆に、下層のＰ−ＳｉＮ膜３０の内部
圧縮応力を低く押さ、かつ、上層のＰ−ＳｉＮ膜３１の
水素含有量を高くするには、下層のＰ−ＳｉＮ膜３０膜
厚が上層のＰ−ＳｉＮ膜３１の膜厚の２倍以上であるこ
とが好ましい。

【００４６】また、配線形成後にＰＳＧ等の保護膜を形
成する場合や、多層配線構造の場合、モールド時のスト
レス緩和としてポリイミド樹脂をパッシベーション膜上
に形成する場合にも同様に本発明を適用できる。

【００４７】

【発明の効果】本発明によれば、膜特性として優れた２
層以上の窒化シリコン膜をパッシベージョン膜として用
い、かつ、プラズマＣＶＤでの成膜条件を変更して各膜
の特性を異ならせることで、特に耐湿性及びエレクトロ
・ストレスマイグレーション耐性に優れた半導体装置を
実現できる。

【図面の簡単な説明】

【図１】（Ａ）〜（Ｃ）は、本発明を適用した半導体装
置の製造工程を示す概略断面図である。

【図２】図１（Ｃ）のパッシベーション膜を形成するプ
ラズマＣＶＤ装置の断面図である。

【図３】本発明を適用した他の実施例に係る半導体装置
の概略断面図である。

【符号の説明】

１０半導体基板１１ウェル領域１２ＬＯＣＯＳ１３層間絶縁膜１４コンタクトホール１５アルミニウム配線１６，３０下層の窒化シリコン膜１７，３１上層の窒化シリコン膜

Claims

【特許請求の範囲】

【請求項１】配線層上にパッシベーション膜を有する
半導体装置において、前記パッシベーション膜は、プラ
ズマＣＶＤ法での成膜条件を変更して形成された特性の
異なる複数層の窒化シリコン膜の積層から成ることを特
徴とする半導体装置。
【請求項２】請求項１において、複数層の前記窒化シ
リコン膜の異なる特性が、各膜の内部圧縮ストレスであ
ることを特徴とする半導体装置。
【請求項３】請求項２において、下層の前記窒化シリ
コン膜の内部圧縮ストレスが、上層の前記窒化シリコン
膜の内部圧縮ストレスよりも大きいことを特徴とする半
導体装置。
【請求項４】請求項３において、下層の前記窒化シリ
コン膜の内部圧縮ストレスが３×１０⁹ 〜１×１０¹⁰ｄ
ｙｎ／ｃｍ² であり、上層の前記窒化シリコン膜は、下
層の前記窒化シリコン膜の１／２以下の内部圧縮ストレ
スを有することを特徴とする半導体装置。
【請求項５】請求項４において、下層の窒化シリコン
膜の膜厚を、上層の窒化シリコン膜の膜厚より薄く形成
したことを特徴とする半導体装置。
【請求項６】請求項１において、複数層の前記窒化シ
リコン膜の異なる特性が、各膜の水素含有量であること
を特徴とする半導体装置。
【請求項７】請求項６において、下層の前記窒化シリ
コン膜の水素含有量が、上層の前記窒化シリコン膜の水
素含有量よりも少ないことを特徴とする半導体装置。
【請求項８】請求項７において、下層の前記窒化シリ
コン膜の水素含有量が、０．５×１０²⁰〜５×１０²¹at
m/cm³ であり、上層の前記窒化シリコン膜は、下層の前
記窒化シリコン膜の２倍以上の水素含有量を有すること
を特徴とする半導体装置。
【請求項９】請求項８において、下層の窒化シリコン
膜の膜厚を、上層の窒化シリコン膜の膜厚より厚く形成
したことを特徴とする半導体装置。
【請求項１０】パッシベーション多層膜を有する半導
体装置の製造方法において、プラズマＣＶＤ法にて、反
応室内圧力、温度、プロセスガス種、プロセスガス流量
比、ＲＦパワー、電極間距離のいずれか１以上の成膜条
件を変更して、特性の異なる複数層の窒化シリコン膜を
積層して、前記パッシベーション膜を形成する工程を含
むことを特徴とする半導体装置の製造方法。
【請求項１１】請求項１０において、同一のプラズマ
ＣＶＤ装置内で前記成膜条件を段階的に変更して、特性
の異なる複数層の前記窒化シリコン膜を形成することを
特徴とする半導体装置の製造方法。
【請求項１２】請求項１０において、同一のプラズマ
ＣＶＤ装置内で前記成膜条件を連続的に変更して、特性
の異なる複数層の前記窒化シリコン膜を形成することを
特徴とする半導体装置の製造方法。