JPH056890A - パツシベーシヨン多層膜を備えた半導体装置及びその製造方法 - Google Patents

パツシベーシヨン多層膜を備えた半導体装置及びその製造方法

Info

Publication number
JPH056890A
JPH056890A JP26571991A JP26571991A JPH056890A JP H056890 A JPH056890 A JP H056890A JP 26571991 A JP26571991 A JP 26571991A JP 26571991 A JP26571991 A JP 26571991A JP H056890 A JPH056890 A JP H056890A
Authority
JP
Japan
Prior art keywords
film
silicon nitride
nitride film
semiconductor device
compressive stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26571991A
Other languages
English (en)
Inventor
Hiroshi Yamamoto
宏 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP26571991A priority Critical patent/JPH056890A/ja
Publication of JPH056890A publication Critical patent/JPH056890A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】 耐湿性及びエレクトロ・ストレスマイグレー
ジョン耐性に優れた半導体装置を提供すること。 【構成】 半導体装置の配線層15上に形成されるパッ
シベーション膜は、プラズマCVDの成膜条件を変更す
ることで、特性の異なる第1,第2の窒化シリコン膜1
6,17を積層して形成される。各膜16,17の持つ
内部圧縮ストレスを異ならせ、かつ、配線層15と接す
る下層の窒化シリコン膜16の内部圧縮ストレスを上層
の窒化シリコン膜17より大きくする場合、下層の窒化
シリコン膜16の内部圧縮ストレスは、3×109 〜1
×1010dyn/cm2 とする。このとき、上層の窒化
シリコン膜17は、下層の窒化シリコン膜16の1/2
以下の内部圧縮ストレスを有する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置に関し、特に
配線層上に形成されれるパッシベーション膜の改良及び
その製造方法に関するものである。
【0002】
【従来の技術】半導体装置のパッシベーション膜は、半
導体層や金属層等の配線層上に形成される誘電体であ
り、パッケージモールド時のストレスや外界からの汚
染、水分の進入などに対して半導体層や金属層等の配線
層を保護するものである。このパッシベーション膜は、
半導体装置の外層保護膜として、あるいは多層配線層の
場合にはそれらの間にも形成され、この場合には中間絶
縁層としても機能する。
【0003】このパッシベーション膜としては、従来よ
りCVD(Chemical Vapor Deposition )法によって形
成される酸化シリコン膜(SiO2 )及びPSG(Phos
pho-Silicate Glass)、プラズマCVD法によって形成
される窒化シリコン膜(P−SiN)及び酸化シリコン
膜(P−SiO)等が知られている。
【0004】そして、近年では、素子の微細化にともな
ってパッシベーション膜に種々の特性が求められてい
る。これらの特性とは、パッシベーション膜形成後の後
工程における熱ストレス,機械的ストレスに対する耐久
性であり、また、外部雰囲気との遮蔽性、特に湿気,N
+ 等のアルカリ金属の遮蔽性である。さらに、半導体
装置の微細化,多層配線化に伴い特に問題視されている
故障現象として、エレクトロマイグレーション(EM)
及びストレスマイグレーション(SM)があり、これら
の故障にパッシベーション膜自身の持つ内部ストレスが
影響していることが分かっている。
【0005】
【発明が解決しようとする課題】従来の各種膜について
の特性を考察すると、熱分解反応によるCVD法によっ
て形成されるSiO2 膜,PSG膜は、パッシベーショ
ン膜として要求される機械的強度が得られず、成膜温度
が比較的高温であるため、膜の水素含有量が低く、耐湿
性の点で保護膜として機能できない。さらに、熱分解反
応によるCVD法によって形成される膜(以下、CVD
膜)の内部ストレスは引張ストレスとなり、成膜時にク
ラックを生じ易い問題がある。
【0006】これに対し、プラズマCVD法によって形
成されるP−SiN,P−SiO膜は内部ストレスが圧
縮ストレスとなり、成膜時のクラック抑制の観点から好
ましく、成膜温度が比較的低いため水素含有量がCVD
膜より高く、耐湿性の点でもCVD膜より優れている。
【0007】しかし、P−SiO膜は、機械的強度がC
VD膜より高いがP−SiN膜より低く、微細化された
パターンを保護するための機械的強度の点ではP−Si
N膜に劣り、さらにアルカリイオンに対するブロック特
性が劣る。
【0008】以上のことを考慮すると、P−SiN膜が
パッシベーション膜として優れている。しかしながら、
P−SiN膜はP−SiO膜より内部圧縮ストレスが高
く、膜厚が厚くなるほど圧縮ストレスが増大する傾向に
ある。一般に、ピンホールなどの発生を少なくするため
に、パッシベーション膜は膜厚1μm前後またはそれ以
上必要となる。この膜厚でP−SiN膜を形成すると、
内部圧縮ストレスが増大し、この内部圧縮ストレスによ
りその下層の配線層が比較的大きなストレスを受けるた
め、さらに配線の微細化が進む半導体装置のEM寿命,
SM寿命が劣化してしまう。
【0009】このように、従来の膜種にて単一層のパッ
シベーション膜を所定の膜厚で形成すると、いずれも膜
特性としての欠点があるため、パッシベーション膜を2
層以上の膜で形成することが試みられている。例えば、
米国特許第4,446,194 では、金属層上の第1層をプラズ
マCVDで形成したP−SiO膜とし、その上の第2層
を、それ以外の方法例えば熱分解反応によるCVD法に
て形成したSiO2 膜とする方法を開示している。この
方法は、金属層と接する第1層を、内部ストレスが圧縮
ストレスとなるP−SiO膜とすることで、金属層中の
残留引張ストレスを緩和させ、SM又はEMにより生ず
るボイドの発生を低減しようとしたものである。しか
し、この米国特許に開示された構造でも、保護膜として
見た場合には近年の微細化された半導体装置のEM寿
命,SM寿命の改善には不十分である。しかも酸化膜の
積層構造であるため、P−SiN膜ほどの機械的強度は
得られず、アルカリイオンのブロック特性が劣ってい
る。さらに、上層がSiO2 膜であると、上層の耐湿性
が不良のため、上層と下層との境界まで水分が侵入しや
すい。また、第1,2層はそれぞれ異なる方法で形成さ
れるものであるから、パッシベーション膜形成のために
半導体装置のスループットが低下してしまう。
【0010】このように、従来技術では微細化された配
線層のためのパッシベーション膜としての特性を備える
ことが困難であり、配線層自体の改良によりエレクトロ
・ストレスマイグレーション対策が試みられているのが
現状である。
【0011】本発明の目的は、膜特性として優れた窒化
シリコン膜を利用することによって耐湿性に優れ、かつ
ストレス、電気的特性、トランジスタ特性等において半
導体素子に悪影響を与えないパッシベーション膜を有し
た半導体装置及びその製造方法を提供することにある。
【0012】
【課題を解決するための手段】本発明に係る半導体装置
は、配線層上にパッシベーション膜を形成した半導体装
置において、前記パッシベーション膜が、プラズマCV
D法での成膜条件を変更して形成された特性の異なる2
層以上の窒化シリコン膜の積層から成ることを特徴とす
る。本発明のパッシベーション膜は、半導体装置の外層
保護層の場合、及び多層配線間の層間絶縁膜として機能
する場合のいずれにも適用される。
【0013】本発明では、膜の特性として優れているP
−SiN膜を2層以上積層してパッシベーション膜を形
成している。その理由は、パッシベーション膜として要
求される特性の要求達成率には互いに背反するものがあ
り、単一層では全ての特性に満足するパッシベーション
膜を形成できないからである。特に、内部圧縮ストレス
の大きさに影響するエレクトロマイグレーション耐性及
びストレスマイグレーション耐性と、水素含有量に影響
される耐湿性とは、一方の特性を高めれば他方の特性が
劣化する関係にある。従って、特性の異なる2層以上の
P−SiN膜を形成することで、それぞれの膜の特性に
よって互いに背反する特性を補償し、要求される特性に
近い特性を持ったパッシベーション膜を実現できる。し
かも各膜は、プラズマCVD法による成膜条件を変えて
形成できるので、必ずしも別個の装置で成膜する必要は
なく、スループットを向上できる。
【0014】異なる特性として先ず挙げられるのは、エ
レクトロマイグレーション、ストレスマイグレーション
に影響の大きい、膜自体の持つ内部圧縮ストレスであ
り、次に、耐湿性と密接な関係のある膜の水素含有量で
ある。この両者は成膜条件の変更により調整可能ではあ
るが、独立して両特性を共に良くなる方向に制御するこ
とはできない。
【0015】EM耐性及びSM耐性を確保し、かつ耐湿
性を確保する一つの手法としては、配線層と接する下層
の前記窒化シリコン膜の内部圧縮ストレスを、上層の前
記窒化シリコン膜よりも大きくすることである。下層の
内部圧縮ストレスを、エレクトロ・ストレスマイグレー
ション耐性が劣化させない程度で止どめ、下層の窒化シ
リコン膜の持つ水素含有量を多く確保させることで、下
層の窒化シリコン膜の高い耐湿性を確保できる。このよ
うな特性を得るためには、下層の窒化シリコン膜の内部
圧縮ストレスが3×109 〜1×1010dyn/cm2
であり、上層の窒化シリコン膜は、下層の窒化シリコン
膜の1/2以下の内部圧縮ストレスを有することが好ま
しい。下層の窒化シリコン膜が上限の内部圧縮ストレス
を上回ると、圧縮ストレスが大きすぎて配線層のエレク
トロ・ストレスマイグレーションを助長してしまう。下
層の窒化シリコン膜が下限の内部圧縮ストレスを下回る
と、下層の窒化シリコン膜にて所望の耐湿性を確保でき
ない。また、上層の窒化シリコン膜の内部圧縮ストレス
が、下層の窒化シリコン膜の内部圧縮ストレスの1/2
を上回ると、パッシベーション膜のトータルの内部圧縮
ストレスが大きくなり、エレクトロ・ストレスマイグレ
ーションを助長してしまう。
【0016】所望の水素含有量を持つ下層の窒化シリコ
ン膜の成膜条件では、その膜の持つ内部圧縮ストレスが
大きくなるが、その膜厚を比較的薄くすれば、エレクト
ロマイグレーション耐性を劣化させない内部圧縮ストレ
スに止どめられる。これは、下層の窒化シリコン膜を上
層の窒化シリコン膜により薄く形成すれば容易であり、
しかもパッシベーション膜として求められる機械的強度
の高い膜厚を、複数層の積層によるトータル膜厚として
確保できる。上層の窒化シリコン膜は、パッシベーショ
ン膜としてトータルの内部圧縮ストレスをなるべく増加
させない成膜条件にて形成される。上層の窒化シリコン
膜も内部圧縮ストレスを持つため成膜時のクラック等が
発生しにくく、耐湿性の良好な下層の窒化シリコン膜を
覆って、配線層と外部雰囲気との遮蔽効果が増大する。
【0017】EM耐性及びSM耐性を確保し、かつ耐湿
性を確保する他の手法としては、配線層と接する下層の
前記窒化シリコン膜の水素含有量を、上層の前記窒化シ
リコン膜よりも少なくすることである。下層の窒化シリ
コン膜の水素含有量を少なくすると、下層の窒化シリコ
ン膜の圧縮ストレスが低くなり、エレクトロ・ストレス
マイグレーション耐性が劣化しない。この場合、下層の
窒化シリコン膜の耐湿性が劣化するので、この耐湿性を
上層の窒化シリコン膜の水素含有量を多くすることで補
償する。この場合、下層の窒化シリコン膜の水素含有量
が、0.5×1020〜5×1021atm /cm3 であり、
上層の窒化シリコン膜は、下層の前記窒化シリコン膜の
2倍以上の水素含有量を有することが好ましい。下層の
窒化シリコン膜の水素含有量が上限を上回ると、下層の
窒化シリコン膜の内部圧縮ストレスが大きくなりエレク
トロ・ストレスマイグレーションを助長する。下層の窒
化シリコン膜が下限の水素含有量を下回ると、下層の内
部圧縮ストレスが小さすぎて、エレクトロマイグレーシ
ョン耐性,ストレスマイグレーション耐性が劣化する。
上層の窒化シリコン膜の水素含有量が、下層の窒化シリ
コン膜の水素含有量の2倍未満であると、上層膜にて要
求される耐湿性を確保できない。所望の耐湿性を確保す
るための水素含有量を持つ上層の窒化シリコン膜の成膜
条件では、その膜の持つ内部圧縮ストレスが大きくなる
が、その膜厚を比較的薄くすれば、エレクトロマイグレ
ーション耐性を劣化させないトータルの内部圧縮ストレ
スに止どめられる。これは、下層の窒化シリコン膜を上
層の窒化シリコン膜により厚く形成すればよい。
【0018】このような特性の異なる複数層のパッシベ
ーション膜は、プラズマCVD法にて、反応室内圧力、
温度、プロセスガス種、プロセスガス流量比、RFパワ
ー、電極間距離のいずれか1以上の成膜条件を変更する
ことで形成できる。各層が共にプラズマCVD法で形成
できるので、同一のプラズマCVD装置内で成膜条件を
変更して、特性の異なる複数層の窒化シリコン膜を連続
して形成するが可能である。この場合、成膜条件は段階
的に又は連続的に変更させても良い。
【0019】
【実施例】以下、本発明の実施例における半導体装置及
びその製造方法を図1に基づいて詳細に説明する。
【0020】まず、ウェル11が形成された半導体基板
10上にLOCOS(Local Oxidation Of Silicon)1
2を形成する。さらに、層間絶縁膜13を形成し、ウェ
ル11と対向する領域にコンタクトホール14のエッチ
ングパターンをフォトリソグラフィ工程により形成した
後、ドライエッチングによりコンタクトホール14を形
成する。次に、シリコンを含有するアルミニウム膜を層
間絶縁膜13上にスパッタ法により形成し、フォトリソ
グラフィ工程によりエッチングパターンを形成後、ドラ
イエッチングによってアルミニウム配線15を形成す
る。
【0021】次に、パッシベーション膜の形成について
説明する。
【0022】図2は、プラズマCVD装置の断面図であ
る。この装置20は、上部チャンバー21と下部チヤン
バー22とで気密容器を構成し、その内部に、ウエハ載
置電極23および対向電極24から成る平行平板電極が
配置されている。そして、対向電極24にはRFパワー
サプライ25が接続されている。プロセスガスは、ウエ
ハ載置電極23の中心に設けた孔23aに連通するよう
に接続されたガス供給管26を介して、平行平板電極間
に導入される。ガス供給管26は導体で形成され、ウエ
ハ載置電極23の接地に兼用される。容器内ガスの排気
は、ウエハ載置電極23の周囲に形成した排気ポート2
7を介して実施される。
【0023】アルミニウム配線15の形成された半導体
基板10がプラズマCVD装置20内部に搬入された
後、反応室内が真空に引かれる。このときの成膜条件
は、下層のP−SiN膜16及び上層のP−SiN膜1
7が、下記の特性を有するように設定される。下層のP
−SiN膜16の内部圧縮応力は3×109 〜1×10
10dyn /cm2 であり、上層のP−SiN膜17は下層の
1/2以下の圧縮応力、好ましくは上層のP−SiN膜
17は0.2×109 〜5×109 dyn /cm2 の圧縮応
力を持つ。より好ましくは、下層のP−SiN膜16の
内部圧縮応力は3×109 〜8×109 dyn/cm2 であ
り、上層のP−SiN膜17は下層の1/2以下の圧縮
応力、好ましくは上層のP−SiN膜17は0.2×1
9 〜4×109 dyn /cm2 の圧縮応力を持つ。さらに
好ましくは、下層のP−SiN膜16の内部圧縮応力は
3×109 〜6×109 dyn /cm2 であり、上層のP−
SiN膜17は下層の1/2以下の圧縮応力、好ましく
は上層のP−SiN膜17は0.2×109 〜3×10
9 dyn /cm2 の圧縮応力を持つ。
【0024】本実施例では、表1に示す成膜条件を段階
的に設定し、アルミニウム配線15上のP−SiN膜1
6(図1(B)参照)及びその上層のP−SiN膜17
(図1(C)参照)をそれぞれ連続して形成する。
【0025】
【表1】
【0026】上記表1の通り、本実施例のP−SiN膜
16,17の成膜条件で相違するのは、NH3 流量とR
Fパワーのみであり、他の条件は同一とした。各膜1
6,17を成膜条件を変えて連続して成形した後、プラ
ズマCVD装置よりウェハを搬出し、図1(C)に示す
ようにボンディングパッド18を形成する。
【0027】このようにして形成したP−SiN膜1
6,17の膜厚及び特性は表2の通りである。
【0028】
【表2】
【0029】上記表の通り、積層された各膜16,17
の全体の膜厚は1μmとなり、外部ストレスによりクラ
ック,ピンホールなどの生じない機械的強度が確保され
る。そして、本実施例では、P−SiN膜全体として1
μmの膜厚を確保しながらも、パッシベーション膜とし
て求められる下記の特性を備えている。
【0030】先ず、アルミニウム配線15と接する下層
のP−SiN膜16は、水素含有量が1×1022atm /
cm3 と高く、耐湿性が良好である。P−SiN膜16
のストレスは5×109 dyn/cm2 の圧縮ストレス
であり、P−SiN膜16の形成時に膜16自体にクラ
ックなどが生じずに十分な膜強度を確保でき、しかもエ
レクトロ・ストレスマイグレーションの耐性を劣化する
ほど圧縮ストレスは高くない。もし、水素含有量が1×
1022atm /cm3 もの高い耐湿性を有するP−SiN膜
16を1μmの厚さで形成したとすれば、膜厚と共に内
部圧縮ストレスも大きくなり、エレクトロ・ストレスマ
イグレーション耐性が大幅に劣化するであろう。このた
め、0.3μmの膜厚のP−SiN膜16の上層に、全
体厚さで1μmのパッシベーション膜を確保するため
に、0.7μmの膜厚のP−SiN膜17を積層してい
る。上層のP−SiN膜17は、その内部ストレスは1
×109 dyn/cm3 程度であるが、圧縮ストレスで
あるが故にCVD膜のように膜形成時にクラックが発生
することはない。さらに、パッシベーション膜全体とし
ての内部圧縮ストレスも、エレクトロ・ストレスマイグ
レーション耐性を劣化しない範囲に止どめることができ
る。また、P−SiN膜17の水素含有量は5×1020
atm /cm3 であり、耐湿性の点でP−SiN膜16に
若干劣るが、パッシベーション膜全体としては、下層の
P−SiN膜16にて耐湿性が確保できる。
【0031】なお、2種の成膜条件における成膜温度は
共に400°Cであったが、NH3流量及びRFパワー
を変えているので、P−SiN膜16,17の水素含有
量が異なるように形成できる。これは、主にプラズマ状
態からSiNになる結合状態が、P−SiN膜16,1
7で相違するためと考えられる。
【0032】このように、P−SiN膜16のみで、1
μmの膜厚のパッシベーション膜を形成した場合は、ス
トレスが高すぎて、配線のエレクトロマイグレーション
耐性やトランジスタ特性の変動に対して劣化し信頼性不
良となり、逆にP−SiN膜17のようにストレスを小
さくすれば耐湿性が劣化するが、特性の違うP−SiN
膜16,17を積層することで、トータルのパッシベー
ション膜として複数の要求特性を満足できる。すなわ
ち、本実施例の積層構造により、耐湿性を劣化させるこ
となく、配線のエレクトロマイグレーション耐性やトラ
ンジスタ特性の変動に対する信頼性が向上した。また、
特性の違う2種類のP−SiN膜を積層することによっ
て、熱の変動に対するストレスの変化が少なくなった。
【0033】図3は、本発明の異なる実施例に係る半導
体装置の断面図である。
【0034】図3に示す半導体装置は、図1(C)に示
す半導体の装置と比較して、パッシベーション膜を下層
の厚い窒化シリコン膜30と上層の薄い窒化シリコン膜
31に置き換えたものであり、他の構造は図1(C)と
同一である。
【0035】各膜30,31は共に図2に示すプラズマ
CVD装置20で連続して形成され、その成膜条件は各
膜30,31が下記の特性を有するように設定される。
下層のP−SiN膜30の水素含有量は0.5×1020
〜5×1021atm /cm3 であり、上層のP−SiN膜3
1は下層の2倍以上の水素含有量を有し、好ましくは上
層のP−SiN膜31の水素含有量は1×1020〜3×
1022atm /cm3 である。より好ましくは、下層のP−
SiN膜30の水素含有量は5×1020〜5×1021at
m /cm3 であり、上層のP−SiN膜31は下層の2倍
以上の水素含有量を有し、好ましくは上層のP−SiN
膜31の水素含有量は1×1021〜3×1022atm /cm
3 である。さらに好ましくは、下層のP−SiN膜30
の水素含有量は7×1020〜5×1021atm /cm3 であ
り、上層のP−SiN膜31は下層の2倍以上の水素含
有量を有し、好ましくは上層のP−SiN膜31の水素
含有量は2×1021〜3×1022atm /cm3 である。
【0036】本実施例での成膜条件は下記の表3に示す
通りである。
【0037】
【表3】
【0038】上記表3の通り、下層のP−SiN膜30
は実施例1の上層のP−SiN膜17と成膜条件が同一
であり、上層のP−Sin膜31は実施例1の下層のP
−SiN膜16と成膜条件が同一である。
【0039】このような条件で形成したP−SiN膜3
0,31の膜厚及び特性は表4の通りである。
【0040】
【表4】
【0041】上記表の通り、積層された各膜30,31
の全体の膜厚は1μmとなり、外部ストレスによりクラ
ック,ピンホールなどの生じない機械的強度が確保され
る。そして、本実施例では、P−SiN膜全体として1
μmの膜厚を確保しながらも、パッシベーション膜とし
て求められる下記の特性を備えている。
【0042】先ず、アルミニウム配線15と接する下層
のP−SiN膜30は、内部圧縮ストレスが1×109
dyne/cm2 と低く、エレクトロ・ストレスマイグレーシ
ョンの耐性を劣化することはない。下層のP−SiN膜
30の水素含有量は5×1020atm /cm3 と低いが、上
層のP−SiN膜31の水素含有量が1×1022atm/c
m3 と高く、パッシベーション膜としての良好な耐湿性
が確保できる。上層のP−SiN膜31の成膜条件で
は、内部圧縮ストレスが高くなる条件であるが、上層の
膜厚を0.3μmと薄膜化することで、内部圧縮ストレ
スの増大を止どめることが出来る。もし、1×109 dy
ne/cm2 もの低い内部圧縮ストレスを有するP−SiN
膜30を1μmの厚さで形成したとすれば、水素含有量
も低くなるため、耐湿性の良好なパッシベーション膜を
実現できない。本実施例のように2層の膜30,31に
より、達成率の背反する特性を補償し合い、優れた特性
のパッシベーション膜を実現できる。
【0043】上記実施例では、同一反応室内で成膜条件
を段階的に変える方法について説明したが、RFパワー
やGas流量を連続的に変化させることによっても同様
の結果が得られた。また、別々の装置によってそれぞれ
P−SiN膜を形成しても効果があった。別個の装置で
成膜する場合には、成膜条件として電極間距離も変更可
能であり、チャンバー内圧力、温度もそれぞれ異なる条
件に容易に設定できる。
【0044】成膜条件と物性の相関は、装置によっても
傾向が大きく違うため、実施例では、RFパワー及びガ
ス流量比を変更することによって膜のストレスと水素含
有量を制御しているが、他の成膜条件例えばチャンバー
内圧力、電極間距離、温度等を最適化することによっ
て、ストレスや水素含有量の他に絶縁性などの特性も変
えることができる。さらに、ガス種を切り替えて成膜条
件を変えても良い。P−SiN膜の水素含有量を低減す
るために、SiH4 −NH3 のガス種に代えて、SiH
4 −N2 −H2 系のプロセスガスを用いても良い。
【0045】P−SiNの膜厚については、配線のスペ
ースや要求されるストレスの値、耐湿性等によって異な
ってくるが、その膜厚比や、全体の膜厚を変えること、
さらに別の成膜条件を選ぶことで最適化が可能である。
ただし、下層のP−SiN膜16の水素含有量を高く維
持しつつ内部圧縮ストレスを低く押さえるには、その膜
厚が上層のP−SiN膜16の膜厚の1/2以下である
ことが好ましい。逆に、下層のP−SiN膜30の内部
圧縮応力を低く押さ、かつ、上層のP−SiN膜31の
水素含有量を高くするには、下層のP−SiN膜30膜
厚が上層のP−SiN膜31の膜厚の2倍以上であるこ
とが好ましい。
【0046】また、配線形成後にPSG等の保護膜を形
成する場合や、多層配線構造の場合、モールド時のスト
レス緩和としてポリイミド樹脂をパッシベーション膜上
に形成する場合にも同様に本発明を適用できる。
【0047】
【発明の効果】本発明によれば、膜特性として優れた2
層以上の窒化シリコン膜をパッシベージョン膜として用
い、かつ、プラズマCVDでの成膜条件を変更して各膜
の特性を異ならせることで、特に耐湿性及びエレクトロ
・ストレスマイグレーション耐性に優れた半導体装置を
実現できる。
【図面の簡単な説明】
【図1】(A)〜(C)は、本発明を適用した半導体装
置の製造工程を示す概略断面図である。
【図2】図1(C)のパッシベーション膜を形成するプ
ラズマCVD装置の断面図である。
【図3】本発明を適用した他の実施例に係る半導体装置
の概略断面図である。
【符号の説明】
10 半導体基板 11 ウェル領域 12 LOCOS 13 層間絶縁膜 14 コンタクトホール 15 アルミニウム配線 16,30 下層の窒化シリコン膜 17,31 上層の窒化シリコン膜

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 配線層上にパッシベーション膜を有する
    半導体装置において、前記パッシベーション膜は、プラ
    ズマCVD法での成膜条件を変更して形成された特性の
    異なる複数層の窒化シリコン膜の積層から成ることを特
    徴とする半導体装置。
  2. 【請求項2】 請求項1において、複数層の前記窒化シ
    リコン膜の異なる特性が、各膜の内部圧縮ストレスであ
    ることを特徴とする半導体装置。
  3. 【請求項3】 請求項2において、下層の前記窒化シリ
    コン膜の内部圧縮ストレスが、上層の前記窒化シリコン
    膜の内部圧縮ストレスよりも大きいことを特徴とする半
    導体装置。
  4. 【請求項4】 請求項3において、下層の前記窒化シリ
    コン膜の内部圧縮ストレスが3×109 〜1×1010
    yn/cm2 であり、上層の前記窒化シリコン膜は、下
    層の前記窒化シリコン膜の1/2以下の内部圧縮ストレ
    スを有することを特徴とする半導体装置。
  5. 【請求項5】 請求項4において、下層の窒化シリコン
    膜の膜厚を、上層の窒化シリコン膜の膜厚より薄く形成
    したことを特徴とする半導体装置。
  6. 【請求項6】 請求項1において、複数層の前記窒化シ
    リコン膜の異なる特性が、各膜の水素含有量であること
    を特徴とする半導体装置。
  7. 【請求項7】 請求項6において、下層の前記窒化シリ
    コン膜の水素含有量が、上層の前記窒化シリコン膜の水
    素含有量よりも少ないことを特徴とする半導体装置。
  8. 【請求項8】 請求項7において、下層の前記窒化シリ
    コン膜の水素含有量が、0.5×1020〜5×1021at
    m/cm3 であり、上層の前記窒化シリコン膜は、下層の前
    記窒化シリコン膜の2倍以上の水素含有量を有すること
    を特徴とする半導体装置。
  9. 【請求項9】 請求項8において、下層の窒化シリコン
    膜の膜厚を、上層の窒化シリコン膜の膜厚より厚く形成
    したことを特徴とする半導体装置。
  10. 【請求項10】 パッシベーション多層膜を有する半導
    体装置の製造方法において、プラズマCVD法にて、反
    応室内圧力、温度、プロセスガス種、プロセスガス流量
    比、RFパワー、電極間距離のいずれか1以上の成膜条
    件を変更して、特性の異なる複数層の窒化シリコン膜を
    積層して、前記パッシベーション膜を形成する工程を含
    むことを特徴とする半導体装置の製造方法。
  11. 【請求項11】 請求項10において、同一のプラズマ
    CVD装置内で前記成膜条件を段階的に変更して、特性
    の異なる複数層の前記窒化シリコン膜を形成することを
    特徴とする半導体装置の製造方法。
  12. 【請求項12】 請求項10において、同一のプラズマ
    CVD装置内で前記成膜条件を連続的に変更して、特性
    の異なる複数層の前記窒化シリコン膜を形成することを
    特徴とする半導体装置の製造方法。
JP26571991A 1990-10-15 1991-10-15 パツシベーシヨン多層膜を備えた半導体装置及びその製造方法 Pending JPH056890A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26571991A JPH056890A (ja) 1990-10-15 1991-10-15 パツシベーシヨン多層膜を備えた半導体装置及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP27555790 1990-10-15
JP2-275557 1990-10-15
JP26571991A JPH056890A (ja) 1990-10-15 1991-10-15 パツシベーシヨン多層膜を備えた半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH056890A true JPH056890A (ja) 1993-01-14

Family

ID=26547114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26571991A Pending JPH056890A (ja) 1990-10-15 1991-10-15 パツシベーシヨン多層膜を備えた半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH056890A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153718A (ja) * 1994-09-30 1996-06-11 Nippondenso Co Ltd 窒化シリコン膜を有する半導体装置及びその製造方法
JPH08195391A (ja) * 1995-01-17 1996-07-30 Nippondenso Co Ltd 半導体装置およびその製造方法
JPH09102494A (ja) * 1995-10-09 1997-04-15 Toshiba Corp 半導体装置の保護膜およびその形成方法
JP2002158226A (ja) * 2000-11-21 2002-05-31 Sharp Corp 窒化シリコン固体表面保護膜及びその製造方法とホール素子
JP2006338947A (ja) * 2005-05-31 2006-12-14 Sanyo Electric Co Ltd 保護膜形成方法および保護膜
JP2008300678A (ja) * 2007-05-31 2008-12-11 Oki Electric Ind Co Ltd 半導体素子の製造方法、及び半導体素子
JP2010166084A (ja) * 2010-04-05 2010-07-29 Fujitsu Ltd 半導体装置及びその製造方法
US8026578B2 (en) 2007-03-01 2011-09-27 Kabushiki Kaisha Toyota Chuo Kenkyusho Barrier film and method of producing barrier film
CN107533974A (zh) * 2015-05-07 2018-01-02 德克萨斯仪器股份有限公司 低应力低氢型lpcvd氮化硅

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153718A (ja) * 1994-09-30 1996-06-11 Nippondenso Co Ltd 窒化シリコン膜を有する半導体装置及びその製造方法
JPH08195391A (ja) * 1995-01-17 1996-07-30 Nippondenso Co Ltd 半導体装置およびその製造方法
JPH09102494A (ja) * 1995-10-09 1997-04-15 Toshiba Corp 半導体装置の保護膜およびその形成方法
JP2002158226A (ja) * 2000-11-21 2002-05-31 Sharp Corp 窒化シリコン固体表面保護膜及びその製造方法とホール素子
JP2006338947A (ja) * 2005-05-31 2006-12-14 Sanyo Electric Co Ltd 保護膜形成方法および保護膜
US8026578B2 (en) 2007-03-01 2011-09-27 Kabushiki Kaisha Toyota Chuo Kenkyusho Barrier film and method of producing barrier film
JP2008300678A (ja) * 2007-05-31 2008-12-11 Oki Electric Ind Co Ltd 半導体素子の製造方法、及び半導体素子
US7928016B2 (en) 2007-05-31 2011-04-19 Oki Semiconductor Co., Ltd. Method of manufacturing semiconductor device, and semiconductor device
JP2010166084A (ja) * 2010-04-05 2010-07-29 Fujitsu Ltd 半導体装置及びその製造方法
CN107533974A (zh) * 2015-05-07 2018-01-02 德克萨斯仪器股份有限公司 低应力低氢型lpcvd氮化硅
JP2018515926A (ja) * 2015-05-07 2018-06-14 日本テキサス・インスツルメンツ株式会社 低応力低水素lpcvdシリコン窒化物

Similar Documents

Publication Publication Date Title
US5306946A (en) Semiconductor device having a passivation layer with silicon nitride layers
US6541370B1 (en) Composite microelectronic dielectric layer with inhibited crack susceptibility
US6017614A (en) Plasma-enhanced chemical vapor deposited SIO2 /SI3 N4 multilayer passivation layer for semiconductor applications
JP2682403B2 (ja) 半導体装置の製造方法
US8154850B2 (en) Systems and methods for a thin film capacitor having a composite high-k thin film stack
JPH0439934A (ja) 半導体装置およびその製造方法
KR20000056157A (ko) 다층의 패시배이션막을 이용한 도전층 사이에 공기 공간을 형성하는 방법
US20080001292A1 (en) Hermetic Passivation Layer Structure for Capacitors with Perovskite or Pyrochlore Phase Dielectrics
JPH07169833A (ja) 半導体装置及びその製造方法
JPH056890A (ja) パツシベーシヨン多層膜を備えた半導体装置及びその製造方法
JP3435186B2 (ja) 半導体装置
US20070117387A1 (en) Semiconductor device and manufacturing method thereof
JP2002305193A (ja) 半導体装置とその製造方法
JPH07335753A (ja) 半導体装置及びその製造方法
US20020003306A1 (en) Method for reducing stress-induced voids for 0.25u and smaller semiconductor chip technology by annealing interconnect lines and using low bias voltage and low interlayer dielectric deposition rate and semiconductor chip made thereby
JPH05218015A (ja) 半導体装置
JPH0689893A (ja) 半導体装置
JPH01207932A (ja) 半導体装置
JP2001144180A (ja) 多層配線構造及びその製造方法
JPH05129281A (ja) 半導体装置の製造方法
JP2700351B2 (ja) 半導体装置およびその製造方法
JPH0438829A (ja) 保護絶縁膜を有する半導体装置,その製造方法およびその製造装置
US20040145055A1 (en) Semiconductor device and thin film forming method
JPH06196573A (ja) 半導体装置の製造方法
JPH10135327A (ja) 半導体集積回路装置およびその製造方法