JPH08195391A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH08195391A JPH08195391A JP7004807A JP480795A JPH08195391A JP H08195391 A JPH08195391 A JP H08195391A JP 7004807 A JP7004807 A JP 7004807A JP 480795 A JP480795 A JP 480795A JP H08195391 A JPH08195391 A JP H08195391A
- Authority
- JP
- Japan
- Prior art keywords
- film
- psg
- protective film
- forming
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 保護膜としてのＰＳＧ膜をＡｌ配線上に形成
した場合の保護膜のクラック発生を防止する。 【構成】 半導体素子のＡｌ配線３上にＰＳＧ膜４ａお
よび窒化膜４ｂを堆積する場合、ＰＳＧ膜４ａが水分を
取り込むことにより生じるリン酸により、Ａｌ配線３と
の間で腐食反応が生じ、それにより発生するガスにより
保護膜４にクラックが発生するが、Ａｌ配線３とＰＳＧ
膜４ａとの間に酸化膜５を形成することにより、そのよ
うな腐食反応を阻止して、保護膜４のクラック発生を防
止する。
した場合の保護膜のクラック発生を防止する。 【構成】 半導体素子のＡｌ配線３上にＰＳＧ膜４ａお
よび窒化膜４ｂを堆積する場合、ＰＳＧ膜４ａが水分を
取り込むことにより生じるリン酸により、Ａｌ配線３と
の間で腐食反応が生じ、それにより発生するガスにより
保護膜４にクラックが発生するが、Ａｌ配線３とＰＳＧ
膜４ａとの間に酸化膜５を形成することにより、そのよ
うな腐食反応を阻止して、保護膜４のクラック発生を防
止する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、特にＡｌ等の金属線上に保護膜として
のＰＳＧ膜が形成されているものに関する。
製造方法に関し、特にＡｌ等の金属線上に保護膜として
のＰＳＧ膜が形成されているものに関する。
【０００２】
【従来の技術】従来、圧力センサ、加速度センサ等の力
学量センサでは、シリコン基板にアンプ回路、調整回
路、センシング回路等の半導体素子が形成され、それを
外部環境からの汚染に対し保護する保護膜がセンサ最表
面に堆積されている。この従来のものの構造を図５に示
す。
学量センサでは、シリコン基板にアンプ回路、調整回
路、センシング回路等の半導体素子が形成され、それを
外部環境からの汚染に対し保護する保護膜がセンサ最表
面に堆積されている。この従来のものの構造を図５に示
す。
【０００３】シリコン基板１において、Ｐ型シリコン基
板１ａ上にＮ型エピタキシャル層１ｂが形成され、さら
にＰ型の分離領域１ｃが形成されて複数の半導体素子領
域が形成される。それらの半導体素子領域に上記回路を
構成するトランジスタ等の半導体素子１ｄが形成され
る。また、シリコン基板１上には酸化膜２が形成されて
おり、酸化膜２に形成した金属線としてのＡｌ配線３に
より半導体素子１ｄ等と外部とが電気接続される。さら
に、酸化膜２およびＡｌ配線３上には表面保護を行うた
めの保護膜４が形成される。
板１ａ上にＮ型エピタキシャル層１ｂが形成され、さら
にＰ型の分離領域１ｃが形成されて複数の半導体素子領
域が形成される。それらの半導体素子領域に上記回路を
構成するトランジスタ等の半導体素子１ｄが形成され
る。また、シリコン基板１上には酸化膜２が形成されて
おり、酸化膜２に形成した金属線としてのＡｌ配線３に
より半導体素子１ｄ等と外部とが電気接続される。さら
に、酸化膜２およびＡｌ配線３上には表面保護を行うた
めの保護膜４が形成される。
【０００４】図６に、上記構成におけるシリコン基板
１、酸化膜２、Ａｌ配線３、保護膜４を部分的に図示し
ている。なお、この図６においては、半導体素子等が省
略されて図示されている。ここで、保護膜４としては、
図に示すように、通常、ＰＳＧ膜４ａと窒化膜４ｂの２
層構造が用いられている。
１、酸化膜２、Ａｌ配線３、保護膜４を部分的に図示し
ている。なお、この図６においては、半導体素子等が省
略されて図示されている。ここで、保護膜４としては、
図に示すように、通常、ＰＳＧ膜４ａと窒化膜４ｂの２
層構造が用いられている。
【０００５】
【発明が解決しようとする課題】上記保護膜の形成にお
いて、ＰＳＧ膜４ａは高い吸湿性を有しているため、Ｐ
ＳＧ膜４ａの形成後、窒化膜４ｂを堆積するまでの短時
間の間に、ＰＳＧ膜４ａに水分が取り込まれる。ＰＳＧ
膜４ａに取り込まれた水分は、ＰＳＧ膜４ａ中のリンと
反応してリン酸となり、Ａｌ配線３との間で腐食反応を
起こし、ガスを発生させる。このガスは窒化膜４ｂによ
り外部と遮断されるため、このガスの圧力により、保護
膜４にクラックが入り、保護膜４の品質を劣化させると
いう問題が生じる。
いて、ＰＳＧ膜４ａは高い吸湿性を有しているため、Ｐ
ＳＧ膜４ａの形成後、窒化膜４ｂを堆積するまでの短時
間の間に、ＰＳＧ膜４ａに水分が取り込まれる。ＰＳＧ
膜４ａに取り込まれた水分は、ＰＳＧ膜４ａ中のリンと
反応してリン酸となり、Ａｌ配線３との間で腐食反応を
起こし、ガスを発生させる。このガスは窒化膜４ｂによ
り外部と遮断されるため、このガスの圧力により、保護
膜４にクラックが入り、保護膜４の品質を劣化させると
いう問題が生じる。
【０００６】本発明は上記問題に鑑みてなされたもの
で、ＰＳＧ膜の吸湿に対する上記問題を解決することを
目的とする。
で、ＰＳＧ膜の吸湿に対する上記問題を解決することを
目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明においては、金属線（３）が
形成された半導体素子（１ｄ）上に保護膜（４）が形成
された半導体装置において、前記保護膜（４）は少なく
とも前記金属線（３）上にＰＳＧ膜（４ａ）を有するも
のであって、前記金属線（３）と前記ＰＳＧ膜（４ａ）
との間に、前記ＰＳＧ膜（４ａ）の吸湿により形成され
るリン酸と前記金属線（３）とが反応するのを阻止する
阻止膜（５）を形成したことを特徴としている。
め、請求項１に記載の発明においては、金属線（３）が
形成された半導体素子（１ｄ）上に保護膜（４）が形成
された半導体装置において、前記保護膜（４）は少なく
とも前記金属線（３）上にＰＳＧ膜（４ａ）を有するも
のであって、前記金属線（３）と前記ＰＳＧ膜（４ａ）
との間に、前記ＰＳＧ膜（４ａ）の吸湿により形成され
るリン酸と前記金属線（３）とが反応するのを阻止する
阻止膜（５）を形成したことを特徴としている。
【０００８】請求項２に記載の発明では、請求項１に記
載の発明において、前記阻止膜は酸化膜（５）であるこ
とを特徴としている。請求項３に記載の発明では、請求
項１又は２に記載の発明において、前記金属線（３）は
Ａｌを主体とした電極配線であることを特徴としてい
る。請求項４に記載の発明では、請求項１乃至３のいず
れか１つに記載の発明において、前記ＰＳＧ膜（４ａ）
上に上地保護膜（４ｂ）が形成されており、前記ＰＳＧ
膜（４ａ）と前記上地保護膜（４ｂ）とにより前記保護
膜（４）が構成されていることを特徴としている。
載の発明において、前記阻止膜は酸化膜（５）であるこ
とを特徴としている。請求項３に記載の発明では、請求
項１又は２に記載の発明において、前記金属線（３）は
Ａｌを主体とした電極配線であることを特徴としてい
る。請求項４に記載の発明では、請求項１乃至３のいず
れか１つに記載の発明において、前記ＰＳＧ膜（４ａ）
上に上地保護膜（４ｂ）が形成されており、前記ＰＳＧ
膜（４ａ）と前記上地保護膜（４ｂ）とにより前記保護
膜（４）が構成されていることを特徴としている。
【０００９】請求項５に記載の発明においては、半導体
基板（１）上に、金属線（３）が形成された半導体素子
（１ｄ）を形成する工程と、前記金属線（３）が形成さ
れた半導体素子（１ｄ）上に、下地保護膜としてのＰＳ
Ｇ膜（４ａ）および上地保護膜（４ｂ）を形成する工程
とを備えた半導体装置の製造方法において、前記保護膜
（４）を形成する工程の前に、前記金属線（３）が形成
された半導体素子（１ｄ）上に、前記ＰＳＧ膜（４ａ）
の吸湿により形成されるリン酸と前記金属線（３）とが
反応するのを阻止する阻止膜（５）を形成する工程を設
けたことを特徴としている。
基板（１）上に、金属線（３）が形成された半導体素子
（１ｄ）を形成する工程と、前記金属線（３）が形成さ
れた半導体素子（１ｄ）上に、下地保護膜としてのＰＳ
Ｇ膜（４ａ）および上地保護膜（４ｂ）を形成する工程
とを備えた半導体装置の製造方法において、前記保護膜
（４）を形成する工程の前に、前記金属線（３）が形成
された半導体素子（１ｄ）上に、前記ＰＳＧ膜（４ａ）
の吸湿により形成されるリン酸と前記金属線（３）とが
反応するのを阻止する阻止膜（５）を形成する工程を設
けたことを特徴としている。
【００１０】請求項６に記載の発明では、請求項５に記
載の発明において、前記阻止膜は酸化膜（５）であるこ
とを特徴としている。請求項７に記載の発明において
は、半導体基板（１）上に、金属線（３）が形成された
半導体素子（１ｄ）を形成する工程と、前記金属線
（３）が形成された半導体素子（１ｄ）上に、下地保護
膜（４）としてのＰＳＧ膜（４ａ）を形成する工程と、
前記ＰＳＧ膜（４ａ）に取り込まれた水分を離脱させ、
この水分離脱後に、上地保護膜（４ｂ）を前記ＰＳＧ膜
（４ａ）上に形成する工程とを有することを特徴として
いる。
載の発明において、前記阻止膜は酸化膜（５）であるこ
とを特徴としている。請求項７に記載の発明において
は、半導体基板（１）上に、金属線（３）が形成された
半導体素子（１ｄ）を形成する工程と、前記金属線
（３）が形成された半導体素子（１ｄ）上に、下地保護
膜（４）としてのＰＳＧ膜（４ａ）を形成する工程と、
前記ＰＳＧ膜（４ａ）に取り込まれた水分を離脱させ、
この水分離脱後に、上地保護膜（４ｂ）を前記ＰＳＧ膜
（４ａ）上に形成する工程とを有することを特徴として
いる。
【００１１】請求項８に記載の発明においては、半導体
基板（１）上に、金属線（３）が形成された半導体素子
（１ｄ）を形成する工程と、前記金属線（３）が形成さ
れた半導体素子（１ｄ）上に、下地保護膜としてのＰＳ
Ｇ膜（４ａ）を形成する工程と、このＰＳＧ膜（４ａ）
の形成と連続して、水分を含まない環境下で前記ＰＳＧ
膜（４ａ）上に、上地保護膜（４ｂ）を形成する工程と
を有することを特徴としている。
基板（１）上に、金属線（３）が形成された半導体素子
（１ｄ）を形成する工程と、前記金属線（３）が形成さ
れた半導体素子（１ｄ）上に、下地保護膜としてのＰＳ
Ｇ膜（４ａ）を形成する工程と、このＰＳＧ膜（４ａ）
の形成と連続して、水分を含まない環境下で前記ＰＳＧ
膜（４ａ）上に、上地保護膜（４ｂ）を形成する工程と
を有することを特徴としている。
【００１２】請求項９に記載の発明では、請求項５乃至
８のいずれか１つに記載の発明において、前記金属線
（３）はＡｌを主体とした電極配線であることを特徴と
している。なお、上記各手段のカッコ内の符号は、後述
する実施例記載の具体的手段との対応関係を示すもので
ある。
８のいずれか１つに記載の発明において、前記金属線
（３）はＡｌを主体とした電極配線であることを特徴と
している。なお、上記各手段のカッコ内の符号は、後述
する実施例記載の具体的手段との対応関係を示すもので
ある。
【００１３】
【発明の作用効果】請求項１乃至６に記載の発明によれ
ば、金属線とＰＳＧ膜との間に阻止膜を形成し、ＰＳＧ
膜の吸湿により形成されるリン酸と金属線とが反応する
のを阻止するようにしているから、リン酸と金属線との
反応によるガスを発生させないようにして、反応ガスに
よる保護膜のクラック発生を防止することができる。
ば、金属線とＰＳＧ膜との間に阻止膜を形成し、ＰＳＧ
膜の吸湿により形成されるリン酸と金属線とが反応する
のを阻止するようにしているから、リン酸と金属線との
反応によるガスを発生させないようにして、反応ガスに
よる保護膜のクラック発生を防止することができる。
【００１４】請求項７、８に記載の発明によれば、ＰＳ
Ｇ膜に取り込まれた水分を離脱させた後、あるいはＰＳ
Ｇ膜に水分が取り込まれないようにして、ＰＳＧ膜上に
上地保護膜を形成するようにしているから、ＰＳＧ膜の
吸湿により形成されるリン酸を発生させないようにし
て、上記と同様、保護膜のクラック発生を防止すること
ができる。
Ｇ膜に取り込まれた水分を離脱させた後、あるいはＰＳ
Ｇ膜に水分が取り込まれないようにして、ＰＳＧ膜上に
上地保護膜を形成するようにしているから、ＰＳＧ膜の
吸湿により形成されるリン酸を発生させないようにし
て、上記と同様、保護膜のクラック発生を防止すること
ができる。
【００１５】
【実施例】以下、本発明を図に示す実施例について説明
する。 （第１実施例）図１に本発明の第１実施例による半導体
装置の断面図を示す。この図１は図６と対応させて図示
したものであり、全体としては図５のように構成され
る。
する。 （第１実施例）図１に本発明の第１実施例による半導体
装置の断面図を示す。この図１は図６と対応させて図示
したものであり、全体としては図５のように構成され
る。
【００１６】この図１において、１はシリコン基板、２
はシリコン基板１上に堆積した酸化膜、３はＡｌ配線で
ある。４ａは保護膜の下地であるＰＳＧ膜、４ｂは上地
である窒化膜４ｂである。ここで、本実施例では、Ａｌ
配線３とＰＳＧ膜４ａの間に、Ａｌ配線３とＰＳＧ膜４
ａを隔離するための酸化膜５を形成した点を特徴として
いる。このように酸化膜６を介在させることにより、Ｐ
ＳＧ膜４ａ中のリンと水分の反応により生成されたリン
酸とＡｌ配線３との腐食反応を防止し、それによるガス
の発生を防止する。従って、そのようなガスの発生によ
り保護膜４にクラックが発生するのを防ぐことができ
る。
はシリコン基板１上に堆積した酸化膜、３はＡｌ配線で
ある。４ａは保護膜の下地であるＰＳＧ膜、４ｂは上地
である窒化膜４ｂである。ここで、本実施例では、Ａｌ
配線３とＰＳＧ膜４ａの間に、Ａｌ配線３とＰＳＧ膜４
ａを隔離するための酸化膜５を形成した点を特徴として
いる。このように酸化膜６を介在させることにより、Ｐ
ＳＧ膜４ａ中のリンと水分の反応により生成されたリン
酸とＡｌ配線３との腐食反応を防止し、それによるガス
の発生を防止する。従って、そのようなガスの発生によ
り保護膜４にクラックが発生するのを防ぐことができ
る。
【００１７】図１に示すものの製造方法について説明す
る。まず、シリコン基板１に半導体素子（圧力センサ、
加速度センサ等の力学量センサにおけるアンプ回路、調
整回路、センシング回路等を構成するもの）１ｄを図５
に示すように形成する。この半導体素子１ｄの形成過程
において、酸化膜２およびＡｌ配線３がパターニングさ
れる。
る。まず、シリコン基板１に半導体素子（圧力センサ、
加速度センサ等の力学量センサにおけるアンプ回路、調
整回路、センシング回路等を構成するもの）１ｄを図５
に示すように形成する。この半導体素子１ｄの形成過程
において、酸化膜２およびＡｌ配線３がパターニングさ
れる。
【００１８】次に、隔離層となる酸化膜５をＣＶＤ法や
スパッタ法を用いて、１０００〜３０００Å程度堆積す
る。この後、保護膜の下地であるＰＳＧ膜４ａを、ＰＳ
Ｇ膜４ａ／酸化膜５の膜厚比が２以下になるように、Ｃ
ＶＤ法により１０００〜３０００Å程度堆積する。最後
に、保護膜の上地である窒化膜（ＳｉＮ）４ｂをＣＶＤ
法により１０００〜１５０００Å程度堆積し、図１に示
す構造のものを得る。
スパッタ法を用いて、１０００〜３０００Å程度堆積す
る。この後、保護膜の下地であるＰＳＧ膜４ａを、ＰＳ
Ｇ膜４ａ／酸化膜５の膜厚比が２以下になるように、Ｃ
ＶＤ法により１０００〜３０００Å程度堆積する。最後
に、保護膜の上地である窒化膜（ＳｉＮ）４ｂをＣＶＤ
法により１０００〜１５０００Å程度堆積し、図１に示
す構造のものを得る。
【００１９】図２に、酸化膜５を形成しない従来のもの
と、ＰＳＧ膜４ａ／酸化膜５の膜厚比を変化させたもの
について、窒化膜４ｂの堆積後、４５０°Ｃあるいは４
７０°Ｃのアニール（熱処理）を行った場合の、保護膜
のクラック発生率を示す。図から明らかなように、酸化
膜５を形成することにより、保護膜のクラック発生を防
止することができる。
と、ＰＳＧ膜４ａ／酸化膜５の膜厚比を変化させたもの
について、窒化膜４ｂの堆積後、４５０°Ｃあるいは４
７０°Ｃのアニール（熱処理）を行った場合の、保護膜
のクラック発生率を示す。図から明らかなように、酸化
膜５を形成することにより、保護膜のクラック発生を防
止することができる。
【００２０】なお、酸化膜５としては、ＰＳＧ膜４ａか
らのリン酸がＡｌ配線３に到達するのを阻止するため
に、ピンホールが１ケ／ｍｍ2 以下となるのを用いるの
が好ましい。 （第２実施例）この第２実施例では、図３に示すよう
に、ＰＳＧ膜４ａの堆積後、４００°Ｃ以上の真空アニ
ールを１０分以上行うことで、ＰＳＧ膜４ａ中に取り込
まれた水分を離脱させる。この後、１２時間以内（好ま
しくは５〜６時間以内）にＰＳＧ膜４ａ上に窒化膜４ｂ
を堆積させる。
らのリン酸がＡｌ配線３に到達するのを阻止するため
に、ピンホールが１ケ／ｍｍ2 以下となるのを用いるの
が好ましい。 （第２実施例）この第２実施例では、図３に示すよう
に、ＰＳＧ膜４ａの堆積後、４００°Ｃ以上の真空アニ
ールを１０分以上行うことで、ＰＳＧ膜４ａ中に取り込
まれた水分を離脱させる。この後、１２時間以内（好ま
しくは５〜６時間以内）にＰＳＧ膜４ａ上に窒化膜４ｂ
を堆積させる。
【００２１】この第２実施例における半導体装置の構造
は図６に示すものと同じである。上記のように、ＰＳＧ
膜４ａ中に取り込まれた水分を離脱させることにより、
リンと反応して生成されるリン酸が少なく、従ってＡｌ
配線３と腐食反応して生成されるガスによる保護膜のク
ラック発生を防止することができる。図４に、真空アニ
ールをしたものとしないものについて、窒化膜４ｂの堆
積後、４５０°Ｃあるいは４７０°Ｃのアニール（熱処
理）を行った場合の、保護膜のクラック発生率を示す。
図から明らかなように、真空アニールを行うことによ
り、保護膜のクラック発生を防止することができる。
は図６に示すものと同じである。上記のように、ＰＳＧ
膜４ａ中に取り込まれた水分を離脱させることにより、
リンと反応して生成されるリン酸が少なく、従ってＡｌ
配線３と腐食反応して生成されるガスによる保護膜のク
ラック発生を防止することができる。図４に、真空アニ
ールをしたものとしないものについて、窒化膜４ｂの堆
積後、４５０°Ｃあるいは４７０°Ｃのアニール（熱処
理）を行った場合の、保護膜のクラック発生率を示す。
図から明らかなように、真空アニールを行うことによ
り、保護膜のクラック発生を防止することができる。
【００２２】なお、この第２実施例に示すＰＳＧ膜４ａ
中の水分の離脱は、上記真空アニール以外に、還元（Ｈ
2 ）雰囲気、不活性ガス（Ｎ2 、Ａｒ等）雰囲気中での
アニールにても同様に行うことができる。また、ＰＳＧ
膜４ａの形成後、窒化膜４ｂを形成する装置内で真空ア
ニールあるいは還元雰囲気、不活性ガス雰囲気中でアニ
ールを行い、その装置内で連続して窒化膜４ｂを形成す
るようにしてもよい。
中の水分の離脱は、上記真空アニール以外に、還元（Ｈ
2 ）雰囲気、不活性ガス（Ｎ2 、Ａｒ等）雰囲気中での
アニールにても同様に行うことができる。また、ＰＳＧ
膜４ａの形成後、窒化膜４ｂを形成する装置内で真空ア
ニールあるいは還元雰囲気、不活性ガス雰囲気中でアニ
ールを行い、その装置内で連続して窒化膜４ｂを形成す
るようにしてもよい。
【００２３】さらに、ＰＳＧ膜４ａと窒化膜４ｂを同一
装置内で連続処理にて形成することにより、ＰＳＧ膜４
ａに水分が取り込まれないようにしてもよい。例えば、
ＰＳＧ膜４ａをプラズマＣＶＤ法で堆積した場合、ウェ
ハを装置から取り出さずに反応ガスを変えて窒化膜４ｂ
を堆積する。このような連続処理により、ＰＳＧ膜４ａ
が大気に触れることがないため、水分がＰＳＧ膜４ａに
取り込まれることはない。
装置内で連続処理にて形成することにより、ＰＳＧ膜４
ａに水分が取り込まれないようにしてもよい。例えば、
ＰＳＧ膜４ａをプラズマＣＶＤ法で堆積した場合、ウェ
ハを装置から取り出さずに反応ガスを変えて窒化膜４ｂ
を堆積する。このような連続処理により、ＰＳＧ膜４ａ
が大気に触れることがないため、水分がＰＳＧ膜４ａに
取り込まれることはない。
【００２４】なお、ＰＳＧ膜４ａの上に堆積される保護
膜としては、窒化膜４ｂ以外に、酸化膜、ＢＳＧ膜、Ｂ
ＰＳＧ膜、あるいは窒化膜／酸化膜のような複合膜でも
よい。また、上述したＡｌ配線３は、Ａｌを主体とした
電極配線を意味し、Ａｌ以外にＳｉおよびＣｕを含むＡ
ｌ合金をも意味する。
膜としては、窒化膜４ｂ以外に、酸化膜、ＢＳＧ膜、Ｂ
ＰＳＧ膜、あるいは窒化膜／酸化膜のような複合膜でも
よい。また、上述したＡｌ配線３は、Ａｌを主体とした
電極配線を意味し、Ａｌ以外にＳｉおよびＣｕを含むＡ
ｌ合金をも意味する。
【００２５】さらに、ＰＳＧ膜４ａからのリン酸がＡｌ
配線３に到達するのを阻止する阻止膜としては、酸化膜
以外に、ポリシリコン等の膜を用いることができる。
配線３に到達するのを阻止する阻止膜としては、酸化膜
以外に、ポリシリコン等の膜を用いることができる。
【図１】本発明の第１実施例を示す部分構成図である。
【図２】第１実施例によるクラック発生率減少の効果を
示すグラフである。
示すグラフである。
【図３】本発明の第２実施例を示す部分構成図である。
【図４】第２実施例によるクラック発生率減少の効果を
示すグラフである。
示すグラフである。
【図５】力学量センサの断面構造を示す断面図である。
【図６】図５に示すものの部分的構成を示す部分構成図
である。
である。
１…シリコン基板、２…シリコン基板１上に堆積した酸
化膜、３…Ａｌ配線、４ａ…ＰＳＧ膜、４ｂ…窒化膜４
ｂ、５…阻止膜としての酸化膜。
化膜、３…Ａｌ配線、４ａ…ＰＳＧ膜、４ｂ…窒化膜４
ｂ、５…阻止膜としての酸化膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 康利 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内
Claims (9)
- 【請求項１】 金属線が形成された半導体素子上に保護
膜が形成された半導体装置において、 前記保護膜は少なくとも前記金属線上にＰＳＧ膜を有す
るものであって、 前記金属線と前記ＰＳＧ膜との間に、前記ＰＳＧ膜の吸
湿により形成されるリン酸と前記金属線とが反応するの
を阻止する阻止膜を形成したことを特徴とする半導体装
置。 - 【請求項２】 前記阻止膜は酸化膜であることを特徴と
する請求項１に記載の半導体装置。 - 【請求項３】 前記金属線はＡｌを主体とした電極配線
であることを特徴とする請求項１又は２に記載の半導体
装置。 - 【請求項４】 前記ＰＳＧ膜上に上地保護膜が形成され
ており、前記ＰＳＧ膜と前記上地保護膜とにより前記保
護膜が構成されていることを特徴とする請求項１乃至３
のいずれか１つに記載の半導体装置。 - 【請求項５】 半導体基板上に、金属線が形成された半
導体素子を形成する工程と、 前記金属線が形成された半導体素子上に、下地保護膜と
してのＰＳＧ膜および上地保護膜を形成する工程とを備
えた半導体装置の製造方法において、 前記保護膜を形成する工程の前に、前記金属線が形成さ
れた半導体素子上に、前記ＰＳＧ膜の吸湿により形成さ
れるリン酸と前記金属線とが反応するのを阻止する阻止
膜を形成する工程を設けたことを特徴とする半導体装置
の製造方法。 - 【請求項６】 前記阻止膜は酸化膜であることを特徴と
する請求項５に記載の半導体装置の製造方法。 - 【請求項７】 半導体基板上に、金属線が形成された半
導体素子を形成する工程と、 前記金属線が形成された半導体素子上に、下地保護膜と
してのＰＳＧ膜を形成する工程と、 前記ＰＳＧ膜に取り込まれた水分を離脱させ、この水分
離脱後に、上地保護膜を前記ＰＳＧ膜上に形成する工程
とを有することを特徴とする半導体装置の製造方法。 - 【請求項８】 半導体基板上に、金属線が形成された半
導体素子を形成する工程と、 前記金属線が形成された半導体素子上に、下地保護膜と
してのＰＳＧ膜を形成する工程と、 このＰＳＧ膜の形成と連続して、水分を含まない環境下
で前記ＰＳＧ膜上に、上地保護膜を形成する工程とを有
することを特徴とする半導体装置の製造方法。 - 【請求項９】 前記金属線はＡｌを主体とした電極配線
であることを特徴とする請求項５乃至８のいずれか１つ
に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7004807A JPH08195391A (ja) | 1995-01-17 | 1995-01-17 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7004807A JPH08195391A (ja) | 1995-01-17 | 1995-01-17 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08195391A true JPH08195391A (ja) | 1996-07-30 |
Family
ID=11594041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7004807A Pending JPH08195391A (ja) | 1995-01-17 | 1995-01-17 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08195391A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03209823A (ja) * | 1990-01-12 | 1991-09-12 | Nec Corp | 樹脂封止型半導体装置 |
| JPH04290436A (ja) * | 1991-03-19 | 1992-10-15 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH056890A (ja) * | 1990-10-15 | 1993-01-14 | Seiko Epson Corp | パツシベーシヨン多層膜を備えた半導体装置及びその製造方法 |
| JPH05166802A (ja) * | 1991-12-13 | 1993-07-02 | Ricoh Co Ltd | 半導体装置 |
| JPH06349815A (ja) * | 1993-04-14 | 1994-12-22 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
1995
- 1995-01-17 JP JP7004807A patent/JPH08195391A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03209823A (ja) * | 1990-01-12 | 1991-09-12 | Nec Corp | 樹脂封止型半導体装置 |
| JPH056890A (ja) * | 1990-10-15 | 1993-01-14 | Seiko Epson Corp | パツシベーシヨン多層膜を備えた半導体装置及びその製造方法 |
| JPH04290436A (ja) * | 1991-03-19 | 1992-10-15 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH05166802A (ja) * | 1991-12-13 | 1993-07-02 | Ricoh Co Ltd | 半導体装置 |
| JPH06349815A (ja) * | 1993-04-14 | 1994-12-22 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6541370B1 (en) | Composite microelectronic dielectric layer with inhibited crack susceptibility | |
| JPH05259297A (ja) | 半導体素子の製造方法 | |
| JPH03179778A (ja) | 薄膜半導体形成用絶縁基板 | |
| JPH08195391A (ja) | 半導体装置およびその製造方法 | |
| JPH08274100A (ja) | 配線形成法 | |
| US20030098501A1 (en) | Semiconductor with a stress reduction layer and manufacturing method therefor | |
| JPH0555199A (ja) | 半導体装置 | |
| JPH0837289A (ja) | 半導体装置及びその製造方法 | |
| JPS584948A (ja) | 半導体装置 | |
| JPH04112529A (ja) | 半導体装置の製造方法 | |
| JPH0629294A (ja) | 半導体装置の製造方法 | |
| KR100265360B1 (ko) | 반도체장치의보호막형성방법 | |
| JPS6384154A (ja) | 半導体装置の製造方法 | |
| JPH0621229A (ja) | 半導体装置及びその製造方法 | |
| KR100234704B1 (ko) | 반도체소자 배선금속층 형성방법 | |
| JPH0669361A (ja) | 半導体装置とその製造方法 | |
| JPH06291253A (ja) | 半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法 | |
| JP2661355B2 (ja) | 半導体装置の製造方法 | |
| US20030003732A1 (en) | Method of post treatment for a metal line of semiconductor device | |
| JPH02170431A (ja) | 半導体装置の製造方法 | |
| JP2711530B2 (ja) | 半導体素子の金属配線形成方法 | |
| JPH07273102A (ja) | 半導体装置とその製造方法 | |
| JPH07201976A (ja) | 半導体装置の製造方法 | |
| JP2674654B2 (ja) | 半導体装置の製造方法 | |
| JPS61121456A (ja) | 半導体素子の突起電極の形成方法 |