JPH06349815A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH06349815A
JPH06349815A JP6056906A JP5690694A JPH06349815A JP H06349815 A JPH06349815 A JP H06349815A JP 6056906 A JP6056906 A JP 6056906A JP 5690694 A JP5690694 A JP 5690694A JP H06349815 A JPH06349815 A JP H06349815A
Authority
JP
Japan
Prior art keywords
film
metal wiring
silicon nitride
metal
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6056906A
Other languages
English (en)
Inventor
Satoshi Ueda
聡 上田
Tetsuya Ueda
哲也 上田
Atsuhiro Yamano
敦浩 山野
Kosaku Yano
航作 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP6056906A priority Critical patent/JPH06349815A/ja
Publication of JPH06349815A publication Critical patent/JPH06349815A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 金属配線の上に下層のシリコン窒化膜と上層
のシリコン窒化膜とからなるパッシベーション膜を形成
した後、シンターを行なうにも拘らず、金属配線に断線
不良が発生しないようにする。 【構成】 半導体基板上に層間絶縁膜4を介して複数の
金属配線3が並んで形成され、該金属配線3が下層のシ
リコン酸化膜(PSG膜)1と上層のシリコン窒化膜2
とからなるパッシベーション膜8により覆われている。
シリコン酸化膜1は、金属配線3の各側面に形成される
部分の最大膜厚tが金属配線3同士の最小間隔Sの2分
の1よりも小さくなるように堆積されている。シリコン
窒化膜2は、シリコン酸化膜1における金属配線3の各
側面に形成されている部分同士の間に介在するように堆
積されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、特に超LSI等の半導体装置におけるパ
ッシベーション膜の構造及びパッシベーション膜の形成
方法に関するものである。
【0002】
【従来の技術】近年、超LSI等の半導体装置において
は、半導体基板の素子領域の吸湿を防止したりや半導体
基板の素子領域への重金属等の不純物の侵入を防止する
ために、半導体基板上にトランジスタや金属配線を形成
した後、トランジスタ及び金属配線を下層のシリコン酸
化膜と上層のシリコン窒化膜とからなるパッシベーショ
ン膜により覆う構造が採用されている。
【0003】この場合、下層のシリコン酸化膜は上層の
シリコン窒化膜のストレスの緩衝膜として機能し、上層
のシリコン窒化膜は半導体基板の素子領域への水分又は
重金属の混入を防止する機能を有している。また、下層
のシリコン酸化膜としてリンを含有したシリコン酸化膜
(以下、PSG膜と記す。)が用いられる場合には、該
PSG膜は、ナトリウム等のアルカリ金属を除去するゲ
ッタリング層として機能する。
【0004】以下、従来の半導体装置の一例について図
面を参照しながら説明する。図11は従来の半導体装置
の断面構造を示し、図12は金属配線3及びパッシベー
ション膜8の拡大断面構造を示している。
【0005】同図に示すように、半導体基板10上に
は、ゲート酸化膜11を介してポリシリコンゲート電極
12が形成されていると共に、MOSトランジスタのソ
ース領域及びドレイン領域13が形成されている。な
お、半導体基板10上には、LDD構造やLOCOS酸
化膜が形成されているが、図11においてはこれらを省
略している。また、半導体基板10上には、ボロン及び
リンを含有し熱処理により平坦化された層間絶縁膜とな
るシリコン酸化膜(以下、BPSG膜と記す。)14が
700nmの膜厚に形成されており、該BPSG膜14
に形成されたコンタクトとなる開口部にはタングステン
15が充填されている。BPSG膜14上には、所定の
パターンにエッチングされたアルミニウム合金よりなり
配線及びボンディング用の電極となる金属配線3が80
0nmの膜厚に形成されている。
【0006】BPSG膜14上には金属配線3を覆うよ
うに下層の膜厚300nmのPSG膜1と上層の膜厚8
00nmのシリコン窒化膜2とからなるの2層構造のパ
ッシベーション膜8が形成されており、該パッシベーシ
ョン膜8には、ボンディング用の開口部16が設けられ
ている。
【0007】前記のような構造の半導体装置の製造工程
においては、通常、ソース及びドレイン領域13と金属
配線3とのオーミックなコンタクトを得ると共にドライ
エッチングによるトランジスタへのダメージを回復する
ために、400℃から450℃の15分間程度のシンタ
ーが必要である。
【0008】
【発明が解決しようとする課題】しかしながら、前記の
ような構造の半導体装置においては、高集積化及び微細
化が進み、金属配線の幅及び金属配線同士の間隔が小さ
くなると、シンターを施した後に、金属配線に断線不良
が発生しやすいということが新たに分かった。
【0009】前記に鑑み、本発明は、金属配線の上に下
層のシリコン窒化膜と上層のシリコン窒化膜とからなる
パッシベーション膜を形成した後、シンターを行なうに
も拘らず、金属配線に断線不良が発生しないようにする
ことを目的とする。
【0010】
【課題を解決するための手段】ところで、本願発明者ら
は、断線不良が発生した金属配線3を調べた結果、以下
に説明する原因により金属配線3に断線不良が発生する
ことを見出した。
【0011】図13は、従来と同様の方法によりパッシ
ベーション膜8を形成した後にシンターを行なった半導
体装置における金属配線3の幅と断線不良の発生率との
関係を示している。図13から明らかなように、金属配
線3の幅が0.7μmよりも小さくなると断線不良が発
生することが分かった。また、断線した金属配線3にお
いては金属配線3を構成する金属の結晶粒界にH2 Oが
侵入していることも分かった。
【0012】従って、多孔性であるPSG膜1が製造工
程においてH2 Oを吸収し、PSG膜1に吸収されたH
2 Oがシンターにより膨張して金属配線3を構成する金
属の結晶粒界に侵入することにより断線不良が発生し、
PSG膜1がH2 Oを吸収しなければ断線不良が発生し
ないものと考えられる。さらに、PSG膜1を堆積して
からシリコン窒化膜2を堆積するまでの放置時間が、P
SG膜1の吸湿つまり金属配線3の断線に大きく影響す
ると考えられる。
【0013】表1及び図1(a),(b)は、アルミニ
ウム合金よりなる金属配線3の配線幅が0.5μmであ
る半導体装置において、PSG膜1を堆積してからシリ
コン窒化膜3を堆積するまでの放置時間と断線不良によ
る歩留まりとの関係を示している。表1及び図1から、
放置時間が10時間以下であれば、断線不良が発生しな
いことを見出だした。
【0014】
【表1】
【0015】PSG膜1の吸湿の影響をさらに詳しく調
べるため、PSG膜1のみをシリコン基板よりなる半導
体基板上に堆積した後、該半導体基板を大気中に放置
し、この放置時間に対する水の吸湿量の関係を昇温脱離
ガス分析法により測定した。
【0016】図2は、PSG膜1を大気中に放置する時
間を変化させた試料を室温から450℃まで加熱したと
きに、各試料から放出される水分量を質量分析により測
定した結果を示している。図2より、PSG膜1を大気
中に僅かな時間さらすだけで吸湿量が増大することが分
かる。これはPSG膜1中の酸化リンが吸湿しやすいこ
と、及びPSG膜1が400℃程度の温度下で堆積され
るため多孔質であって吸湿しやすい性質を有しているこ
とによるものと考えられる。図1及び図2の結果を総合
すると、PSG膜1における水分が堆積時の1.5倍に
なると断線不良が発生することも判明した。
【0017】次に、吸湿したPSG膜1が断線を引き起
こす原因を調べるために、吸湿しておらず断線が発生し
なかった試料、及びPSG膜1の堆積からシリコン窒化
膜2の堆積まで170時間放置することによりPSG膜
が吸湿しており断線が発生した試料の各断面を透過型電
子顕微鏡により観察した。図3に示すように、吸湿によ
り断線が発生した後者の試料においてはPSG膜1中に
100nm径程度の多数の空孔(ポア)が観察され、吸
湿していない前者の試料(放置時間:0時間)において
はPSG膜1中にポアは観察されなかった。
【0018】前記のポアは、PSG膜1が吸湿し該PS
G膜1中に固体又は液体として存在していた水がシンタ
ーによる加熱によって気体に変化することにより形成さ
れたものと考えられる。つまり、水の気化による体積膨
張によって緻密性に欠けるPSG膜1が局部的に変形し
たと考えられる。PSG膜1を変形させるだけの力を持
つ気体状態の水は金属配線3にも影響を及ぼす。金属配
線3に用いられるアルミニウム合金等は主に多結晶であ
るため金属配線に多くの結晶粒界を持ち、この結晶粒界
は空隙として存在している。PSG膜1中で気化した水
の一部が、上記空隙に侵入し膨張することによって空隙
を押し広げると共に配線金属3を酸化させ、これにより
金属配線3が断線したものと考えられる。
【0019】従って、金属配線3に断線を発生させない
ためには、PSG膜1等のシリコン酸化膜に吸湿させな
いことが重要であり、シリコン酸化膜の形成後、速やか
にシリコン窒化膜2を形成することが重要である。
【0020】請求項4の発明に係る半導体装置の製造方
法は、前記知見に基づいてなされたものであり、具体的
に請求項4の発明が講じた解決手段は、半導体基板上に
金属配線が形成され、該金属配線が下層のシリコン酸化
膜と上層のシリコン窒化膜とからなるパッシベーション
膜により覆われる半導体装置の製造方法を前提とし、前
記金属配線が形成されている半導体基板上に前記シリコ
ン酸化膜を堆積し、該シリコン酸化膜を堆積してから1
0時間以内に前記シリコン窒化膜を堆積する構成とする
ものである。
【0021】次に、PSG膜1を堆積してから10分以
内にシリコン窒化膜2を堆積したにも拘らず、複数の金
属配線3が並んで形成され且つ金属配線3同士の間隔が
0.7μm未満になると、金属配線3に断線が発生する
ことがあるということが分かった。
【0022】そこで、従来の方法により形成したパッシ
ベーション膜8の断面構造を詳細に検討したところ、図
12に示すように、並んで設けられた金属配線3同士の
間にPSG膜1が充填されており、シリコン窒化膜2が
金属配線3同士の間に介在していないこと、及び図14
(a)に示すように並んで設けられた金属配線3が互い
に反対方向に折れ曲る部分7においては、金属配線3の
側方のパッシベーション膜8同士の間に形成される空間
部9(図12を参照)の両端が閉塞されていることを見
出した。
【0023】以下、前者の構造、つまり並んで設けられ
た金属配線3同士の間にPSG膜1が充填されており、
シリコン窒化膜2が金属配線3同士の間に介在していな
い構造の場合に、断線が発生する問題について検討す
る。
【0024】この場合、PSG膜1を堆積した後、速や
かにシリコン窒化膜2を堆積しているので、製造工程に
おいてPSG膜1が吸湿するとは考えられない。
【0025】そこで、種々検討した結果、PSG膜1に
は形成時からSi−OHの結合があるため、シンターに
よる昇温によってPSG膜1におけるSi−OHの結合
からOH基が脱離し、次の反応式によりH2 Oが生成さ
れるものと考えられる。
【0026】 Si−OH+Si−OH→Si−O−Si+H2 O 従って、PSG膜1をシリコン窒化膜2によって覆う
と、PSG膜1のSi−OH結合からOH基が脱離する
事態を防止できると考えられる。
【0027】請求項1の発明に係る半導体装置及び請求
項5の発明に係る半導体装置の製造方法は、前記知見に
基づいてなされたものであり、シリコン酸化膜をシリコ
ン窒化膜によって覆うことにより、シリコン酸化膜から
のOH基の脱離を防止するものである。
【0028】具体的に請求項1の発明が講じた解決手段
は、半導体装置を、半導体基板上に複数の金属配線が並
んで形成され、前記複数の金属配線が下層のシリコン酸
化膜と上層のシリコン窒化膜とからなるパッシベーショ
ン膜により覆われた半導体装置を前提とし、前記シリコ
ン酸化膜は、前記金属配線の各側面に形成される部分の
最大膜厚が前記金属配線同士の最小間隔の2分の1より
も小さくなるように堆積されており、前記シリコン窒化
膜は、前記シリコン酸化膜における前記金属配線の各側
面に形成されている部分同士の間に介在するように堆積
されているという構成である。
【0029】また、請求項5の発明が講じた解決手段
は、半導体基板上に複数の金属配線が並んで形成され、
前記複数の金属配線が下層のシリコン酸化膜と上層のシ
リコン窒化膜とからなるパッシベーション膜により覆わ
れる半導体装置の製造方法を前提とし、前記金属配線が
形成されている半導体基板の上に前記シリコン酸化膜を
前記金属配線の各側面に形成される部分の最大膜厚が前
記金属配線同士の最小間隔の2分の1よりも小さくなる
ように堆積し、該シリコン酸化膜を堆積してから10時
間以内に前記シリコン窒化膜を前記シリコン酸化膜にお
ける前記金属配線の各側面に形成されている部分同士の
間に介在するように堆積するという構成である。
【0030】以下、後者の構造、つまり金属配線3の側
方のパッシベーション膜8に形成される空間部9の両端
が閉塞されている場合に、断線が発生するという問題に
ついて検討する。
【0031】この場合にも、PSG膜1を堆積した後、
速やかにシリコン窒化膜2を堆積しているので、製造工
程においてPSG膜1が吸湿するとは考えられない。
【0032】そこで、この場合には、以下に説明する理
由により金属配線3に断線が発生するものと考えられ
る。すなわち、金属配線3の側方のパッシベーション膜
に形成される空間部9には製造工程において水分が含ま
れており、PSG膜1が前記空間部9の水分により吸湿
し、PSG膜1内の水がシンターによって空間部9に水
蒸気となって放出される。ところが、空間部9の両端は
閉塞されているため、シンターによる昇温によって空間
部9の水蒸気の圧力は増し、パッシベーション膜8に高
い応力が発生し、該高い応力によって金属配線3が断線
するものと考えられる。
【0033】従って、金属配線3の側方のパッシベーシ
ョン膜8に形成される空間部9の両端がパッシベーショ
ン膜8によって閉塞されていなければ、金属配線3に断
線が生じない筈である。
【0034】請求項2の発明に係る半導体装置及び請求
項6の発明に係る半導体装置の製造方法は前記知見に基
づいてなされたものであり、パッシベーション膜の膜厚
を限定することにより、金属配線の側方のパッシベーシ
ョン膜に形成される空間部の両端が閉塞される事態を防
止するものである。
【0035】具体的に請求項2の発明が講じた解決手段
は、半導体基板上に複数の金属配線が並んで形成され、
前記複数の金属配線が下層のシリコン酸化膜と上層のシ
リコン窒化膜とからなるパッシベーション膜により覆わ
れた半導体装置を前提とし、前記パッシベーション膜
は、該パッシベーション膜の膜厚:Tと、前記金属配線
の高さ:Hと、前記金属配線同士の最小間隔:Sとの間
にT<(H2 +S2 /2)1/2 の関係が成り立つように
堆積されているという構成である。
【0036】請求項6の発明が講じた解決手段は、半導
体基板上に複数の金属配線が並んで形成され、前記複数
の金属配線が下層のシリコン酸化膜と上層のシリコン窒
化膜とからなるパッシベーション膜により覆われる半導
体装置を前提とし、前記パッシベーション膜を、前記金
属配線が形成されている半導体基板上に前記シリコン酸
化膜を堆積してから10時間以内に前記シリコン窒化膜
を堆積し、且つ該パッシベーション膜の膜厚:Tと、前
記金属配線の高さ:Hと、前記金属配線同士の最小間
隔:Sとの間にT<(H2 +S2 /2)1/2 の関係が成
り立つように堆積するという構成である。
【0037】請求項3の発明は、請求項2の発明の解決
原理に請求項1の発明の解決原理を付加するものであ
り、具体的には、請求項2の構成に、前記シリコン酸化
膜は、前記金属配線の各側面に形成されている部分の最
大膜厚が前記金属配線同士の最小間隔の2分の1よりも
小さくなるように堆積されており、前記シリコン窒化膜
は、前記シリコン酸化膜における前記金属配線の各側面
に形成されている部分同士の間に介在するように堆積さ
れているという構成を付加するものである。
【0038】請求項7の発明は、請求項6の発明の解決
原理に請求項5の発明の解決原理を付加するものであ
り、具体的には、請求項6の構成に、前記シリコン酸化
膜を前記金属配線の各側面に形成される部分の最大膜厚
が前記金属配線同士の最小間隔の2分の1よりも小さく
なるように堆積し、前記シリコン窒化膜を前記シリコン
酸化膜における前記金属配線の各側面に形成されている
部分同士の間に介在するように堆積するという構成を付
加するものである。
【0039】
【作用】請求項1又は5の構成により、シリコン酸化膜
は、金属配線の各側面に形成される部分の最大膜厚が金
属配線同士の最小間隔の2分の1よりも小さくなるよう
に堆積されているため、シリコン窒化膜は、シリコン酸
化膜における金属配線の各側面に形成されている部分同
士の間に介在するように堆積される。これにより、シン
ターによる昇温が生じても、PSG膜におけるSi−O
Hの結合からOH基が脱離せず、PSG膜内に水が生成
されないので、水が金属配線を構成する金属の結晶粒界
に侵入したり金属配線が酸化したりすることはない。
【0040】請求項2又は6の構成により、パッシベー
ション膜は、パッシベーション膜の膜厚:Tと、金属配
線の高さ:Hと、金属配線同士の最小間隔:Sとの間に
T<(H2 +S2 /2)1/2 の関係が成り立つため、金
属配線の側方のパッシベーション膜に形成される空間部
の端部は開放されている。このため、前記空間部の水分
によりPSG膜が吸湿し、該PSG膜内の水がシンター
によって前記空間部に水蒸気となって放出されても、前
記空間部の水蒸気の圧力が増大しないので、パッシベー
ション膜には高い応力が生じない。
【0041】請求項4の構成により、シリコン酸化膜を
堆積してから10時間以内にシリコン窒化膜を堆積する
ため、パッシベーション膜の形成工程においてシリコン
膜が殆ど吸湿しないので、シンターを行なっても、水が
金属配線を構成する金属の結晶粒界に侵入したり金属配
線が酸化したりすることはない。
【0042】
【実施例】以下、本発明の第1実施例に係る半導体装置
及びその製造方法について図面を参照しながら説明す
る。
【0043】図4は、第1実施例に係る半導体装置の断
面構造を示しており、図示しない半導体基板の上には平
坦化された層間絶縁膜4が形成され、該層間絶縁膜4の
上にはアルミニウム合金よりなる高さ800nmの金属
配線3が並んで形成されている。
【0044】金属配線3の上にはシリコン酸化膜として
のPSG膜1が形成され、該PSG膜1の上にはシリコ
ン窒化膜2が形成されている。第1実施例の特徴とし
て、金属配線3同士の最小間隔:Sと、PSG膜1の最
大膜厚tとの間にt<S/2の関係が成り立っている。
このため、金属配線3の側方のPSG膜1同士の間には
隙間が形成され、該隙間にはシリコン窒化膜2が堆積さ
れている。PSG膜1の膜厚は金属配線3の側方におい
ては上側が厚くて下側が薄いので、金属配線3同士の間
のシリコン窒化膜2には金属配線3の長さ方向に延びる
空間部9が形成されている。
【0045】以下、前記構造を有する半導体装置の製造
方法について説明する。
【0046】まず、層間絶縁膜4の上に高さ800nm
のアルミニウム合金よりなる金属配線3を形成する。
【0047】次に、常圧CVD法によりPSG膜1を金
属配線3の上面を覆い且つ金属配線3同士の最小間隔:
Sと、PSG膜1の膜厚tとの間にt<S/2の関係が
成り立つように堆積する。
【0048】次に、PSG膜1が堆積された半導体基板
を、常圧CVD装置から不活性ガス例えば窒素ガスが封
入された移動用のボックスに移して、シリコン窒化膜を
堆積するためのプラズマCVD装置に大気に晒すことな
く移す。
【0049】次に、プラズマCVD法によりPSG膜1
の上に膜厚800nmのシリコン窒化膜2を堆積する。
この場合、金属配線3同士の最小間隔:Sと、PSG膜
1の最大膜厚tとの間にt<S/2の関係が成り立つの
で、シリコン窒化膜2は金属配線3の側面のPSG膜1
同士の間にも確実に堆積される。これにより、金属配線
3の上面及び側面同士の間に、PSG膜1とシリコン窒
化膜2とからなる2層構造のパッシベーション膜8が形
成される。
【0050】次に、パッシベーション膜8にボンディン
グ用の開口部(図11における符号16と対応する。)
をレジストをマスクとするドライエッチングにより形成
した後、400℃の温度下において15分間のシンター
を行なう。
【0051】尚、前記第1実施例においては、PSG膜
1の堆積を常圧CVD装置により行ない、シリコン窒化
膜2の堆積をプラズマCVD装置により行なったが、こ
れに代えて、PSG膜1の堆積及びシリコン窒化膜2の
堆積をプラズマCVD装置により行なってもよい。この
場合には、プラズマCVD装置内のガスを入れ替える
間、半導体基板を一旦プラズマCVD装置のロードロッ
ク室に移しておく必要がある。このようにすることによ
り、金属配線3の上に堆積されたPSG膜1が大気に晒
されないので、シリコン窒化膜2の堆積までにPSG膜
1が吸湿することがない。
【0052】図5は、PSG膜1に対して昇温脱離ガス
分析(以下、TDS分析と称する。)を行ない、H2
(分子量:18)の脱ガス量を測定した結果を示してお
り、図5における横軸は加熱温度を示し、縦軸は放出水
分量を示している。また、図5において、Aは半導体基
板の上に膜厚1μmのPSG膜1を堆積したサンプルを
示し、Bは半導体基板の上に膜厚1μmのPSG膜1を
堆積し、その上に膜厚50nmのシリコン窒化膜2を堆
積したサンプルを示している。
【0053】図5より、PSG膜1を加熱すると該PS
G膜1から水分が放出されることが分かると共に、PS
G膜1の上にシリコン窒化膜2を50nmの膜厚でも堆
積すると、PSG膜1からの水分の放出が低減すること
が分かる。
【0054】従って、第1実施例に係る半導体装置によ
ると、金属配線3の側面同士の間にシリコン窒化膜2が
介在しているので、PSG膜1が水分を吸収し難くなる
ことが理解できる。このため、第1実施例に係る半導体
装置によると、シンターを行なっても、PSG膜1から
放出される水分が少ないため、水の分子が金属配線3を
構成する金属の結晶粒界に侵入したり金属配線3が酸化
したりしなくなるので、金属配線3には断線が発生しな
い。
【0055】表2及び図6は、金属配線3の幅が0.5
μmであり、金属配線3同士の最小間隔:Sが0.7μ
mである場合の金属配線3の歩留まりを示している。S
/2=0.35μmであるから、PSG膜1の最大膜厚
tが300nmの場合には、前述のt<S/2の式が成
り立つので100%の歩留まりが得られ、PSG膜1の
最大膜厚tが400nmの場合には前述のt<S/2の
式が成り立たないので、金属配線3の歩留まりは1%に
過ぎない。
【0056】
【表2】
【0057】以下、本発明の第2実施例に係る半導体装
置及びその製造方法について説明する。
【0058】第2実施例は、図4に基づき説明した第1
実施例と基本的には同様の構造及び製造方法を有してい
るが、パッシベーション膜8については、パッシベーシ
ョン膜8の膜厚:Tと、金属配線3の高さ:Hと、金属
配線3同士の最小間隔:Sとの間にT<(H2 +S2
2)1/2 の関係が成り立つように堆積されている。
【0059】従って、以下の説明においては、第1実施
例と異なる箇所のみについて説明する。
【0060】図7は、前記のT<(H2 +S2 /2)
1/2 の関係式の根拠を示すものであり、図8(a),
(b)における金属配線3の折曲り部7の状態を示して
いる。金属配線3の折曲り部7におけるパッシベーショ
ン膜8の膜厚:Tは、 T=(H2 +L2 1/2 ……(1)で表される。
【0061】但し、Lは一辺の長さがS/2である直角
二等辺三角形の斜辺の長さであり、L={(S/2)2
×2}1/2 =(S/2)1/2 ……(2)である。
【0062】(2)式を(1)式に代入すると、T=
(H2 +S2 /2)1/2 ……(3)の式が得られる。こ
の式におけるTは、金属配線3の折曲り部7の上端の角
部におけるパッシベーション膜8の膜厚を示している。
従って、パッシベーション膜8の膜厚がTよりも小さけ
れば、つまりT<(H2 +S2 /2)1/2 の関係が成り
立てば、図8(c)に示すように、金属配線3の側面同
士の間のパッシベーション膜8に形成される空間部9の
端部が開放されることを意味する。
【0063】このため、第2実施例に係る半導体装置に
よると、金属配線3の側面同士の間に形成されるパッシ
ベーション膜8の空間部9の端部が開放されているた
め、シンターによりPSG膜1から放出されたH2 Oは
空間部9の端部から外部に放出される。このため、シン
ターによる昇温によって空間部9の圧力が増し、パッシ
ベーション膜8に高い応力が発生する事態が避けられ、
高い応力によって金属配線3が断線する事態を回避でき
る。
【0064】表3及び図9は、第2実施例を評価するた
めに行なったテスト結果であり、金属配線3の高さ:H
が800nmであり、金属配線3同士の最小間隔:Sが
700nmである金属配線3にパッシベーション膜8の
膜厚:Tを変えて金属配線3の歩留まりを調べた結果を
示している。
【0065】
【表3】
【0066】T=900nmのときには、900<(8
002 +7002 /2)1/2 であるため配線の歩留まり
が100%であるのに対して、T=1000nmのとき
には、1000>(8002 +7002 /2)1/2 であ
るため配線の歩留まりは40%に過ぎない。
【0067】表4及び図10は、第1実施例及び第2実
施例を総合して考慮した場合に断線を防止できる範囲を
示している。
【0068】
【表4】
【0069】表4より以下の結論を得ることができる。
すなわち、PSG膜1が吸湿すると、つまりPSG膜
1を堆積してから10時間を超えて放置した後、シリコ
ン窒化膜2を堆積する場合には、金属配線3の側面同士
の間にシリコン窒化膜2が介在していても、また、金属
配線3の側面同士の間の空間部9の端部が開放されてい
ても断線が発生する。PSG膜1が吸湿しない場合で
あって金属配線3の側面同士の間にシリコン窒化膜2が
介在している場合には、金属配線3の側面同士の間の空
間部9の端部が閉塞されていても断線は発生しない。
PSG膜1が吸湿しない場合であって金属配線3の側面
同士の間の空間部9の端部が開放されている場合には、
金属配線3の側面同士の間にシリコン窒化膜2が介在し
ていなくても断線は発生しない。
【0070】前述の結論を図10に基づき説明すると、
PSG膜1を堆積してから10時間以内にシリコン窒化
膜2を堆積し、且つPSG膜1の膜厚及びシリコン窒化
膜2の膜厚が図10(a)又は(b)のいずれかのハッ
チング領域内に位置しておれば、断線を防止できること
になる。
【0071】尚、前記第1実施例及び第2実施例におい
ては、金属配線3はアルミニウム合金配線であったが、
これに代えて、アルミニウム配線、銅配線、又は高融点
金属とアルミニウム合金とからなる多層配線等、他の金
属系の配線を用いる場合であっても本発明の効果は得ら
れる。
【0072】
【発明の効果】請求項1の発明に係る半導体装置による
と、シンターを行なっても、PSG膜におけるSi−O
Hの結合からOH基が脱離することがないため、PSG
膜内に水が生成されず、水が金属配線を構成する金属の
結晶粒界に侵入したり金属配線が酸化したりしないの
で、金属配線に断線が発生することはない。
【0073】請求項2の発明に係る半導体装置による
と、PSG膜内の水がシンターによって金属配線の側方
のパッシベーション膜に形成される空間部に水蒸気とな
って放出されても、前記空間部の圧力が増大しないた
め、パッシベーション膜に高い応力が発生しないので、
金属配線に断線が発生することはない。
【0074】請求項3の発明に係る半導体装置による
と、請求項1の発明と請求項2の発明との相乗効果によ
り金属配線に断線が発生する事態を一層確実に防止でき
る。
【0075】請求項4の発明に係る半導体装置の製造方
法によると、パッシベーション膜の形成工程においてシ
リコン膜が殆ど吸湿しないため、シンターを行なって
も、水が金属配線を構成する金属の結晶粒界に侵入した
り金属配線が酸化したりしないので、金属配線に断線が
発生することはない。
【0076】請求項5の発明に係る半導体装置の製造方
法によると、シンターを行なってもPSG膜内に水が生
成されないので、金属配線に断線が発生することはな
い。
【0077】請求項6の発明に係る半導体装置の製造方
法によると、PSG膜内の水が金属配線の側方のパッシ
ベーション膜に形成される空間部に放出されても、パッ
シベーション膜に高い応力が生じず、金属配線に断線が
発生することはない。
【0078】請求項7の発明に係る半導体装置の製造方
法によると、請求項5の発明と請求項6の発明との相乗
効果により金属配線に断線が発生する事態を一層確実に
防止できる。
【図面の簡単な説明】
【図1】本発明に係る第1の半導体装置の製造方法の解
決原理を説明する図である。
【図2】PSG膜を大気中に放置する時間を変化させた
試料を加熱したときにおける放置時間と各試料から放出
される水分量との関係を示す図である。
【図3】PSG膜を大気中に放置する時間を変化させた
試料を加熱したときにおける放置時間とポア数との関係
を示す図である。
【図4】本発明の第1実施例に係る半導体装置の断面図
である。
【図5】前記第1実施例を評価する試験結果であり、P
SG膜の上にシリコン窒化膜を堆積しなかった場合と堆
積した場合とにおける加熱温度と放出水分量との関係を
示す図である。
【図6】前記第1実施例を評価する試験結果であり、P
SG膜の最大膜厚と金属配線の歩留まりとの関係を示す
図である。
【図7】本発明の第2実施例に係る半導体装置におい
て、パッシベーション膜の膜厚:Tと金属配線の高さ:
Hと金属配線同士の最小間隔:Sとの間に、T<(H2
+S2 /2)1/2 の関係が成り立つ根拠を説明する図で
ある。
【図8】(a)及び(b)は前記第2実施例に係る半導
体装置における金属配線の折曲り部の平面図であり、
(c)は前記折曲り部の状態を示す断面斜視図である。
【図9】前記第2実施例を評価する試験結果であり、金
属配線の高さが800nmであり、金属配線同士の最小
間隔が700nmである金属配線にパッシベーション膜
を膜厚を変えて堆積した場合の金属配線の歩留まりを示
す図である。
【図10】前記第1実施例及び第2実施例を総合して考
慮した場合に断線を防止できるPSG膜及びパッシベー
ション膜の膜厚の範囲を示す図である。
【図11】従来の半導体装置の断面図である。
【図12】従来の半導体装置の部分拡大図である。
【図13】従来と同様の方法によりパッシベーション膜
を形成した後にシンターを行なった半導体装置における
金属配線の幅と断線の発生率との関係を示す図である。
【図14】(a)は従来の半導体装置における金属配線
の折曲り部の平面図であり、(b)は前記折曲り部の状
態を示す断面斜視図である。
【符号の説明】
1 PSG膜(シリコン酸化膜) 2 シリコン窒化膜 3 金属配線 4 層間絶縁膜 7 金属配線の折曲り部 8 パッシベーション膜 9 空間部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 矢野 航作 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に複数の金属配線が並んで
    形成され、前記複数の金属配線が下層のシリコン酸化膜
    と上層のシリコン窒化膜とからなるパッシベーション膜
    により覆われた半導体装置において、前記シリコン酸化
    膜は、前記金属配線の各側面に形成される部分の最大膜
    厚が前記金属配線同士の最小間隔の2分の1よりも小さ
    くなるように堆積されており、前記シリコン窒化膜は、
    前記シリコン酸化膜における前記金属配線の各側面に形
    成されている部分同士の間に介在するように堆積されて
    いることを特徴とする半導体装置。
  2. 【請求項2】 半導体基板上に複数の金属配線が並んで
    形成され、前記複数の金属配線が下層のシリコン酸化膜
    と上層のシリコン窒化膜とからなるパッシベーション膜
    により覆われた半導体装置において、前記パッシベーシ
    ョン膜は、該パッシベーション膜の膜厚:Tと、前記金
    属配線の高さ:Hと、前記金属配線同士の最小間隔:S
    との間にT<(H2 +S2 /2)1/2 の関係が成り立つ
    ように堆積されていることを特徴とする半導体装置。
  3. 【請求項3】 前記シリコン酸化膜は、前記金属配線の
    各側面に形成されている部分の最大膜厚が前記金属配線
    同士の最小間隔の2分の1よりも小さくなるように堆積
    されており、前記シリコン窒化膜は、前記シリコン酸化
    膜における前記金属配線の各側面に形成されている部分
    同士の間に介在するように堆積されていることを特徴と
    する請求項2に記載の半導体装置。
  4. 【請求項4】 半導体基板上に金属配線が形成され、該
    金属配線が下層のシリコン酸化膜と上層のシリコン窒化
    膜とからなるパッシベーション膜により覆われる半導体
    装置の製造方法において、前記金属配線が形成されてい
    る半導体基板上に前記シリコン酸化膜を堆積し、該シリ
    コン酸化膜を堆積してから10時間以内に前記シリコン
    窒化膜を堆積することを特徴とする半導体装置の製造方
    法。
  5. 【請求項5】 半導体基板上に複数の金属配線が並んで
    形成され、前記複数の金属配線が下層のシリコン酸化膜
    と上層のシリコン窒化膜とからなるパッシベーション膜
    により覆われる半導体装置の製造方法において、前記金
    属配線が形成されている半導体基板の上に前記シリコン
    酸化膜を前記金属配線の各側面に形成される部分の最大
    膜厚が前記金属配線同士の最小間隔の2分の1よりも小
    さくなるように堆積し、該シリコン酸化膜を堆積してか
    ら10時間以内に前記シリコン窒化膜を前記シリコン酸
    化膜における前記金属配線の各側面に形成されている部
    分同士の間に介在するように堆積することを特徴とする
    半導体装置の製造方法。
  6. 【請求項6】 半導体基板上に複数の金属配線が並んで
    形成され、前記複数の金属配線が下層のシリコン酸化膜
    と上層のシリコン窒化膜とからなるパッシベーション膜
    により覆われる半導体装置において、前記パッシベーシ
    ョン膜を、前記金属配線が形成されている半導体基板上
    に前記シリコン酸化膜を堆積してから10時間以内に前
    記シリコン窒化膜を堆積し、且つ該パッシベーション膜
    の膜厚:Tと、前記金属配線の高さ:Hと、前記金属配
    線同士の最小間隔:Sとの間にT<(H2 +S2 /2)
    1/2 の関係が成り立つように堆積することを特徴とする
    半導体装置の製造方法。
  7. 【請求項7】 前記シリコン酸化膜を前記金属配線の各
    側面に形成される部分の最大膜厚が前記金属配線同士の
    最小間隔の2分の1よりも小さくなるように堆積し、前
    記シリコン窒化膜を前記シリコン酸化膜における前記金
    属配線の各側面に形成されている部分同士の間に介在す
    るように堆積することを特徴とする請求項6に記載の半
    導体装置の製造方法。
JP6056906A 1993-04-14 1994-03-28 半導体装置およびその製造方法 Pending JPH06349815A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6056906A JPH06349815A (ja) 1993-04-14 1994-03-28 半導体装置およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-87117 1993-04-14
JP8711793 1993-04-14
JP6056906A JPH06349815A (ja) 1993-04-14 1994-03-28 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH06349815A true JPH06349815A (ja) 1994-12-22

Family

ID=26397907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6056906A Pending JPH06349815A (ja) 1993-04-14 1994-03-28 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH06349815A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195391A (ja) * 1995-01-17 1996-07-30 Nippondenso Co Ltd 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195391A (ja) * 1995-01-17 1996-07-30 Nippondenso Co Ltd 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP2792335B2 (ja) 半導体装置の製造方法
KR0128491B1 (ko) 반도체 장치 및 그 제조방법
US6144097A (en) Semiconductor device and method of fabricating the same
JP3599199B2 (ja) 多層配線を有する半導体装置の製造方法
JP2003504693A (ja) フォーミングガスプラズマを用いたフォトレジスト除去プロセス
KR20000022904A (ko) 반도체 장치 및 그 제조방법
JPH10242139A (ja) 半導体装置の製造方法
US6821877B1 (en) Method of fabricating metal interconnection of semiconductor device
JPH06349950A (ja) 半導体装置及びその製造方法
JP2002525871A (ja) 集積回路およびその製造方法
JPH06349815A (ja) 半導体装置およびその製造方法
US7408239B2 (en) Capture of residual refractory metal within semiconductor device
TW444245B (en) Process for fabricating semiconductor device improved in step coverage without sacrifice of reliability of lower aluminum line
JPH08274100A (ja) 配線形成法
JP2000114364A (ja) 金属素子アイソレ―ション方法
JP2002305193A (ja) 半導体装置とその製造方法
KR100571395B1 (ko) 반도체 소자의 제조 방법
JPH0629294A (ja) 半導体装置の製造方法
JPH06244287A (ja) 半導体装置の製造方法
JP4034524B2 (ja) 半導体装置およびその製造方法
JPH11330239A (ja) 半導体装置及び半導体装置の製造方法
JPH0547759A (ja) 半導体装置の製造方法
KR960026728A (ko) 직접회로에서의 금속배선 제조방법
JPH09283515A (ja) 酸化シリコン膜形成法
JPH0492425A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030318