JPS61121456A - 半導体素子の突起電極の形成方法 - Google Patents
半導体素子の突起電極の形成方法Info
- Publication number
- JPS61121456A JPS61121456A JP59243797A JP24379784A JPS61121456A JP S61121456 A JPS61121456 A JP S61121456A JP 59243797 A JP59243797 A JP 59243797A JP 24379784 A JP24379784 A JP 24379784A JP S61121456 A JPS61121456 A JP S61121456A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal film
- intermediate metal
- bump electrode
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体素子の突起電極の形成方法の改良に関し
、詳しくは半導体素子の表面を保護する絶縁膜のクラッ
クの発生を防止し、以て該半導体素子の耐久性、信頼性
を高める形成方法に関する。
、詳しくは半導体素子の表面を保護する絶縁膜のクラッ
クの発生を防止し、以て該半導体素子の耐久性、信頼性
を高める形成方法に関する。
本発明の方法によって形成される突起？ｔ２極は、いわ
ゆるフリップチップ半導体素子用の電極として用いるも
のである。
ゆるフリップチップ半導体素子用の電極として用いるも
のである。
［従来の技術１
半導体素子の突起電極の形成は、特開昭５６−１８４４
６等に記載されているように、一般に、絶縁膜の形成さ
れた半導体基板表面上の、少なくとも電極導出部位にス
パッタリング又は蒸着によって中間金属膜を形成し、該
中間金属膜上の該電極導出部位に突起電極を形成して行
なっている。
６等に記載されているように、一般に、絶縁膜の形成さ
れた半導体基板表面上の、少なくとも電極導出部位にス
パッタリング又は蒸着によって中間金属膜を形成し、該
中間金属膜上の該電極導出部位に突起電極を形成して行
なっている。
なお電極導出部位以外に形成された余分の中間金属膜（
以下単に「中間金属膜の残余部分」という）は、突起電
極の形成前、又は形成後にエツチング等によって除去し
ている。
以下単に「中間金属膜の残余部分」という）は、突起電
極の形成前、又は形成後にエツチング等によって除去し
ている。
従来、上記した形成方法において上記中間金属膜の残余
部分の除去後、半導体基板を所定温度に所定時間加熱す
る熱処理が行なわれている。中間金属膜形成時のスパッ
タリング又は蒸着による前記絶縁膜のダメージを除去し
、又、突起電極と該突起電極が中間金属膜を介して接続
する配線パターンの？［極導出部とのなじみを良くする
ことによって、電気的、機械的接続を強めるためである
。
部分の除去後、半導体基板を所定温度に所定時間加熱す
る熱処理が行なわれている。中間金属膜形成時のスパッ
タリング又は蒸着による前記絶縁膜のダメージを除去し
、又、突起電極と該突起電極が中間金属膜を介して接続
する配線パターンの？［極導出部とのなじみを良くする
ことによって、電気的、機械的接続を強めるためである
。
しかし、従来の上記熱処理において、しばしば第５図に
示す如く突起′Ｆ１極１の外周下部の絶縁膜３２にクラ
ック８が発生し、このため該クラック８から水分が浸入
して配線パターン５の腐蝕原因となり、半導体素子の信
頼性、耐久性を損う恐れがあった。該クラックの発生を
防止するべく中間金属膜の形成材料の工夫も行なわれて
いるが、いまだ十分な結果は得られていない。
示す如く突起′Ｆ１極１の外周下部の絶縁膜３２にクラ
ック８が発生し、このため該クラック８から水分が浸入
して配線パターン５の腐蝕原因となり、半導体素子の信
頼性、耐久性を損う恐れがあった。該クラックの発生を
防止するべく中間金属膜の形成材料の工夫も行なわれて
いるが、いまだ十分な結果は得られていない。
［発明が解決しようとする問題点］
本発明は上記した事情に鑑み案出されたものであり、上
記熱処理における上記クラックの発生を防止し、以て信
頼性、耐久性に浸れた半導体素子を提供することを企図
するものである。
記熱処理における上記クラックの発生を防止し、以て信
頼性、耐久性に浸れた半導体素子を提供することを企図
するものである。
［問題点を解決するための手段及び作用］本発明は、上
記クラックの発生が突起電極外周（中間金属膜端部）下
部の絶縁膜への熱応力の応力集中に起因することに注目
し、該応力集中を緩和するべく、上記熱処理を中間金属
膜の残余部分の除去前（上記端部（エツジ部）のない時
点〉に行なうものである。
記クラックの発生が突起電極外周（中間金属膜端部）下
部の絶縁膜への熱応力の応力集中に起因することに注目
し、該応力集中を緩和するべく、上記熱処理を中間金属
膜の残余部分の除去前（上記端部（エツジ部）のない時
点〉に行なうものである。
即ち本発明は、
電極導出部を除いて絶縁膜の形成された半導体基板表面
上に中間金属膜を形成する第１工程と、前記中間金属膜
上であって前記電極導出部上に突起電極を形成する第２
工程と、 前記突起電極下以外の部分の前記中間金属膜を除去する
第３工程と、 から成る半導体素子の突起電極の形成方法において、 前記第１工程後、前記第３工程前に、前記半導体基板を
所定温度に所定時間加熱する熱処理工程を行なうことを
特徴とする形成方法である。
上に中間金属膜を形成する第１工程と、前記中間金属膜
上であって前記電極導出部上に突起電極を形成する第２
工程と、 前記突起電極下以外の部分の前記中間金属膜を除去する
第３工程と、 から成る半導体素子の突起電極の形成方法において、 前記第１工程後、前記第３工程前に、前記半導体基板を
所定温度に所定時間加熱する熱処理工程を行なうことを
特徴とする形成方法である。
（第１工程）
第１図は第１工程前の半導体素子の断面模式図であり、
第２図は第１工程終了時の半導体素子の断面模式図であ
る。
第２図は第１工程終了時の半導体素子の断面模式図であ
る。
第１図に示すように第１工程前において半導体基板６の
表面の大部分には、５ｉＱｔ等の絶縁膜３１が形成され
ている。又基板６の素子（集積回路等）形成部６１から
はアルミニウム等の配線パターン５が導出されている。
表面の大部分には、５ｉＱｔ等の絶縁膜３１が形成され
ている。又基板６の素子（集積回路等）形成部６１から
はアルミニウム等の配線パターン５が導出されている。
該配線パターン５の電極導出部５１以外の部分には、リ
ンガラス、ポリイミド、窒化珪素、二酸化珪素等の絶縁
膜３２が形成されている。
ンガラス、ポリイミド、窒化珪素、二酸化珪素等の絶縁
膜３２が形成されている。
かかる状態において第２図に示すように半導体基板の表
面に蒸着あるいはスパッタリングによって中間金属膜２
を形成する。該中間金属膜上突起電極の形成材料と、電
極導出部５１の形成材料との相互拡散を防止するバリヤ
ーとしての機能、および両者の固着力を強固にする機能
、および両者の接触抵抗を小さくする機能を果すもので
ある。
面に蒸着あるいはスパッタリングによって中間金属膜２
を形成する。該中間金属膜上突起電極の形成材料と、電
極導出部５１の形成材料との相互拡散を防止するバリヤ
ーとしての機能、および両者の固着力を強固にする機能
、および両者の接触抵抗を小さくする機能を果すもので
ある。
咳中間金属Ｉ１２は、一般に複数種類の金属、例えば、
Ａｕ−ＣＵ−Ｃｒ、 Ｔ ｉ −Ｎ ｉ −Ｐｄ 、
Ｔ １−Ｐｔ等をｍｓして形成される。
Ａｕ−ＣＵ−Ｃｒ、 Ｔ ｉ −Ｎ ｉ −Ｐｄ 、
Ｔ １−Ｐｔ等をｍｓして形成される。
（第２工程）
第３図は第２工程終了時におシブる半導体素子の断面模
式図である。即ち第２工程では突起電極１をメッキ、あ
るいは蒸着、スパッタリング等の方法によって形成する
。
式図である。即ち第２工程では突起電極１をメッキ、あ
るいは蒸着、スパッタリング等の方法によって形成する
。
突起電極１の形成材料としては、一般にハンダ、金、銅
等が用いられる。
等が用いられる。
突起電極１を蒸着によって形成する場合は、メタルマス
クを、又、メッキによって形成する場合は、マスクとし
てメッキ保護レジストを用いることができる。あるいは
マスクを用いずに全表面に突起電極１の金属膜′を形成
した後、不要部をエツチングによって除去してもよい。
クを、又、メッキによって形成する場合は、マスクとし
てメッキ保護レジストを用いることができる。あるいは
マスクを用いずに全表面に突起電極１の金属膜′を形成
した後、不要部をエツチングによって除去してもよい。
（第３工程）
第４図は第３工程終了時の半導体素子の断面模式図であ
る。即ち本第３工程は、突起電極１の下部以外の中間金
属膜（＃記残余部分）を除去する工程である。
る。即ち本第３工程は、突起電極１の下部以外の中間金
属膜（＃記残余部分）を除去する工程である。
本第３工程は、突起電極１、および必要に応じて形成し
たフォトレジストをマスクとするエツチングによって行
なうことができる。
たフォトレジストをマスクとするエツチングによって行
なうことができる。
（熱処理工程り
本然処理工程は、中間金属膜２を蒸着またはスパッタリ
ングによって形成する際の保護膜３２のダメージを除去
するために行なう。
ングによって形成する際の保護膜３２のダメージを除去
するために行なう。
本発明においてかかる熱処理工程は、中間金属膜２の余
分な部分（前記残余部分）の除去前に行なう。即ち上記
において第１工程終了時以後、第３工程開始前に行なう
。従って第１工程と第２工程との間に行なってもよく、
又第２工程と第３工程との間に行なってもよい。あるい
は又第２工程と共に行なってもよい。第２工程と第３工
程との間に行なう場合は、該加熱処理によって突起電極
１と配線パターン５の電極導出部５１とのなじみを良く
することができる。
分な部分（前記残余部分）の除去前に行なう。即ち上記
において第１工程終了時以後、第３工程開始前に行なう
。従って第１工程と第２工程との間に行なってもよく、
又第２工程と第３工程との間に行なってもよい。あるい
は又第２工程と共に行なってもよい。第２工程と第３工
程との間に行なう場合は、該加熱処理によって突起電極
１と配線パターン５の電極導出部５１とのなじみを良く
することができる。
加熱温度、加熱時間、加熱雰囲気等の諸条件は、半導体
素子の種類、用途、形成材料等に応じて定める。
素子の種類、用途、形成材料等に応じて定める。
［実施例］
以下本発明を具体的実施例に基いて説明する。
第１図〜第４図は本実施例の工程を説明する図である。
（第１工程）
第１図に示すように第１工程前において、シリコン基板
６に形成された素子部６１である集積回路部６１からは
アルミニウムの配線パターン５が導出され、その一部が
電極導出部５１とされている。基板６の表面の大部分は
、ＳｉＯ２の絶縁膜３１によって覆われている。ざらに
前記電極導出部５１以外の部分は、ＳｉＯｘの絶縁ｌｌ
！３２によって覆われている。
６に形成された素子部６１である集積回路部６１からは
アルミニウムの配線パターン５が導出され、その一部が
電極導出部５１とされている。基板６の表面の大部分は
、ＳｉＯ２の絶縁膜３１によって覆われている。ざらに
前記電極導出部５１以外の部分は、ＳｉＯｘの絶縁ｌｌ
！３２によって覆われている。
かかる状態において第２図に示す如く、該基板の表面全
面に中間金属ＩＩ！ ２を下層から順に形成材料として
Ｃｒ１Ｃｕを用いてそれぞれの厚さを０゜３〜０．６．
ｔｔｉ、 １ 、０〜２．０Ａｓ、として形成した。形
成方法はスパッタリングを用いた。
面に中間金属ＩＩ！ ２を下層から順に形成材料として
Ｃｒ１Ｃｕを用いてそれぞれの厚さを０゜３〜０．６．
ｔｔｉ、 １ 、０〜２．０Ａｓ、として形成した。形
成方法はスパッタリングを用いた。
（第２工程）
上記中間金属膜２上であって電極導出部５１上にマスク
を用い、ｔＡ（Ｃｕ）メッキにより突起電極１を形成し
た。
を用い、ｔＡ（Ｃｕ）メッキにより突起電極１を形成し
た。
（熱処理工程）
上記突起型（に１を形成した基板を水素と窒素の混合ガ
ス中において４００〜４５０’Ｃに１０〜６６分間保つ
熱処理を行なった。
ス中において４００〜４５０’Ｃに１０〜６６分間保つ
熱処理を行なった。
（第３工程）
上記熱処理を行なった後、突起電極１をエツチングマス
クとしてエツチングを行ない、中間金属膜２の残余部分
く突起電極１の下部以外の部分）を除去した。
クとしてエツチングを行ない、中間金属膜２の残余部分
く突起電極１の下部以外の部分）を除去した。
このようにして本実施例を実施し、第４図に示す半導体
素子を製造した。製造した半導体素子の突起型（り１の
外周下部には、第５図に示すようなりラック８の発生は
見られなかった。したがって使用時における素子のか命
はさらに延長されるものと考えられる。
素子を製造した。製造した半導体素子の突起型（り１の
外周下部には、第５図に示すようなりラック８の発生は
見られなかった。したがって使用時における素子のか命
はさらに延長されるものと考えられる。
なお上記実施例では、第２工程終了後に熱処理工程を行
なったが、これは第１工程終了後に行なってもよい。
なったが、これは第１工程終了後に行なってもよい。
［効果］
以上要するに本発明は、中間金属膜の前記残余部分除去
前に熱処理工程を行なうことを特徴とする半導体素子の
突起電極の形成方法である。
前に熱処理工程を行なうことを特徴とする半導体素子の
突起電極の形成方法である。
実施例に述べたところからも明らかなように、本発明に
よると熱処理工程を中間金属膜の残余部分除去前、即ち
前記中間金属膜端部（エツジ部）のない状態で行なうた
め、突起電極、中間金属膜、絶縁膜の熱膨張率の差等に
起因する熱応力の応力集中が発生しない。従って突起電
極外周下部の絶縁膜に従来のようなりラックの発生は見
られず、該クラックからの水分の侵入による配線パター
ンの腐蝕が防止され、半導体素子の信頼性、耐久性が改
善される。
よると熱処理工程を中間金属膜の残余部分除去前、即ち
前記中間金属膜端部（エツジ部）のない状態で行なうた
め、突起電極、中間金属膜、絶縁膜の熱膨張率の差等に
起因する熱応力の応力集中が発生しない。従って突起電
極外周下部の絶縁膜に従来のようなりラックの発生は見
られず、該クラックからの水分の侵入による配線パター
ンの腐蝕が防止され、半導体素子の信頼性、耐久性が改
善される。
また、上記熱応力の応力集中を防止する方法として、基
板の裏面全面に中間金属膜と同一の材料を用いて同一の
厚さの金凪層を形成し、かかる状態で熱処理を行なった
後、該金属層を除去するという方法も考えられるが、こ
の方法は工程が複雑である。これに対し本発明では比較
的簡単な工程によって、上記応力集中を防止できる。
板の裏面全面に中間金属膜と同一の材料を用いて同一の
厚さの金凪層を形成し、かかる状態で熱処理を行なった
後、該金属層を除去するという方法も考えられるが、こ
の方法は工程が複雑である。これに対し本発明では比較
的簡単な工程によって、上記応力集中を防止できる。
従って本発明の方法によると、信頼性、耐久性の良好な
フリップチップ半導体素子を比較的容易に＋ｒｉること
ができる。
フリップチップ半導体素子を比較的容易に＋ｒｉること
ができる。
第１図〜第４図は本発明の実施例の工程を説明する図で
あり、第１図は第１工程前の半導体素子の断面模式図、
第２図は第１工程終了時の半導体素子の断面模式図、第
３図は第２工程終了時の半導体素子の断面模式図、第４
図は第３工程終了時の半導体素子の断面模式図である。 第５図は従来の熱処理工程終了時の半導体素子の断面模
式図である。 １・・・突起電極 ２・・・中間金ｆｆｌ膜３
１．３２・・・絶縁膜 ５・・・配線パターン６・・
・半導体基板 ８・・・クラック第１図 第３図
あり、第１図は第１工程前の半導体素子の断面模式図、
第２図は第１工程終了時の半導体素子の断面模式図、第
３図は第２工程終了時の半導体素子の断面模式図、第４
図は第３工程終了時の半導体素子の断面模式図である。 第５図は従来の熱処理工程終了時の半導体素子の断面模
式図である。 １・・・突起電極 ２・・・中間金ｆｆｌ膜３
１．３２・・・絶縁膜 ５・・・配線パターン６・・
・半導体基板 ８・・・クラック第１図 第３図
Claims (3)
- （１）電極導出部を除いて絶縁膜の形成された半導体基
板表面上に中間金属膜を形成する第１工程と、 前記中間金属膜上であつて前記電極導出部上に突起電極
を形成する第２工程と、 前記突起電極下以外の部分の前記中間金属膜を除去する
第３工程と、 から成る半導体素子の突起電極の形成方法において、 前記第１工程後、前記第３工程前に、前記半導体基板を
所定温度に所定時間加熱する熱処理工程を行なうことを
特徴とする形成方法。 - （２）前記熱処理工程は、前記第１工程と前記第２工程
の間に行なう特許請求の範囲第１項記載の形成方法。 - （３）前記熱処理工程は、前記第２工程と前記第３工程
の間に行なう特許請求の範囲第１項記載の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59243797A JPS61121456A (ja) | 1984-11-19 | 1984-11-19 | 半導体素子の突起電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59243797A JPS61121456A (ja) | 1984-11-19 | 1984-11-19 | 半導体素子の突起電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61121456A true JPS61121456A (ja) | 1986-06-09 |
Family
ID=17109087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59243797A Pending JPS61121456A (ja) | 1984-11-19 | 1984-11-19 | 半導体素子の突起電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61121456A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5250985A (en) * | 1990-10-29 | 1993-10-05 | Mita Industrial Co., Ltd. | Image forming apparatus equipped with a binding function |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59104144A (ja) * | 1982-12-07 | 1984-06-15 | Citizen Watch Co Ltd | 突起電極の形成方法 |
| JPS60245257A (ja) * | 1984-05-21 | 1985-12-05 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1984
- 1984-11-19 JP JP59243797A patent/JPS61121456A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59104144A (ja) * | 1982-12-07 | 1984-06-15 | Citizen Watch Co Ltd | 突起電極の形成方法 |
| JPS60245257A (ja) * | 1984-05-21 | 1985-12-05 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5250985A (en) * | 1990-10-29 | 1993-10-05 | Mita Industrial Co., Ltd. | Image forming apparatus equipped with a binding function |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4076575A (en) | Integrated fabrication method of forming connectors through insulative layers | |
| JPH0191438A (ja) | 半導体装置 | |
| KR920005701B1 (ko) | 반도체 집적회로 내의 소자 연결용 금속배선층 및 그 제조방법 | |
| EP0318954A2 (en) | Semiconductor device having a composite insulating interlayer | |
| US6660624B2 (en) | Method for reducing fluorine induced defects on a bonding pad surface | |
| JPH058570B2 (ja) | ||
| JPS6364057B2 (ja) | ||
| JP3089943B2 (ja) | 半導体装置の電極装置 | |
| JPS61121456A (ja) | 半導体素子の突起電極の形成方法 | |
| US7163884B2 (en) | Semiconductor device and fabrication method thereof | |
| JPH06196526A (ja) | 半導体装置の製造方法 | |
| JPH04731A (ja) | 半導体装置及びその製造方法 | |
| JP3230909B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5886746A (ja) | 半導体装置 | |
| JPS6113375B2 (ja) | ||
| JP2001102383A (ja) | 半導体装置及びその製造方法 | |
| JP2727605B2 (ja) | 半導体装置及びその製造方法 | |
| JPS60219772A (ja) | 半導体装置の製造方法 | |
| JPH0927493A (ja) | 半導体装置の製造方法 | |
| JPH01200651A (ja) | 半導体装置の製造方法 | |
| JPS5951747B2 (ja) | 微小配線構造体 | |
| JPH07226403A (ja) | 半導体装置の製造方法 | |
| JPH05121406A (ja) | 半導体の平坦化方法 | |
| JPS6297348A (ja) | 半導体装置の製造方法 | |
| JPS5939050A (ja) | 半導体装置の製造方法 |