JP2018515926A - 低応力低水素ｌｐｃｖｄシリコン窒化物 - Google Patents

低応力低水素ｌｐｃｖｄシリコン窒化物 Download PDF

Info

Publication number
JP2018515926A
JP2018515926A JP2017558375A JP2017558375A JP2018515926A JP 2018515926 A JP2018515926 A JP 2018515926A JP 2017558375 A JP2017558375 A JP 2017558375A JP 2017558375 A JP2017558375 A JP 2017558375A JP 2018515926 A JP2018515926 A JP 2018515926A
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride layer
microelectronic device
substrate
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017558375A
Other languages
English (en)
Other versions
JP6931208B2 (ja
JP2018515926A5 (ja
Inventor
ステファン デラス ニコラス
ステファン デラス ニコラス
Original Assignee
日本テキサス・インスツルメンツ株式会社
テキサス インスツルメンツ インコーポレイテッド
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社, テキサス インスツルメンツ インコーポレイテッド, テキサス インスツルメンツ インコーポレイテッド filed Critical 日本テキサス・インスツルメンツ株式会社
Publication of JP2018515926A publication Critical patent/JP2018515926A/ja
Publication of JP2018515926A5 publication Critical patent/JP2018515926A5/ja
Application granted granted Critical
Publication of JP6931208B2 publication Critical patent/JP6931208B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00642—Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
    • B81C1/0065—Mechanical properties
    • B81C1/00666—Treatments for controlling internal stress or strain in MEMS structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0067—Mechanical properties
    • B81B3/0072—For controlling internal stress or strain in moving or flexible elements, e.g. stress compensating layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
    • B81B7/0022—Protection against electrostatic discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0161—Controlling physical properties of the material
    • B81C2201/0163—Controlling internal stress of deposited layers
    • B81C2201/0166—Controlling internal stress of deposited layers by ion implantation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0176—Chemical vapour Deposition
    • B81C2201/0177—Epitaxy, i.e. homo-epitaxy, hetero-epitaxy, GaAs-epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0181—Physical Vapour Deposition [PVD], i.e. evaporation, sputtering, ion plating or plasma assisted deposition, ion cluster beam technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Micromachines (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

記載される例において、マイクロ電子デバイス（１０２）が、高性能シリコン窒化物層を含み、これは、２原子百分率内の化学量論的であり、６００ＭＰａ〜１０００ＭＰａの低応力を有し、５原子百分率未満の低水素含有量を有し、ＬＰＣＶＤプロセスによって形成される。ＬＰＣＶＤプロセスは、４：６の比のアンモニアＮＨ３及びジクロロシランＤＣＳガスを、１５０ミリトル〜２５０ミリトルの圧力で、及び８００℃〜８２０℃の温度で用いる。

Description

本願は、概して、マイクロ電子デバイスに関し、更に特定して言えば、マイクロ電子デバイスにおけるシリコン窒化物層に関連する。
マイクロ電子デバイスにおいて、化学量論的組成（stoichiometric）のシリコン窒化物層が所望に形成され、これは、１０００メガパスカル（ＭＰａ）未満の低い応力、及び５原子百分率未満の低水素含有量を同時に有する。このような膜は、種々のマイクロ電子的応用例のために有用となり得る。プラズマエンハンスト化学気相成長（ＰＥＣＶＤ）によって形成されるシリコン窒化物膜は、低応力を有し得るが、１５原子百分率を上回る高水素含有量を有し、これは、信頼性の問題及び粗悪なエッチング抵抗を起こし得る。低圧化学気相成長（ＬＰＣＶＤ）によって形成される膜は、低水素含有量を有するが、１０００ＭＰａを上回る高応力を有し、これは、デバイス性能の問題を起こし得る。
記載される例において、マイクロ電子デバイスが、２原子百分率内である化学量論的であり、６００ＭＰａ〜１０００ＭＰａの低応力を有し、５原子百分率未満の低水素含有量を有する、高性能シリコン窒化物層を含む。高性能シリコン窒化物層は、ＬＰＣＶＤプロセスにより形成される。ＬＰＣＶＤプロセスは、１５０ミリトル〜２５０ミリトルの圧力で、及び８００℃〜８２０℃の温度で、４対６の比のアンモニア及びジクロロシランガスを用いる。
マイクロ電子デバイス上に高性能シリコン窒化物を形成する例示のプロセスにおけるＬＰＣＶＤファーネスを示す。 図１のファーネス内のマイクロ電子デバイス上に形成されるシリコン窒化物層の拡大図である。
高性能シリコン窒化物層を備える例示の半導体デバイスの断面図である。
形成の主要段階で示される、図２の半導体デバイスの断面図である。 形成の主要段階で示される、図２の半導体デバイスの断面図である。
高性能シリコン窒化物層を備える例示の集積回路の断面図である。
製造の主要段階で示される、図４の集積回路の断面図である。 製造の主要段階で示される、図４の集積回路の断面図である。
製造の主要段階で示される、高性能シリコン窒化物層を備える例示のマイクロ電子メカニカルシステム（ＭＥＭＳ）デバイスの断面図である。 製造の主要段階で示される、高性能シリコン窒化物層を備える例示のマイクロ電子メカニカルシステム（ＭＥＭＳ）デバイスの断面図である。
図面は一定の縮尺で描いてはいない。幾つかの行為は、異なる順序で及び／又は他の行為／事象と同時に成されてもよい。また、例示の実施例に従った手法を実装するために、図示した行為又は事象全てが必要とされるわけではない。
２原子百分率内の化学量論的であり、６００ＭＰａ〜１０００ＭＰａの低応力を有し、５原子百分率未満低水素含有量を有する、高性能シリコン窒化物層が、ＬＰＣＶＤプロセスにより形成される。ＬＰＣＶＤプロセスは、１５０ミリトル〜２５０ミリトルの圧力で、及び８００℃〜８２０℃の温度で、４対６の比のアンモニア及びジクロロシランガスを用いる。ストイキオメトリー、低応力、及び低水素含有量の組み合わせは、開示されるプロセス条件によって提供されることは期待されておらず、ＬＰＣＶＤプロセスの検討の間に見出された。本開示の目的のため、化学量論的シリコン窒化物は、３：４のシリコン：窒素原子比を有する。
図１は、マイクロ電子デバイス上の高性能シリコン窒化物を形成する例示のプロセスにおけるＬＰＣＶＤファーネスを示す。ＬＰＣＶＤファーネス１００は、ボート１０４において、半導体ウェハなどの基板上のマイクロ電子デバイス１０２を保持する。ボート１０４は、ＬＰＣＶＤファーネス１００の反応チャンバ１０６において保持される。反応チャンバ１０６は、反応チャンバ１０６の周りに配置されるＬＰＣＶＤファーネス１００の加熱要素１０８により８００℃〜８２０℃の温度まで加熱される。アンモニア（ＮＨ３）及びジクロロシラン（ＤＣＳ）ガスが、４対６の比で反応チャンバ１０６内へ導入される。反応チャンバ１０６内部の圧力は、排出ポンプ及び調節可能な排出バルブの組み合わせを含むなどの、排出システム１１０により１５０ミリトル〜２５０ミリトルに維持される。図１Ａの拡大図に示されるように、高性能シリコン窒化物層１１２は、アンモニアにおける窒素及びジクロロシランにおけるシリコンの反応によって、マイクロ電子デバイス１０２上に形成される。高性能シリコン窒化物層１１２の形成は、所望の厚みに達するまで継続される。その後、アンモニア及びジクロロシランのフローが終わり、マイクロ電子デバイス１０２がＬＰＣＶＤファーネス１００から取り出される。
８００℃〜８２０℃の温度、４：６のアンモニア対ジクロロシランの比、及び１５０ミリトル〜２５０ミリトルの圧力を維持することによる高性能シリコン窒化物層１１２の形成は、有利にも、比３：４の２パーセント内のシリコン：窒素原子比、６００ＭＰａ〜１０００ＭＰａの低応力、及び５原子百分率未満の低水素含有量を提供する。高性能シリコン窒化物層１１２は、図１を参照して説明するプロセスによって形成された結果として、２．０〜２．１の屈折率を有し得る。更に、高性能シリコン窒化物層１１２は、１２メガボルトパーセンチメートル（ＭＶ／ｃｍ）より大きい誘電破壊強度を有し得、これは、有利にも、マイクロ電子デバイス１０２の一層高い信頼性に寄与し得る。アンモニア対ジクロロシランの比を増大させることは、ストイキオメトリー及び誘電破壊強度を低減し、これは、不利にも、一層低い信頼性に寄与し得る。アンモニア対ジクロロシランの比を低減することは、不利に応力を増大させる。温度を低下させること及び圧力を増大させることもまた、不利に応力を増大させる。
図２は、高性能シリコン窒化物層を備える例示の半導体デバイスの断面図である。半導体デバイス２００は、スタックガリウム窒化物及びアルミニウムガリウム窒化物エピタキシャル層、及び場合によってはその他のＩＩＩ−Ｖ層などの、半導体基板２０２上に形成される。ガリウム窒化物のキャップ層２０４が、基板２０２上に配置される。ゲート２０８の２つの側部の、及び半導体デバイス２００のガリウム窒化物電界効果トランジスタ（ＧａＮ ＦＥＴ）２１４のソース２１０とドレイン２１２との間の、キャップ層２０４上に高性能シリコン窒化物層２０６が配置される。ゲート２０８は、高性能シリコン窒化物層２０６に部分的に重なり得る。例えば、高性能シリコン窒化物層２０６は、１０ナノメートル〜２０ナノメートルの厚みであり得る。
コンタクト金属２１６が、ソース２１０及びドレイン２１２において基板２０２上に配置される。フィールドプレート誘電体層２１８が、ゲート２０８及び高性能シリコン窒化物層２０６上の、コンタクト金属２１６の周りに配置される。ソース金属２２０が、ソース２１０におけるコンタクト金属２１６への電気的接続を成し、ゲート２０８に重なり、ＧａＮ ＦＥＴ２１４のためのフィールドプレートを提供するためにフィールドプレート誘電体層２１８の上のドレイン２１２への中途まで延在する。ドレイン金属２２２が、ドレイン２１２におけるコンタクト金属２１６への電気的接続を成す。付加的な誘電体層及び金属層が、ＧａＮ ＦＥＴ２１４への低抵抗接続を提供するために形成され得る。
高性能シリコン窒化物層２０６の低応力は、高応力を有するシリコン窒化物層を備えるＧａＮ ＦＥＴに比し、有利に、ＧａＮ ＦＥＴ２１４におけるオン状態電流を改善する。高性能シリコン窒化物層２０６の低水素含有量は、高水素含有量を有するシリコン窒化物層を備えるＧａＮ ＦＥＴに比し、有利にも、電荷トラップを低減し、ＧａＮ ＦＥＴ２１４の信頼性を改善する。
図３Ａ及び図３Ｂは、形成の主要段階で示される、図２の半導体デバイスの断面図である。図３Ａを参照すると、キャップ層２０４は、エピタキシャルプロセスにより基板２０２上に形成される。キャップ層２０４及び基板２０２の一部が、ＧａＮ ＦＥＴ２１４のための横方向隔離境界２２４を提供するために取り除かれ得る。高性能シリコン窒化物層２０６は、図１を参照して説明されるようにＬＰＣＶＤプロセスによりキャップ層２０４上に形成される。図２の完成したＧａＮ ＦＥＴ２１４の高性能シリコン窒化物層２０６のためのエリアを覆うように、高性能シリコン窒化物層２０６の上にエッチマスク２２６が形成される。エッチマスク２２６は、フォトリソグラフィプロセスによって形成されるフォトレジストを含み得、場合によっては、半反射層を含み得る。
図３Ｂを参照すると、フッ素（Ｆ）を含有する反応性イオンエッチング（ＲＩＥ）プロセス２２８が、エッチマスク２２６により露出された箇所において高性能シリコン窒化物層２０６を取り除く。ＲＩＥプロセス２２８における反応性ガスフロー及び圧力は、図３Ｂに示されるように高性能シリコン窒化物層２０６上の傾斜したエッジを提供するように調節され得る。その後、アッシングプロセスなどにより、エッチマスク２２６が取り除かれる。図２の構造を提供するために半導体デバイス２００の製造が継続される。図３Ａ及び図３Ｂを参照して説明する方法は、有利にも、低応力及び低水素含有量の所望の特性を備えるパターニングされた高性能シリコン窒化物層２０６を提供する。
図４は、高性能シリコン窒化物層を備える例示の集積回路の断面図である。集積回路４００が、シリコンウェハなどの半導体基板４０２上に形成される。集積回路４００は、ｐチャネル金属酸化物半導体（ＰＭＯＳ）トランジスタ４０４及び／又はｎチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタ４０６を含む。フィールド酸化物４０８が、ＰＭＯＳトランジスタ４０４及びＮＭＯＳトランジスタ４０６を横方向に隔離するように基板４０２に配置される。
ＰＭＯＳトランジスタ４０４は、フィールド酸化物４０８の下方に延在するｎ型ウェル４１０において配置される。ＰＭＯＳトランジスタ４０４は、ｎ型ウェル４１０上のゲート誘電体層４１２、及びゲート誘電体層４１２上のゲート４１４を含む。オフセットスペーサ４１６が、ゲート４１４の横方向表面上に配置される。ｐ型ソース及びドレイン領域４１８が、ｎ型ウェル４１０においてゲート４１４の２つの側部に配置される。ソース及びドレイン領域４１８は、ゲート４１４の下に延在するソース／ドレイン拡張部４２０、及びゲート４１４に近接するディープソース／ドレイン領域４２２を含む。
ゲート側壁スペーサ４２４が、オフセットスペーサ４１６上に、ゲート４１４に近接して配置される。ゲート側壁スペーサ４２４は、低応力及び低水素含有量を有する、高性能シリコン窒化物の一つ又は複数の層を含む。金属シリサイド４２６が、ゲート側壁スペーサ４２４に近接してソース及びドレイン領域４１８上に、及び場合によってはゲート４１４上に配置される。ゲート側壁スペーサ４２４は、ゲート誘電体層４１２のすぐ下のチャネル層とディープソース／ドレイン領域４２２との間、及び、チャネル層とソース及びドレイン領域４１８上の金属シリサイド４２６との間の、横方向分離を提供する。ゲート側壁スペーサ４２４における高性能シリコン窒化物は、半導体基板４０２の１０ナノメートル内にあり得る。ゲート側壁スペーサ４２４の低応力は、チャネル層における応力を有利に低減し得、そのため、ＰＭＯＳトランジスタ４０４のオン状態電流及び／又はオフ状態電流を改善する。ゲート側壁スペーサ４２４の低水素含有量は、ＰＭＯＳトランジスタ４０４の信頼性を有利に改善し得る。
同様に、ＮＭＯＳトランジスタ４０６は、フィールド酸化物４０８の下方に延在するｐ型ウェル４２８において配置される。ＮＭＯＳトランジスタ４０６は、ｐ型ウェル４２８上のゲート誘電体層４３０、及びゲート誘電体層４３０上のゲート４３２を含む。オフセットスペーサ４３４が、ゲート４３２の横方向表面上に配置される。ｎ型ソース及びドレイン領域４３６が、ｐ型ウェル４２８においてゲート４３２の２つの側部に配置される。ソース及びドレイン領域４３６は、ゲート４３２の下に延在するソース／ドレイン拡張部４３８、及びゲート４３２に近接するディープソース／ドレイン領域４４０を含む。一つ又は複数の高性能シリコン窒化物層を含むゲート側壁スペーサ４４２が、ゲート４３２に近接して配置される。ＰＭＯＳトランジスタ４０４のゲート側壁スペーサ４２４及びＮＭＯＳトランジスタ４０６のゲート側壁スペーサ４２４は、場合によっては、同時に形成される結果、同じ層構造を有し得る。金属シリサイド４４４が、ゲート側壁スペーサ４４２に近接してソース及びドレイン領域４３６上に、及び場合によってはゲート４３２上に配置される。ＮＭＯＳトランジスタは、ＰＭＯＳトランジスタ４０４に関連して説明したものに類似するゲート側壁スペーサ４４２の低応力及び低水素含有量から利点を得ることができる。
図５Ａ及び図５Ｂは、製造の主要段階で示される、図４の集積回路の断面図である。図５Ａを参照すると、ｐ型ソース／ドレイン拡張部４２０は、ソース／ドレイン拡張部４２０がゲート４１４の下に完全には延在しないように、ＰＭＯＳトランジスタ４０４のゲート４１４及びオフセットスペーサ４１６を注入マスクとして用いてｐ型ドーパントをｎ型ウェル４１０に注入することにより形成される。同様に、ｎ型ソース／ドレイン拡張部４３８は、ソース／ドレイン拡張部４３８がゲート４３２の下に完全には延在しないように、ＮＭＯＳトランジスタ４０６のゲート４３２及びオフセットスペーサ４３４を注入マスクとして用いてｎ型ドーパントをｐ型ウェル４２８に注入することによって形成される。基板４０２は、その後、注入されたドーパントを活性化するためにアニーリングされる。
高性能シリコン窒化物層４５０が、ＰＭＯＳトランジスタ４０４のゲート４１４、オフセットスペーサ４１６、及びソース／ドレイン拡張部４２０の上、並びに、ＮＭＯＳトランジスタ４０６のゲート４３２、オフセットスペーサ４３４、及びソース／ドレイン拡張部４３８の上に形成される。高性能シリコン窒化物層４５０は、図１を参照して説明されるようなＬＰＣＶＤプロセスにより形成され、これにより、オフセットスペーサ４１６及び４３４の垂直表面上の高性能シリコン窒化物層４５０の厚みが、それぞれ、図４のゲート側壁スペーサ４２４及び４４２を形成するために充分であるように、図５Ａに示されるように少なくとも部分的にコンフォーマル層が提供される。
図５Ｂを参照すると、フッ素（Ｆ）を含有する異方性ＲＩＥプロセス４５２
が、ＰＭＯＳトランジスタ４０４のゲート４１４及びソース／ドレイン拡張部４２０の水平表面の上、並びにＮＭＯＳトランジスタ４０６のゲート４３２及びソース／ドレイン拡張部４３８の上の、図５Ａの高性能シリコン窒化物層４５０を取り除き、ＰＭＯＳトランジスタ４０４のオフセットスペーサ４１６の垂直表面上のゲート側壁スペーサ４２４を形成するため、並びにＮＭＯＳトランジスタ４０６のオフセットスペーサ４３４の垂直表面上のゲート側壁スペーサ４４２を形成するために、高性能シリコン窒化物層４５０を残す。高性能シリコン窒化物層４５０を形成するためのＬＰＣＶＤプロセスのコンフォーマルの態様により、ゲート側壁スペーサ４２４及び４４２が、フォトリソグラフィオペレーションなしに形成され得、有利にも、集積回路４００の製造コスト及び複雑性を低減する。
図６Ａ及び図６Ｂは、製造の主要段階で示される、高性能シリコン窒化物層を備える例示のマイクロ電子メカニカルシステム（ＭＥＭＳ）デバイスの断面図である。図６Ａを参照すると、ＭＥＭＳデバイス６００が、単結晶シリコンウェハなどのシリコン基板６０２に形成される。キャビティ６０４が、穴をあけられた（perforated）薄膜６０６などカンチレバー状要素６０６の形式でキャビティ６０４の上の基板６０２の材料を残して、基板６０２に形成される。穴をあけられた薄膜６０６は、熱センサ又はマイクなどのセンサの一部であり得、又はスピーカーなどのアクチュエータの一部であり得る。穴をあけられた薄膜６０６を基板６０２の近傍領域６０８から部分的に隔離することが望ましい場合がある。高性能シリコン窒化物６１０の層が、穴をあけられた薄膜６０６及びキャビティ６０４の内部表面上、及び基板６０２の近傍領域６０８に形成される。高性能シリコン窒化物層６１０は、低応力及び低水素含有量を有するように図１を参照して説明されるようにＬＰＣＶＤプロセスにより形成され、これにより、高性能シリコン窒化物層６１０が、図６Ａに示されるような穴をあけられた薄膜６０６の全ての露出された表面を覆うように、少なくとも部分的にコンフォーマルな層が提供される。穴をあけられた薄膜６０６を介するキャビティ６０４への限定されたアクセスに起因して、高性能シリコン窒化物層６１０は、キャビティ６０４に面する穴をあけられた薄膜６０６の底部表面上よりも、キャビティ６０４の外側の穴をあけられた薄膜６０６の頂部表面上で一層厚い。高性能シリコン窒化物層６１０の低応力は、穴をあけられた薄膜６０６の頂部及び底部表面上の不均一な厚みに起因する穴をあけられた薄膜６０６のゆがみを有利に低減する。
図６Ｂを参照すると、高性能シリコン窒化物層６１０は、穴をあけられた薄膜６０６に近接する領域６０８における基板６０２の一部から取り除かれる。ＭＥＭＳデバイス６００は、水酸化カリウム溶液などの、結晶学的ウェットエッチング溶液６１２に浸され、これは、基板６０２の結晶平面に沿って高性能シリコン窒化物層６１０により露出されたエリアにおける基板６０２からシリコンを取り除いて、穴をあけられた薄膜６０６に近接する隔離キャビティ６１４を形成する。高性能シリコン窒化物層６１０の低水素含有量は、有利にも、所望の厚みで結晶学的ウェットエッチング溶液６１２に対するエッチ耐性を提供する。ＭＥＭＳデバイス６００はその後、リンスされ、乾燥される。高性能シリコン窒化物層６１０は、完成したＭＥＭＳデバイス６００において適所に残され得、又は、後続の製造プロセスの間に取り除かれ得る。
本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得、他の実施例が可能である。

Claims (20)

  1. マイクロ電子デバイスであって、
    基板、及び
    前記基板の上に配置されるシリコン窒化物層、
    を含み、
    前記シリコン窒化物層が、
    ３：４の比の２パーセント内のシリコン：窒素原子比、
    ６００メカパスカル（ＭＰａ）〜１０００ＭＰａの応力、及び
    ５原子百分率未満の水素含有量、
    の特性を有する、
    マイクロ電子デバイス。
  2. 請求項１に記載のマイクロ電子デバイスであって、前記シリコン窒化物層が２５ナノメートル未満の厚みである、
  3. 請求項１に記載のマイクロ電子デバイスであって、前記シリコン窒化物層が２．０〜２．１の屈折率を有する、マイクロ電子デバイス。
  4. 請求項１に記載のマイクロ電子デバイスであって、前記シリコン窒化物層が、１２メガボルトパーセンチメートル（ＭＶ／ｃｍ）より大きい誘電破壊強度を有する、マイクロ電子デバイス。
  5. 請求項１に記載のマイクロ電子デバイスであって、前記マイクロ電子デバイスが半導体材料を含み、前記シリコン窒化物層が、前記半導体材料から１０ナノメートル内である、マイクロ電子デバイス。
  6. 請求項１に記載のマイクロ電子デバイスであって、前記半導体材料がＩＩＩ−Ｖ半導体材料を含む、マイクロ電子デバイス。
  7. 請求項１に記載のマイクロ電子デバイスであって、前記マイクロ電子デバイスが、ガリウム窒化物電界効果トランジスタ（ＧａＮ ＦＥＴ）を含む、マイクロ電子デバイス。
  8. 請求項７に記載のマイクロ電子デバイスであって、前記シリコン窒化物層が、ＩＩＩ−Ｖ半導体材料に接し、前記ＧａＮ ＦＥＴのゲートに接する、マイクロ電子デバイス。
  9. 請求項１に記載のマイクロ電子デバイスであって、前記マイクロ電子デバイスが、前記ＮＭＯＳトランジスタの第１のゲートに近接する第１のゲート側壁スペーサを備えるｎチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタを含み、前記第１のゲート側壁スペーサが前記シリコン窒化物層を含む、マイクロ電子デバイス。
  10. 請求項９に記載のマイクロ電子デバイスであって、前記マイクロ電子デバイスが、前記ＰＭＯＳトランジスタの第２のゲートに近接する第２のゲート側壁スペーサを備えるｐチャネル金属酸化物半導体（ＰＭＯＳ）トランジスタを含み、前記第２のゲート側壁スペーサが前記シリコン窒化物層を含む、マイクロ電子デバイス。
  11. 請求項１に記載のマイクロ電子デバイスであって、前記マイクロ電子デバイスが、カンチレバー状要素を含むマイクロ電子メカニカルシステム（ＭＥＭＳ）デバイスであり、前記シリコン窒化物層が、前記カンチレバー状要素の頂部表面上及び前記カンチレバー状要素の底部表面上に配置される、マイクロ電子デバイス。
  12. マイクロ電子デバイスを形成する方法であって、
    基板を提供すること、
    低圧化学気相成長（ＬＰＣＶＤ）ファーネスに前記基板を置くこと、
    前記ＬＰＣＶＤファーネスにおいて前記基板を８００℃〜８２０℃の温度まで加熱すること、
    前記基板の上にシリコン窒化物層を形成するために、アンモニアガス及びジクロロシランガスを４対６の比で、及び１５０ミリトル〜２５０ミリトルの圧力で、前記反応チャンバに提供すること、及び
    前記ＬＰＣＶＤファーネスから前記基板を取り除くこと、
    を含む、方法。
  13. 請求項１２に記載の方法であって、
    前記シリコン窒化物層の上にエッチングマスクを形成すること、
    前記エッチングマスクにより露出された前記シリコン窒化物層を、フッ素ラジカルを用いる反応性イオンエッチング（ＲＩＥ）プロセスによって取り除くこと、及び
    その後、前記エッチングマスクを取り除くこと、
    を含む、方法。
  14. 請求項１３に記載の方法であって、前記シリコン窒化物層に少なくとも部分的に重なる、電気的に導電性の要素を形成することを含む、方法。
  15. 請求項１４に記載の方法であって、電気的に導電性の要素が、ＧａＮ ＦＥＴのゲートであり、前記シリコン窒化物層が、前記基板上のキャップ層上に配置される、方法。
  16. 請求項１２に記載の方法であって、前記シリコン窒化物層が、コンフォーマル層として形成され、フッ素ラジカルを用いる異方性ＲＩＥプロセスによって、前記基板の垂直表面上の前記シリコン窒化物層を残して、前記基板の水平表面から前記シリコン窒化物層を取り除くこと含む、方法。
  17. 請求項１６に記載の方法であって、前記マイクロ電子デバイスが、集積回路を含むＮＭＯＳトランジスタであり、前記シリコン窒化物層が、前記ＮＭＯＳトランジスタのゲートの上に形成され、前記異方性ＲＩＥプロセスの後に残る前記シリコン窒化物層が、前記ＮＭＯＳトランジスタの前記ゲートに近接するゲート側壁スペーサを提供する、方法。
  18. 請求項１２に記載の方法であって、前記マイクロ電子デバイスが、カンチレバー状要素を含むＭＥＭＳデバイスであり、前記シリコン窒化物層が、前記カンチレバー状要素の頂部表面上及び前記カンチレバー状要素の底部表面上に形成するようにコンフォーマル層として形成される、方法。
  19. 請求項１２に記載の方法であって、前記シリコン窒化物層が、前記シリコン窒化物層により露出されたエリアにおける前記基板から材料が取り除かれるウェットエッチングプロセスの間、前記基板を保護する、方法。
  20. マイクロ電子デバイスを形成する方法であって、
    ガリウム窒化物を含む基板を提供すること、
    前記基板上にガリウム窒化物のキャップ層を形成すること、
    前記基板をＬＰＣＶＤファーネス内に置くこと、
    前記ＬＰＣＶＤファーネスにおいて前記基板を８００℃〜８２０℃の温度まで加熱すること、
    前記キャップ層上のシリコン窒化物層を形成するために、アンモニアガス及びジクロロシランガスを、４対６の比で及び１５０ミリトル〜２５０ミリトルの圧力で前記反応チャンバに提供することであって、前記シリコン窒化物層が、３：４の比の２パーセント内のシリコン：窒素原子比と、６００メカパスカル（ＭＰａ）〜１０００ＭＰａの応力と、５原子百分率未満の水素含有量との特性を有する、アンモニアガス及びジクロロシランガスを提供すること、
    前記ＬＰＣＶＤファーネスから前記基板を取り除くこと、
    前記シリコン窒化物層の上にエッチングマスクを形成すること、
    前記エッチングマスクにより露出された前記シリコン窒化物層を、フッ素ラジカルを用いるＲＩＥプロセスによって取り除くこと、
    その後、前記エッチングマスクを取り除くこと、及び
    前記シリコン窒化物層の一部の間に前記キャップ層の上に及び前記シリコン窒化物層の一部に部分的に重なって、ＧａＮ ＦＥＴのゲートを形成すること、
    を含む、方法。
JP2017558375A 2015-05-07 2016-05-09 低応力低水素ｌｐｃｖｄシリコン窒化物 Active JP6931208B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/706,941 2015-05-07
US14/706,941 US9580304B2 (en) 2015-05-07 2015-05-07 Low-stress low-hydrogen LPCVD silicon nitride
PCT/US2016/031509 WO2016179596A1 (en) 2015-05-07 2016-05-09 Low-stress low-hydrogen lpcvd silicon nitride

Publications (3)

Publication Number Publication Date
JP2018515926A true JP2018515926A (ja) 2018-06-14
JP2018515926A5 JP2018515926A5 (ja) 2019-06-13
JP6931208B2 JP6931208B2 (ja) 2021-09-01

Family

ID=57218409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017558375A Active JP6931208B2 (ja) 2015-05-07 2016-05-09 低応力低水素ｌｐｃｖｄシリコン窒化物

Country Status (4)

Country Link
US (2) US9580304B2 (ja)
JP (1) JP6931208B2 (ja)
CN (1) CN107533974B (ja)
WO (1) WO2016179596A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6834709B2 (ja) * 2017-04-03 2021-02-24 住友電気工業株式会社 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
CN110120347B (zh) * 2018-02-05 2023-11-17 住友电气工业株式会社 形成场效应晶体管的方法
JP6984456B2 (ja) * 2018-02-05 2021-12-22 住友電気工業株式会社 電界効果トランジスタの製造方法
JP6997002B2 (ja) * 2018-02-19 2022-01-17 住友電気工業株式会社 半導体装置及びその製造方法
CN110429024B (zh) * 2019-08-08 2022-04-15 京东方科技集团股份有限公司 层间绝缘层及薄膜晶体管的制备方法
CN113782420A (zh) * 2021-08-05 2021-12-10 华虹半导体(无锡)有限公司 晶圆加工方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH056890A (ja) * 1990-10-15 1993-01-14 Seiko Epson Corp パツシベーシヨン多層膜を備えた半導体装置及びその製造方法
JP2002525676A (ja) * 1998-09-24 2002-08-13 リフレクティヴィティー， インク． 自制形マイクロメカニカル素子を備える二重基板反射性空間光変調器
JP2005286135A (ja) * 2004-03-30 2005-10-13 Eudyna Devices Inc 半導体装置および半導体装置の製造方法
WO2006022453A1 (ja) * 2004-08-27 2006-03-02 National Institute Of Information And Communications Technology, Incorporated Administrative Agency ＧａＮ系電界効果トランジスタおよびその製造方法
JP2009164300A (ja) * 2007-12-28 2009-07-23 Fujitsu Ltd 半導体装置及びその製造方法
WO2010079574A1 (ja) * 2009-01-09 2010-07-15 パナソニック株式会社 Ｍｅｍｓデバイス
JP2013175726A (ja) * 2012-02-23 2013-09-05 Efficient Power Conversion Corp ゲートスペーサを備えたエンハンスメントモードＧａＮＨＥＭＴデバイス、及びその製造方法
JP2014029908A (ja) * 2012-07-31 2014-02-13 Toyota Central R&D Labs Inc 半導体装置および半導体装置の製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4538343A (en) * 1984-06-15 1985-09-03 Texas Instruments Incorporated Channel stop isolation technology utilizing two-step etching and selective oxidation with sidewall masking
JPH04299515A (ja) * 1991-03-27 1992-10-22 Shin Etsu Chem Co Ltd Ｘ線リソグラフィ−マスク用ｘ線透過膜およびその製造方法
US5754390A (en) * 1996-01-23 1998-05-19 Micron Technology, Inc. Integrated capacitor bottom electrode for use with conformal dielectric
US6316820B1 (en) * 1997-07-25 2001-11-13 Hughes Electronics Corporation Passivation layer and process for semiconductor devices
US7235856B1 (en) * 1997-12-18 2007-06-26 Micron Technology, Inc. Trench isolation for semiconductor devices
US7919791B2 (en) 2002-03-25 2011-04-05 Cree, Inc. Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
US7176522B2 (en) 2003-11-25 2007-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having high drive current and method of manufacturing thereof
TWI263265B (en) * 2005-02-13 2006-10-01 United Microelectronics Corp Method for fabricating ultra-high tensile-stressed film and strained-silicon transistors thereof
JP4968067B2 (ja) * 2005-06-10 2012-07-04 日本電気株式会社 電界効果トランジスタ
US7855401B2 (en) * 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
JP2008034522A (ja) * 2006-07-27 2008-02-14 Oki Electric Ind Co Ltd 電界効果トランジスタ
US8871595B2 (en) * 2007-05-25 2014-10-28 Cypress Semiconductor Corporation Integration of non-volatile charge trap memory devices and logic CMOS devices
US8063434B1 (en) * 2007-05-25 2011-11-22 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
WO2009011709A1 (en) * 2007-07-19 2009-01-22 The Board Of Trustees Of The University Of Illinois High resolution electrohydrodynamic jet printing for manufacturing systems
JP5345328B2 (ja) * 2008-02-22 2013-11-20 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP5609055B2 (ja) * 2009-10-02 2014-10-22 富士通株式会社 化合物半導体装置及びその製造方法
US8816395B2 (en) 2010-05-02 2014-08-26 Visic Technologies Ltd. Field effect power transistors
US20120255932A1 (en) * 2010-07-15 2012-10-11 Massood Tabib-Azar Nanofabrication device and method for manufacture of a nanofabrication device
JP5685020B2 (ja) * 2010-07-23 2015-03-18 住友電気工業株式会社 半導体装置の製造方法
US8673757B2 (en) 2010-10-28 2014-03-18 International Business Machines Corporation Structure and method for using high-k material as an etch stop layer in dual stress layer process
CN102446840A (zh) * 2011-11-02 2012-05-09 上海华力微电子有限公司 一种增加双大马士革结构介质阻挡层薄膜击穿电压的方法
JP5970197B2 (ja) * 2012-02-08 2016-08-17 メルクパフォーマンスマテリアルズマニュファクチャリング合同会社 無機ポリシラザン樹脂
US9111868B2 (en) * 2012-06-26 2015-08-18 Freescale Semiconductor, Inc. Semiconductor device with selectively etched surface passivation
US9224532B2 (en) * 2012-10-11 2015-12-29 The Board Of Trustees Of The University Of Illinois Rolled-up inductor structure for a radiofrequency integrated circuit (RFIC)
JP6339762B2 (ja) * 2013-01-17 2018-06-06 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
US9035318B2 (en) * 2013-05-03 2015-05-19 Texas Instruments Incorporated Avalanche energy handling capable III-nitride transistors

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH056890A (ja) * 1990-10-15 1993-01-14 Seiko Epson Corp パツシベーシヨン多層膜を備えた半導体装置及びその製造方法
JP2002525676A (ja) * 1998-09-24 2002-08-13 リフレクティヴィティー， インク． 自制形マイクロメカニカル素子を備える二重基板反射性空間光変調器
JP2005286135A (ja) * 2004-03-30 2005-10-13 Eudyna Devices Inc 半導体装置および半導体装置の製造方法
WO2006022453A1 (ja) * 2004-08-27 2006-03-02 National Institute Of Information And Communications Technology, Incorporated Administrative Agency ＧａＮ系電界効果トランジスタおよびその製造方法
JP2009164300A (ja) * 2007-12-28 2009-07-23 Fujitsu Ltd 半導体装置及びその製造方法
WO2010079574A1 (ja) * 2009-01-09 2010-07-15 パナソニック株式会社 Ｍｅｍｓデバイス
JP2013175726A (ja) * 2012-02-23 2013-09-05 Efficient Power Conversion Corp ゲートスペーサを備えたエンハンスメントモードＧａＮＨＥＭＴデバイス、及びその製造方法
JP2014029908A (ja) * 2012-07-31 2014-02-13 Toyota Central R&D Labs Inc 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US9580304B2 (en) 2017-02-28
JP6931208B2 (ja) 2021-09-01
CN107533974A (zh) 2018-01-02
US10026817B2 (en) 2018-07-17
US20170133472A1 (en) 2017-05-11
US20160325987A1 (en) 2016-11-10
WO2016179596A1 (en) 2016-11-10
CN107533974B (zh) 2022-03-18

Similar Documents

Publication Publication Date Title
JP2018515926A (ja) 低応力低水素ｌｐｃｖｄシリコン窒化物
TWI697100B (zh) 將記憶電晶體納入高ｋ金屬閘極互補式金屬氧化物半導體之製造流程的整合
CN105304556B (zh) 接触结构及其形成方法
US10199494B2 (en) Laterally diffused metal-oxide-semiconductor devices and fabrication methods thereof
US10461169B2 (en) Semiconductor device structure and method for forming the same
US10553719B2 (en) Semiconductor devices and fabrication method thereof
US20160204218A1 (en) Semiconductor structure comprising an aluminum gate electrode portion and method for the formation thereof
TWI751431B (zh) 具有低閃爍雜訊的半導體裝置及其形成方法
US9966466B2 (en) Semiconductor-on-insulator wafer, semiconductor structure including a transistor, and methods for the formation and operation thereof
CN108122742A (zh) 半导体装置结构的制造方法
CN111370306A (zh) 晶体管的制作方法及全包围栅极器件结构
JP2009055027A (ja) Ｍｏｓトランジスタの製造方法、および、これにより製造されたｍｏｓトランジスタ
TW201330253A (zh) 具有改進的矽化物厚度均勻性之金屬氧化物半導體場效電晶體積體電路及其製造方法
JP2008016522A (ja) 半導体装置の製造方法および半導体装置
JP2007165532A (ja) 半導体装置の製造方法
CN105719971B (zh) 半导体器件的形成方法
KR20090071605A (ko) 반도체 장치의 제조 방법 및 반도체 장치
US9318338B2 (en) Method for fabricating semiconductor device
CN111952247B (en) Semiconductor device and preparation method thereof
KR20100108419A (ko) 박막 및 그 박막을 이용한 반도체 장치의 제조 방법
JP2008192683A (ja) 半導体装置及びその製造方法
TW200905747A (en) Thin film and method for manufacturing semiconductor device using the thin film
JP6110686B2 (ja) 半導体装置の製造方法
CN103515235A (zh) 一种金属栅半导体器件的制造方法
TW565876B (en) Method for fabricating recessed source/drain junction of a semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20171107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190430

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190430

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200708

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201007

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210107

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210802

R150 Certificate of patent or registration of utility model

Ref document number: 6931208

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150