CN103515235A - 一种金属栅半导体器件的制造方法 - Google Patents

一种金属栅半导体器件的制造方法 Download PDF

Info

Publication number
CN103515235A
CN103515235A CN201210211787.7A CN201210211787A CN103515235A CN 103515235 A CN103515235 A CN 103515235A CN 201210211787 A CN201210211787 A CN 201210211787A CN 103515235 A CN103515235 A CN 103515235A
Authority
CN
China
Prior art keywords
layer
hard mask
mask layer
substrate
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210211787.7A
Other languages
English (en)
Inventor
平延磊
鲍宇
肖海波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210211787.7A priority Critical patent/CN103515235A/zh
Publication of CN103515235A publication Critical patent/CN103515235A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al

Abstract

一种金属栅半导体器件的制造方法，包括步骤：提供半导体衬底；在所述衬底上形成栅堆栈层，包括依次层叠的界面层、介电层、覆盖层、牺牲栅材料层、硬掩膜层；蚀刻所述栅堆栈层以在所述衬底上形成虚设栅极结构；在所述衬底中形成源漏极；蚀刻所述虚设栅极结构的所述硬掩膜层和所述牺牲栅材料层以形成沟槽；填充所述沟槽形成金属栅极。其可以解决金属栅半导体器件的制造的金属栅替代（RMG）步骤中所使用的CMP方法不易控制而无法得到理想厚度/高度的金属栅极的问题。使用本发明方法所制造的半导体器件可获得统一的金属栅极高度，改善金属栅极的填充效果，避免源/漏极暴露并能改善半导体的电学性能。

Description

一种金属栅半导体器件的制造方法
技术领域
本发明是涉及一种半导体制造技术领域，更确切的说，本发明涉及一种金属栅半导体器件的制造方法。
背景技术
在制造金属栅半导体的过程中经常会使用到化学机械抛光平坦化（CMP）的方法。举例来说，在制造金属栅半导体的金属栅替代（RMG）步骤中包括的两个子步骤，即虚设栅极打开以暴露牺牲栅材料层的抛光步骤和金属栅极形成之后的抛光步骤中都会使用到CMP的方法。
在现有技术中由于在金属栅替代（RMG）的步骤中不能对CMP方法很好地控制以致该步骤之后得到的栅极和侧壁（充当金属栅填充的模具）的高度难以控制。而该缺陷会导致：半导体栅极的高度各异，金属栅极填充的效果不好，源/漏极暴露等，并由此会使得半导体的电学性能降低。
而在目前的半导体制造工艺中没有方法来克服上述问题。
发明内容
鉴于以上问题，本发明提供一种金属栅半导体器件的制造方法，发明包括以下步骤：
a)提供半导体衬底；
b)在所述衬底上形成栅堆栈层，包括依次层叠的界面层、介电层、覆盖层、牺牲栅材料层、硬掩膜层；
c)蚀刻所述栅堆栈层以在所述衬底上形成虚设栅极结构；
d)在所述衬底中形成源漏极；
e)蚀刻所述虚设栅极结构的所述硬掩膜层和所述牺牲栅材料层以形成沟槽；
f)填充所述沟槽形成金属栅极。
进一步的，述硬掩膜层具有2-50nm的厚度。
进一步的，所述硬掩膜层是SiN层。
进一步的，所述硬掩膜层是BN层。
进一步的，所述硬掩膜层的形成方法是PVD、ALD或CVD。
进一步的，蚀刻SiN硬掩膜层的条件包括：使用F2，所述F2的流量为100-2000sccm；压力为0.3-1mtorr;功率为50-1500w。
进一步的，蚀刻BN硬掩膜层的条件包括：使用流量为100-2000sccm的Cl2；压力为0.3-1mtorr;功率为50-1500w。
进一步的，还包括在步骤d)之后，在所述虚设栅极结构和所述衬底上形成层间介电层以及平坦化所述层间介电层以露出所述硬掩膜层的步骤。
进一步的，其中步骤f）还包括在所述填充沟槽之后的平坦化步骤。
进一步的，还包括在步骤d）之后，在所述衬底和所述虚设栅极结构上形成应力记忆层，执行热退火以及去除所述应力记忆层的步骤。
进一步的，还包括在所述形成层间介电层之前，在所述虚设栅极结构和所述衬底上形成蚀刻停止层的步骤。
进一步的，所述牺牲栅材料层是多晶硅层。
进一步的，所述金属栅材料是铝。
进一步的，执行化学机械抛光工艺来实现所述平坦化。
本发明可以解决金属栅半导体器件的制造的金属栅替代（RMG）步骤中所使用的CMP方法不易控制而无法得到理想厚度/高度的金属栅极的问题。使用本发明方法所制造的半导体器件可获得统一的金属栅极高度，改善金属栅极的填充效果，避免源/漏极暴露并能改善半导体的电学性能。
附图说明
图1A-1I是本发明各个工艺步骤的器件剖面图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的金属栅半导体器件的制造方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合接下来，将结合附图更加完整地描述本发明。
首先，如图1A所示，提供一衬底200。所述衬底可以为以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）以及绝缘体上锗化硅（SiGeOI）等。在所述衬底中可以形成有掺杂区域和/或隔离结构，所述隔离结构为浅沟槽隔离（STI）结构或者局部氧化硅（LOCOS）隔离结构。在本发明的实施例中，所述衬底可以为Si衬底。
然后在其上形成SiO2界面层201，所述界面层是通过快速热氧化工艺（RTO）或原子层沉积工艺（ALD）来形成的。
然后在所述SiO2界面层上形成栅极介电层202，可以选用高K材料来形成所述栅极介电层，例如用在Hf02中引入Si、Al、N、La、Ta等元素并优化各元素的比率来得到的高K材料等。所述形成栅极介电层的方法可以是物理气相沉积工艺或原子层沉积工艺。在本发明的实施例中，在所述SiO2界面层上形成HfAION栅极介电层，其厚度为15到60埃。
之后，在栅极介电层202上形成覆盖层203,可以是TiN覆盖层。
之后，在覆盖层203上形成牺牲栅材料层204，其可以用多晶硅材料来形成所述牺牲栅材料层。在本发明的一个实施例中，使用低压化学气相淀积(LPCVD)工艺来形成多晶硅的牺牲栅材料层，其的工艺条件包括：反应气体为硅烷(SiH4)，所述硅烷的流量范围为100～200立方厘米/分钟(sccm)，如150sccm；反应腔内温度范围为700～750摄氏度；反应腔内压力为250～350毫毫米汞柱(mTorr)，如300mTorr；所述反应气体中还包括缓冲气体，所述缓冲气体可为氦气(He)或氮气，所述氦气和氮气的流量范围为5～20升/分钟(slm)，如8slm、10slm或15slm。
然后，在所述牺牲栅材料层204上形成硬掩膜层205，其具有2-50nm的厚度。所述硬掩膜层的形成方法可以是PVD、ALD、或CVD，可以使用SiN或BN来形成硬掩膜层。在一个实施例中，利用化学气相沉积方法在低温下形成SiN的硬掩膜层,然后再对所形成的SiN的硬掩膜层进行等离子体处理。
然后，如图1B所示，进行形成栅极的步骤。可以使用光刻工艺对以上步骤所依次形成的SiO2界面层201，栅极介电层202.覆盖层203和牺牲栅材料层204、硬掩膜层205进行图案化处理以形成栅极的结构。所述栅极具有堆栈结构，其上保留以上步骤所形成的硬掩膜层205.
然后，如图1C所示，进行形成偏移侧墙（offset spacer）211的步骤。偏移侧墙的材料可以是氮化硅，氧化硅或者氮氧化硅等绝缘材料。偏移侧墙可以提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。形成偏移侧墙的工艺可以是化学气相沉积。在一个实施例中所形成的偏移侧墙的厚度可以小到80埃。
接着，形成轻掺杂源极/漏极(LDD)于栅极结构任一侧的衬底中。所述形成LDD的方法可以是离子注入工艺或扩散工艺。所述LDD注入的离子类型根据将要形成的半导体器件的电性决定，即形成的器件为NMOS器件，则LDD注入工艺中掺入的杂质离子为磷、砷、锑、铋中的一种或组合；若形成的器件为PMOS器件，则注入的杂质离子为硼。根据所需的杂质离子的浓度，离子注入工艺可以一步或多步完成。
然后，在衬底200和上述步骤所形成的偏移侧墙上形成间隙壁（Spacer）212，可以使用氮化硅、碳化硅、氮氧化硅或其组合的材料。可以在衬底上沉积第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成间隙壁，所述间隙壁可以具有10-30NM的厚度。
然后在衬底中以离子注入工艺在栅极周围的半导体衬底中形成源漏极，其中在PMOS的源漏极所形成的可以是SiGe源/漏极。还可以包括退火步骤、形成袋形注入区等步骤。
然后在器件表面形成金属硅化物（SAB）阻挡层，可以使用TEOS与氧气形成氧化膜作为SAB膜，然后通过光刻和干刻在源漏极区域形成SAB区。然后在所述阻挡层上沉积硅化物金属如NiPt，并进行退火的步骤以便在源漏区上形成金属硅化物。
然后，可以在NMOS部分进行沉积覆盖其衬底和栅极的应力记忆层的步骤，该应力记忆层的材料可以是SiN，然后进行热退火的步骤，使得应力记忆层所引发的应力被记忆至NMOS半导体中，其受到的是沿着沟道方向的拉伸应力，可以使得沟道区域的分子排列更加疏松，从而提高电子的迁移率。
而在以上步骤所形成的PMOS源漏极的SiGe使其获得沿着沟道方向的压缩应力，该应力可以使沟道区域内的分子排布更加紧密，有助于提高空穴的迁移率。
然后，参照图1D,在表面沉积蚀刻停止层221。蚀刻停止层可用SiCN、SiN、SiC、SiOF、SiON等形成.然后进行沉积层间介电层（ILD）220于栅极结构上。可以采用化学气相沉积法、高密度等离子体化学气相沉积法、旋转涂布法、溅镀等方法形成。所述层间介电层可以采用氧化硅、氮氧化硅、氮化硅等材料。
然后，参照图1E，对层间介电层220和以上步骤所沉积的蚀刻停止层221进行平坦化处理，所述平坦化停止于硬掩膜层205。所述平坦化处理的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。
然后，参照图1F，进行去除PMOS虚设栅极的硬掩膜层205和牺牲栅材料层204以形成沟槽300的步骤。所述去除的方法可以是光刻或蚀刻刻的方法。
在所形成的硬掩膜层是SiN层的实施例中，对该SiN硬掩膜层的蚀刻条件包括：使用流量为100-2000sccm的F2；压力为0.3-1mtorr;功率为50-1500w。
在另外所形成的硬掩膜层是BN层的实施例中，对该BN硬掩膜层的蚀刻条件包括：使用流量为100-2000sccm的Cl2；压力为0.3-1mtorr;功率为50-1500w。
然后，参照图1G,进行形成PMOS金属栅极的步骤，可以使用沉积的方法，包括化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)。所沉积的金属栅极包括多个堆栈的薄膜，可以是依次沉积的功函数金属层，阻挡层和导电层。优选地，所述功函数金属层的厚度在10-200埃之间。所述导电层可以是铝层，也可以是铜或钨层。在本发明的一个实施例中使用Al形成所述导电层，可以用CVD或PVD的方法进行沉积。在该导电层形成之后，在300-500摄氏度温度下进行退火。其在含氮环境中反应的时间为10-60分钟。最后使用CMP对导电层进行平坦化，以除去沟槽300以外的导电层而形成PMOS金属栅极301。
然后，参照图1H，进行去除NMOS虚设栅极的硬掩膜层205和牺牲栅材料层204以形成沟槽400的步骤。所述去除的方法可以是光刻或蚀刻刻的方法。
在所形成的硬掩膜层是SiN层的实施例中，对该SiN硬掩膜层的蚀刻条件包括：使用流量为100-2000sccm的F2；压力为0.3-1mtorr;功率为50-1500w。
在另外所形成的硬掩膜层是BN层的实施例中，对该BN硬掩膜层的蚀刻条件包括：使用流量为100-2000sccm的Cl2；压力为0.3-1mtorr;功率为50-1500w。
然后，参照图1I，进行形成NMOS金属栅极401的步骤，可以使用与形成PMOS金属栅极相同或相似的方法来形成NMOS金属栅极。
通过进行以上的步骤，栅极和侧壁的高度容易控制并可获得具有统一高度的金属栅极。所述方法可以应用于Gate-last和Gate-first工艺中。
然后进行后续工艺以完成半导体元件的制造。
为了说明和描述的目的，给出了本发明各个方面的以上描述。其并不旨在穷尽列举或将本发明限制为所公开的精确形式，且明显地，可以进行多种修改和变化。本发明旨在将对本领域技术人员是显而易见的这些修改和变化包括在由所附权利要求限定的本发明的范围内。

Claims (14)

1.一种金属栅半导体器件的制造方法，包括步骤：
a)提供半导体衬底；
b)在所述衬底上形成栅堆栈层，包括依次层叠的界面层、介电层、覆盖层、牺牲栅材料层、硬掩膜层；
c)蚀刻所述栅堆栈层以在所述衬底上形成虚设栅极结构；
d)在所述衬底中形成源漏极；
e)蚀刻所述虚设栅极结构的所述硬掩膜层和所述牺牲栅材料层以形成沟槽；
f)填充所述沟槽形成金属栅极。
2.根据权利要求1所述的方法，其中所述硬掩膜层具有2-50nm的厚度。
3.根据权利要求1所述的方法，其中所述硬掩膜层是SiN层。
4.根据权利要求1所述的方法，其中所述硬掩膜层是BN层。
5.根据权利要求1所述的方法，其中所述硬掩膜层的形成方法是PVD、ALD或CVD。
6.根据权利要求3所述的方法，其中蚀刻SiN硬掩膜层的条件包括：使用F2，所述F2的流量为100-2000sccm；压力为0.3-1mtorr;功率为50-1500w。
7.根据权利要求4所述的方法，其中蚀刻BN硬掩膜层的条件包括：使用流量为100-2000sccm的Cl2；压力为0.3-1mtorr;功率为50-1500w。
8.根据权利要求1所述的方法，还包括在步骤d)之后，在所述虚设栅极结构和所述衬底上形成层间介电层以及平坦化所述层间介电层以露出所述硬掩膜层的步骤。
9.根据权利要求1所述的方法，其中步骤f）还包括在所述填充沟槽之后的平坦化步骤。
10.根据权利要求1所述的方法，其中还包括在步骤d）之后，在所述衬底和所述虚设栅极结构上形成应力记忆层，执行热退火以及去除所述应力记忆层的步骤。
11.根据权利要求8所述的方法，还包括在所述形成层间介电层之前，在所述虚设栅极结构和所述衬底上形成蚀刻停止层的步骤。
12.根据权利要求1所述的方法，其中所述牺牲栅材料层是多晶硅层。
13.根据权利要求1所述的方法，其中所述金属栅材料是铝。
14.根据权利要求8或9所述的方法，执行化学机械抛光工艺来实现所述平坦化。
CN201210211787.7A 2012-06-25 2012-06-25 一种金属栅半导体器件的制造方法 Pending CN103515235A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210211787.7A CN103515235A (zh) 2012-06-25 2012-06-25 一种金属栅半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210211787.7A CN103515235A (zh) 2012-06-25 2012-06-25 一种金属栅半导体器件的制造方法

Publications (1)

Publication Number Publication Date
CN103515235A true CN103515235A (zh) 2014-01-15

Family

ID=49897758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210211787.7A Pending CN103515235A (zh) 2012-06-25 2012-06-25 一种金属栅半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN103515235A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107787519A (zh) * 2015-05-27 2018-03-09 高通股份有限公司 用于在金属栅极上选择性地形成氮化物帽体的方法和设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1296639A (zh) * 1998-09-28 2001-05-23 皇家菲利浦电子有限公司 具有场效应晶体管的半导体器件的制造方法
CN1846313A (zh) * 2003-09-09 2006-10-11 国际商业机器公司 用于高性能器件的金属替换栅极的结构和方法
US20110001194A1 (en) * 2007-01-23 2011-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid Process for Forming Metal Gates
CN102074507A (zh) * 2009-11-11 2011-05-25 台湾积体电路制造股份有限公司 集成电路及其制作方法
US20110156158A1 (en) * 2009-04-20 2011-06-30 International Business Machines Corporation High-k metal gate cmos

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1296639A (zh) * 1998-09-28 2001-05-23 皇家菲利浦电子有限公司 具有场效应晶体管的半导体器件的制造方法
CN1846313A (zh) * 2003-09-09 2006-10-11 国际商业机器公司 用于高性能器件的金属替换栅极的结构和方法
US20110001194A1 (en) * 2007-01-23 2011-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid Process for Forming Metal Gates
US20110156158A1 (en) * 2009-04-20 2011-06-30 International Business Machines Corporation High-k metal gate cmos
CN102074507A (zh) * 2009-11-11 2011-05-25 台湾积体电路制造股份有限公司 集成电路及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107787519A (zh) * 2015-05-27 2018-03-09 高通股份有限公司 用于在金属栅极上选择性地形成氮化物帽体的方法和设备

Similar Documents

Publication Publication Date Title
KR101027107B1 (ko) 완전 변환된 반도체 금속 합금에 의한 금속 게이트ｍｏｓｆｅｔ
US7517766B2 (en) Method of removing a spacer, method of manufacturing a metal-oxide-semiconductor transistor device, and metal-oxide-semiconductor transistor device
US9614050B2 (en) Method for manufacturing semiconductor devices
US20150084132A1 (en) Silicon Nitride Layer Deposited at Low Temperature to Prevent Gate Dielectric Regrowth High-K Metal Gate Field Effect Transistors
WO2011066747A1 (zh) 半导体器件及其形成方法
US10068983B2 (en) High-K metal gate
CN103579111B (zh) 一种金属栅半导体器件的制造方法
CN103545186B (zh) 一种制造金属栅半导体器件的方法
TW201218379A (en) Strained structure of a p-type field effect transistor
WO2013166631A1 (zh) 半导体器件制造方法
US20080153241A1 (en) Method for forming fully silicided gates
CN103545185B (zh) 一种采用伪栅极制造半导体器件的方法
WO2012065378A1 (zh) 一种半导体器件及其形成方法
CN103578946B (zh) 一种半导体器件的形成方法
CN103456614A (zh) 一种采用高k金属栅的半导体器件的制造方法
WO2012135986A1 (zh) 一种制作晶体管和半导体器件的方法
CN103515235A (zh) 一种金属栅半导体器件的制造方法
CN103943492A (zh) 一种半导体器件及其制备方法
CN103094217B (zh) 晶体管制作方法
CN104051245B (zh) 一种半导体器件的制备方法
CN103545181B (zh) 一种采用虚设栅极制造半导体器件的方法
WO2013159455A1 (zh) 半导体结构及其制造方法
TWI782402B (zh) 半導體裝置及其製造方法
TWI255553B (en) Silicon on partial insulator MOSFET and method for manufacturing the same
CN107240573B (zh) 一种半导体器件及其制作方法和电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140115

RJ01 Rejection of invention patent application after publication