JPH0439934A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0439934A
JPH0439934A JP2148185A JP14818590A JPH0439934A JP H0439934 A JPH0439934 A JP H0439934A JP 2148185 A JP2148185 A JP 2148185A JP 14818590 A JP14818590 A JP 14818590A JP H0439934 A JPH0439934 A JP H0439934A
Authority
JP
Japan
Prior art keywords
film
insulating film
semiconductor device
protective insulating
silicon oxynitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2148185A
Other languages
English (en)
Other versions
JP2814009B2 (ja
Inventor
Shigeru Harada
繁 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2148185A priority Critical patent/JP2814009B2/ja
Priority to KR1019910005741A priority patent/KR940008373B1/ko
Priority to US07/704,422 priority patent/US5260600A/en
Priority to DE4118165A priority patent/DE4118165C2/de
Publication of JPH0439934A publication Critical patent/JPH0439934A/ja
Priority to US08/065,305 priority patent/US5362686A/en
Application granted granted Critical
Publication of JP2814009B2 publication Critical patent/JP2814009B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、一般に半導体装置に関するものであり、よ
り特定的には、素子が水分、応力等の外部環境により変
化を起さないようにするために素子表面部に保護絶縁膜
が被覆されてなる半導体装置に関するものである。この
発明は、さらにそのような半導体装置の製造方法に関す
るものである。
［従来の技術］ 半導体装置は、通常、半導体基板上に素子が形成された
後、素子が水分、応力等の外部環境により変化を起さな
いようにするために、素子表面部に保護絶縁膜が被覆さ
れ、さらに、モールド樹脂パッケージやセラミックパッ
ケージに収められる。
第１０図は、従来のモールド樹脂封止型パッケージの半
導体装置の断面図である。第１１図は、第１０図におけ
るＡ部分の拡大図である。
第１０図を参照して、チップ２１がダイパッド部２３ａ
の上に載置されている。チップ２１には、素子が形成さ
れている。チップ２１の電極とリード部２３ｂは、ボン
ディングワイヤ２４によって電気的に接続されている。
ダイパッド部２３ａとリード部２３ｂとを合せて、リー
ドフレーム２３と呼ばれている。チップ２１の上には、
保護絶縁膜５が形成されている。チップ２１は、モール
ド樹脂封止材２５によって封止されている。
第１１図を参照して、上述のチップの構造をさらに詳細
に説明する。ここでは、ＤＲＡＭ　（Ｄ７ｎｓｍｉｃ　
Ｒａｎｄａａ＋　Ａｃｃｅｓｓ　Ｍｅｍｏｒ７）デバイ
スを例にとり、説明する。シリコン半導体基板１の表面
に、ＤＲＡＭ素子２（スタックセル）が形成されている
。
ＤＲＡＭ素子２上には、第１の絶縁膜３が堆積されてい
る。第１の絶縁膜３の上には、第１の配線４が形成され
ている。第１の配線４を覆うように、保護絶縁膜５が堆
積されている。保護絶縁膜５には、ポンディングパッド
部６を露出させるための開口部５ａが設けられている。
ポンディングパッド部６には、外部リード２３ｂと第１
の配線４を接続するためのボンディングワイヤ２４が接
続されている。
次に一第１１図に示すＤＲＡＭデバイスの製造方法を、
第１２Ａ図〜第１２Ｆ図を参照しながら、説明する。
なお、配線構造としては、多結晶シリコン配線、高融点
金属シリサイド配線、高融点金属配線、アルミニウム配
線などからなる多層配線構造が一般的であるが、ここで
は、話を簡単にするために、配線構造は単層とし、第１
１図における第１の配線４がアルミ配線である場合につ
いて説明する。
第１２Ａ図を参照して、シリコン半導体基板１の表面に
素子分離用酸化膜３０１、トランスファゲート電極３０
２、不純物拡散層３０３、ワード線３０４、記憶ノード
３０５、キャパシタ絶縁膜３０６およびセルプレート３
０７から構成されたＤＲＡＭ素子（スタックセル）２を
形成する。
次に、第１２Ｂ図を参照して、ＤＲＡＭ素子２の形成さ
れたシリコン半導体基板１の上に第１の絶縁膜３を堆積
する。その後、第１の絶縁膜３中に、写真製版とエツチ
ング法を用いて、所望の部分にコンタクタ孔３０８を形
成する。次に、ビット線として、第１の配線４であるア
ルミ配線を形成する。アルミ配線４は、ポンディングパ
ッド部６を含む。
第１２Ｃ図を参照して、第１の配線４を覆うように、シ
リコン半導体基板１の上に、たとえば、シラン（Ｓ　ｉ
　Ｈ４）と亜酸化窒素（Ｎ２０）ガスを用い、３００〜
４５０℃の膜堆積温度で、熱やプラズマを用いた化学気
相成長法（ＣＶＤ法）により、保護絶縁膜５であるシリ
コン酸化膜を堆積する。
第１２Ｄ図を参照して、写真製版およびエツチング法を
用いて、保護絶縁膜５中に、ワイヤボンディングを行な
うためのポンディングパッド部６を露出させるための開
口部５ａを形成する。
第１０図および第１２Ｅ図を参照して、素子の形成され
た半導体基板１をダイシングにより、半導体チップ２１
として切出す。その後、半導体チップ２１を、リードフ
レーム２３のダイパッド２３ａに半田や導電性樹脂を用
いて接着する。次に、ポンディングパッド部６とリード
フレームのリード部２３ｂを、ボンディングワイヤ２４
で接続する。
第１２Ｆ図を参照して、最後に、モールド樹脂封止材２
５により、全体をパッケージする。
なお、保護絶縁膜としては、上述のシリコン酸化膜以外
に、シランと窒素やアンモニアを用いてＣＶＤ法で形成
したシリコン窒化膜、シランと窒素やアンモニア、亜酸
化窒素を用いてＣＶＤ法で形成したシリコン酸窒化膜お
よびこれらの積層構造物なども用いられる。
［発明が解決しようとする課題］ 従来のモールド樹脂封止型パッケージ半導体装置は以上
のように構成されており、以下に述べる問題点があった
。
半導体装置の高機能化に伴い、第１３図を参照して、半
導体チップ２１の面積はますます大きくなる傾向にある
。このような大面積半導体チップをパッケージする場合
、図示のごとく、モールド樹脂２５の収縮応力２６が問
題を引き起こすようになる。すなわち、モールド樹脂２
５の収縮応力２６が半導体チップ２１の表面に加わるこ
とにより、第１４図（第１３図におけるＡ部拡大図）に
示すように、第１の配線４（アルミ配線）の機械的変形
（アルミ配線のスライド現象）が起り、これに伴って、
保護絶縁膜５にクラック８が発生する。保護絶縁膜５に
このようなりラック８が発生すると、外部からモールド
樹脂２５を通って進入してくる水分９が第１の配線４に
まで達し、第１の配線４を腐食させる。このような腐食
部分１０は、半導体装置の耐湿性等の信頼性レベルを低
下させ、問題であった。
このような問題点を解決する方法として、第１の配線４
の段差部の機械的強度をモールド樹脂２５の収縮応力２
６に耐え得るまで大きくすることが考えられる。しかし
ながら従来の手段を用いて堆積したシラン型シリコン酸
化膜では、たとえば、ｒ　Ｓ　ｉ　Ｈ４＋　Ｎ２０系プ
ラズマＣＶＤシリコン酸化膜」などの場合、気相中での
膜堆積反応が主であるので、第１５Ａ図に示すように、
第１の配線４の段差部３１でのステップカバレッジが良
くない。それゆえに、第１５Ｂ図に示すように、保護絶
縁膜３２の堆積する膜厚を厚くしても、ステップカバレ
ッジが良くないため、第１の配線４の段差部３３の膜厚
を厚くすることができない。したがって、この方法は、
上述の問題点の解決策として用いることはできなかった
。
なお、これは、保護絶縁膜として、シランを用いて堆積
したシリコン窒化膜、シリコン酸窒化膜等の他の絶縁膜
でも同じであった。
また、最近、ステップカバレッジに優れた膜として、テ
トラエトキシシラン（ＴＥＯＳ）と酸素を用いたプラズ
マＣＶＤ・シリコン酸化膜も報告されているが、得られ
る膜がシリコン酸化膜であるため、従来、保護絶縁膜と
して用いられているシリコン窒化膜やシリコン酸窒化膜
はど膜が緻密ではない。そのため、外部から進入してく
る水分に対するバリア性や、モールド樹脂の収縮応力に
耐え得ない。したがって、膜の機械的強度という点で不
十分であった。
この発明は、上記のような問題点を解決するためになさ
れたもので、モールド樹脂の収縮応力に耐え得るように
改良され、かつ、耐湿性等の信頼性レベルを向上させた
半導体装置およびその製造方法を提供することにある。
［課題を解決するための手段］ 上記目的を達成するために、この発明に従う半導体装置
は、素子が水分、応力等の外部環境により変化を起さな
いようにするために素子表面部に保護絶縁膜が被覆され
てなるものである。当該半導体装置は、上記素子が形成
された半導体基板と、当該半導体装置の最上層部に設け
られ、上記素子と電気的接続される配線パターンと、上
記配線パターンを被覆するように上記半導体基板の上に
堆積されたシリコン酸窒化膜と、を備えている。上記シ
リコン酸窒化膜は、有機シランと窒化性ガスを含むガス
を用い、プラズマを利用した化学気相成長法で堆積され
ている。
この発明に用いられる窒化性ガスには、窒素やアンモニ
ア等が用いられる。
この発明の他の局面に従う方法は、素子が水分、応力等
の外部環境により変化を起さないようにするために、素
子表面部に保護絶縁膜が被覆されてなる半導体装置の製
造方法に係るものである。そして、上記保護絶縁膜を有
機シランと窒化性ガスを含む混合ガスを用い、プラズマ
を利用した化学気相成長法で堆積することを特徴とする
。
［作用］ この発明に係る半導体装置によれば、保護絶縁膜を、有
機シランと窒化性ガスを含むガスを用い、プラズマを利
用した化学気相成長法で堆積したシリコン酸窒化膜によ
って構成している。このシリコン酸窒化膜は、有機シラ
ンを用いた膜形成プロセスの特徴であるが、基板表面で
の膜堆積反応が主であるため、ステップカバレッジに優
れている。
そのため、第１図を参照して、第１の配線４上に堆積し
た場合、段差部において、保護絶縁膜１゜０の膜厚が薄
くならない。その結果、保護絶縁膜１００の機械的強度
を、モールド樹脂の収縮応力に耐え得るまで大きくする
ことができる。それゆえに、第１の配線４の機械的変形
や、これに伴う、保護絶縁膜１００のクラックの発生を
防止できる。
また、この保護絶縁膜は、シリコン酸窒化膜であるので
、シリコン酸化膜に比べ、膜が緻密であり、外部から進
入してくる水分に対するバリア性も高い。したがって、
耐湿性等の信頼性レベルに優れた半導体装置を与える。
この発明の他の局面に従う半導体装置の製造方法によれ
ば、保護絶縁膜を、有機シランと窒化性ガスを含む混合
ガスを用い、プラズマを利用する化学気相成長法で堆積
する。この方法は、有機シランを用いる膜形成プロセス
の特徴であるが、基板表面での膜堆積反応が主であるた
め、ステップカバレッジに優れる。そのため、第２ＣＩ
ＩＵを参照して、第１の配線４上に堆積した場合、段差
部において、保護絶縁膜１００の膜厚が薄くならない。
その結果、保護絶縁膜１００の機械的強度をモールド樹
脂の収縮応力に耐え得るまで太き（することができる。
また、この方法によって形成される保護絶縁膜はシリコ
ン酸窒化膜であるので、シリコン酸化膜に比べ、膜が緻
密であり、外部から進入してくる水分に対するバリア性
も高くなる。そのため、耐湿性等の信頼性レベルに優れ
た半導体装置を与える。
［実施例］ 以下、この発明の一実施例を図について説明する。第１
図は、この発明の一実施例に係る半導体装置の断面図で
ある。
シリコン半導体基板１の表面に、ＤＲＡＭ素子２（スタ
ックセル）が形成されている。ＤＲＡＭ素子２を覆うよ
うに、第１の絶縁膜３が形成されている。第１の絶縁膜
３の上には、第１の配線４のパターンが形成されている
。第１の配線４のパターンは、ポンディングパッド部６
を含む。第１の配線４のパターンを覆うように、保護絶
縁膜１００が形成されている。保護絶縁膜１００は、有
機シランと窒化性ガスを含むガスを用い、プラズマを利
用した化学気相成長法で堆積されたシリコン酸窒化膜で
ある。このシリコン酸窒化膜は、有機シランを用いた膜
形成プロセスの特徴であるが、基板表面での膜堆積反応
が主であるため、ステップカバレッジに優れている。そ
のため、第１図を参照して、第１の配線４上に堆積した
場合、段差部において、第１５Ａ図および第１５Ｂ図の
ように、保護絶縁膜の膜厚が薄くならない。
保護絶縁膜１００にはポンディングパッド部６を露出さ
せるための開口部１００ａが設けられている。ポンディ
ングパッド部６には、リードフレームのリード部を接続
するためのボンディングワイヤ２４が接続されている。
半導体装置全体は、モールド樹脂封止材２５によって、
モールドパッケージされている。
上述のように構成される保護絶縁膜１００は、ステップ
カバレッジが優れているため、第１図を参照して、第１
の配線４上に堆積した場合、段差部において、第１５Ａ
図および第１５Ｂ図のように、保護絶縁膜の膜厚が薄く
ならない。その結果、保護絶縁膜１００の機械的強度を
、モールド樹脂封止材２５の収縮応力に耐え得るまで大
きくすることができる。その結果、第１の配線４の機械
的変形や、これに伴う、保護絶縁膜１００のクラックの
発生を防止できる。
また、この保護絶縁膜１００は、シリコン酸窒化膜であ
るので、シリコン酸化膜に比べ、膜が緻密であり、外部
から進入してくる水分に対するバリア性も高い。それゆ
えに、耐湿性等の信頼性レベルに優れた半導体装置が得
られる。
次に、第１図に示す半導体装置の製造方法を、第２Ａ図
〜第２Ｆ図を参照しながら説明する。
第２Ａ図を参照して、シリコン半導体基板１の表面に、
素子分離用酸化膜３０１、トランスファゲート電極３０
２、不純物拡散層３０３、ワード線３０４、記憶ノード
３０５、キャパシタ絶縁膜３０６、セルプレート３０７
から構成されるＤＲＡＭ素子２（スタックセル）を形成
する。
第２Ｂ図を参照して、ＤＲＡＭ素子２を含むシリコン半
導体基板１の表面全面に、第１の絶縁膜３を堆積する。
続いて、写真製版およびエツチング法を用いて、第１の
絶縁膜３の所望の部分にコンタクタ孔３０８を開口する
。次に、ビット線として、アルミ配線である第１の配線
４を形成する。
第１の配線４は、ポンディングパッド部６を含む。
第２Ｃ図を参照して、有機シランの一種であるテトラエ
トキシシラン（ＴＥ０１）と窒化性ガスであるアンモニ
アや窒素ガスを用い、プラズマを利用した化学気相成長
法で、シリコン酸窒化膜１００を第１の配線４を覆うよ
うに堆積する。以下、このシリコン酸窒化膜１００をｒ
ＴＥＯ８＋ＮＨ３＋Ｎ２系プラズマＣＶＤシリコン酸窒
化膜」という。
この「ＴＥＯ８十ＮＨ３＋Ｎ２系プラズｖｃＶＤシリコ
ン酸窒化膜」は、有機シランを用いた他の原形酸プロセ
スと同様に、基板表面での膜堆積反応の割合が多いため
、シラン（ＳｉＨ４）を用いたプロセスに比ベステップ
カバレッジ性に優れるという特徴をもつ。
さらに、こうして得られたシリコン酸窒化膜は、「ＴＥ
Ｏ８＋０２系プラズマＣＶＤシリコン酸化膜」に比べ緻
密であるので、水分等に対するバリア性も高く、配線上
に堆積する保護絶縁膜としては有用である。
第２Ｄ図を参照して、写真製版やエツチング法を用いて
、保護絶縁膜１００、ポンディングパッド部６を露出さ
せるための開口部１００ａを形成する。
第２Ｅ図および第１０図を参照して、素子の形成された
シリコン半導体基板１をダイシングにより半導体チップ
２１として切出した後、リードフレーム２３のダイパッ
ド２３ａに半田や、導電性の接着剤を用いて接着する。
次に、ポンディングパッド部６とリードフレームのリー
ド部２３ｂをボンディングワイヤ２４で接続する。
最後に、第２Ｆ図を参照して、モールド樹脂２５により
、全体をパッケージする。
第３図は、保護絶縁膜であるシリコン酸窒化膜を堆積さ
せるための、化学気相成長装置の概念図である。化学気
相成長装置は反応室チャンバ４０１を備えている。反応
室チャンバ４０１はガス分散ヘッド４０２を備えている
。反応室チャンバ４０１内には、半導体基板４０３を載
せるための基板ホルダ４０４が設けられている。基板ホ
ルダ４０４内には、半導体基板４０３を所望の温度に加
熱するためのヒータ４０５が設けられている。ガス分散
ヘッド４０２には、バルブ４０６ａを含むＴＥＯＳガス
供給ライン４０６が接続されている。
ガス分散ヘッド４０２には、また、バルブ４０７ａを含
む窒素ガス供給ライン４０７が接続されている。ガス分
散ヘッド４０２には、また、バルブ４０８ａを含むＮＨ
３ガス供給ライン４０８が接続されている。反応室チャ
ンバ４０１は、真空排気系４０９に接続されている。ガ
ス分散ヘッド４０２と基板ホルダ４０４には、高周波電
源４１０が接続されている。高周波電源４１０のＯＮ１
０ＦＦは、高周波電力ＯＮ１０　Ｆ　Ｆスイッチ４１１
によって行なわれる。
次に、上述の化学気相成長装置を用いて、保護絶縁膜の
堆積を行う手順を説明する。
まず、半導体基板４０３を基板ホルダ４０４の上に置き
、ヒータ４０５により、所望の温度、たとえば、３００
〜４５０℃まで加熱する。
次に、真空排気系４０９を用い、反応室チャンバ４０１
内を所望の真空度、たとえば、１０−’Ｔｏｒｒ程度ま
で排気する。
次に、ｒＴＥＯ３＋ＮＨ３＋Ｎ２系プラズマＣＶＤシリ
コン酸窒化膜」を堆積する場合には、ＴＥＯＳガス供給
ライン４０６のバルブ４０６ａと、窒素ガス供給ライン
４０７のバルブ４０７ａと、ＮＨ３ガス供給ライン４０
８のバルブ４０８ａとを開き、所定流量のガスを流しな
がら、１０〜１００Ｔｏ　ｒ　ｒ程度の圧力下で、高周
波電力０Ｎ１０ＦＦスイツチ４１１をＯＮにして、高周
波電源４１０より高周波電力を供給する。こうして、反
応室チャンバ４０１内に発生するプラズマ４１２中での
反応を利用して、膜を堆積する。
なお、上記実施例では、第１図を参照して保護絶縁膜１
００のすべてを、ｒＴＥＯ８＋ＮＨ３＋Ｎ２系プラズマ
ＣＶＤシリコン酸窒化膜」で形成した場合を示したが、
他の絶縁膜との積層構造であっても良い。
たとえば、第４図に示すように、第１の配線４上に、ｒ
ＴＥＯ８＋ＮＨ３＋Ｎ２系プラズマＣＶＤシリコン酸窒
化膜」を堆積した後、その上にｒＳ　ｉＨ４＋ＮＨ３＋
Ｎ２系プラズマＣｖＤシリコン窒化膜」２０１を堆積す
る。ｊＳｉＨ４＋ＮＨ３＋Ｎ２系プラズマＣＶＤシリコ
ン窒化膜」は、緻密で水分に対するバリア性が高い膜で
ある。それゆえに、ｒＴＥＯｓ＋ＮＨ３＋Ｎ２系プラズ
マＣＶＤシリコン酸窒化膜」の上に「ＳｉＨ４＋ＮＨ３
＋Ｎ２系プラズマＣＶＤシリコン窒化膜」を被覆するこ
とによって、半導体装置の耐湿性レベルをさらに改善す
ることができる。
また、上記のｒＳ　ｉＨ４＋ＮＨ３＋Ｎ２系プラズマＣ
ＶＤシリコン窒化膜」２０１は膜応力が２ＸＩＯ９ｄｙ
ｎ／ｃｍ２　（圧縮性）以上と大キイのが欠点であるが
、これが問題になるような敏感な半導体装置の場合は、
次の改良が加えられる。
すなわち、第５図を参照して、第１の配線４上に、ｒ　
Ｔ　Ｅ　ＯＳ　十Ｎ　Ｈ３＋　Ｎ　２系プラズマＣＶＤ
シリコン酸窒化膜」１００を堆積した後、その上に、ｒ
　Ｓ　ｉ　Ｈａ　＋ＮＨ３＋Ｎ２０系プラズ７ＣＶＤシ
リコン酸窒化膜」２０２を堆積する。あるいは、第６図
に示すように、第１の配線４上に、ｒＴＥＯ３＋ＮＨ３
＋Ｎ２系プラズマＣＶＤシリコン酸窒化膜」１００を堆
積した後、その上に、ｒＳ　ＩＨ４＋ＮＨ３＋Ｎ２系プ
ラズマＣＶＤシリコン窒化膜」２０３を堆積する。この
ように構成すれば、さらに耐湿性レベルに優れた半導体
装置が得られる。
また、ｒＴＥＯ８＋ＮＨ３＋Ｎ２系プラズマＣＶＤシリ
コン酸窒化膜」１００の誘電率は４〜５程度であるが、
これが問題になるような高速動作の半導体装置の場合に
は、次のような改良がされる。すなわち、第７図を参照
して、ｒＴＥＯ８＋ＮＨ３＋Ｎ２系プラズマＣＶＤシリ
コン酸窒化膜」１００の下層に、シリコン酸窒化膜より
も誘電率が３〜４と小さいシリコン酸化膜２０４を形成
する。この場合、ステップカバレッジが良いことが必要
であるので、このシリコン酸化膜２０４は、「ＴＥＯ８
＋０２系プラズマＣＶＤシリコン酸化膜」で形成する。
このように構成すれば、高速動作時に問題になる配線間
容量を主に決めている、配線間の絶縁膜が、誘電率の小
さいｒＴＥＯ８＋０２系プラズマＣＶＤシリコン酸化膜
」となるので、高速動作の半導体装置にも対応できる。
かつ、上層にはｒＴＥＯ３＋ＮＨ３＋Ｎ２系プラズマＣ
ＶＤシリコン酸窒化膜Ｊ１００が被覆されているので、
前述のように、耐湿性等の信頼性レベルにも優れた半導
体装置が得られる。
また、第８図を参照して、半導体チップの表面に加わる
モールド樹脂２５の収縮応力を低減する目的で、ｒ’ｒ
　Ｅ　ＯＳ　＋ＮＨ３＋Ｎ２系プラズマＣＶＤシリコン
酸窒化膜」１００およびｊｓｉＨ４＋ＮＨ３＋Ｎ２系プ
ラズマＣＶＤシリコン窒化膜」２０１が積層されてなる
膜の上に、ポリイミド樹脂やシリコン・ラターポリマ樹
脂等からなるバッファコート膜２１０を組合せても良い
。
さらに、上記実施例では、有機シランの例として、ＴＥ
０１を用いた場合を例示したが、他の有機シラン、たと
えば、テトラメトキシシラン、テトライソプロポキシシ
ラン、ジターシャリブトキシアセトキシシランなどを用
いても、同様の効果を奏する。
また、上記実施例では、配線構造が単層で、かつ第１の
配線がアルミ配線の場合について述べたが、第１の配線
は高融点金属（Ｗ、　Ｍｏ、　　Ｔ　ｉ等）等の他の金
属配線、高融点金属シリサイド（ＷＳｉ２．ＭｏＳｉ２
．ＴｉＳｉ２等）配線、あるいは、多結晶シリコン配線
であっても同様の効果を奏する。また、これらの配線構
造は多層構造であっても良い。
また、上記実施例では、有機シラン（ＴＥ０１）と窒化
性ガス（窒素、アンモニア）を用い、プラズマを利用し
た化学気相成長法でシリコン酸窒化膜を堆積する場合を
述べたが、シリコン酸窒化膜の誘電率をさらに小さくし
たい場合には、膜の酸化度を上げるために、これらのガ
スに、酸素やオシンなどの酸化性ガスを添加して、シリ
コン酸窒化膜を形成しても、同様の効果を奏する。
また、上記実施例では、半導体基板表面にＤＲＡＭ素子
が形成された半導体装置に適用した場合を述べたが、他
の保護絶縁膜を有する半導体装置に適用しても、同様の
効果を奏する。
第９図は、半導体基板表面にＳＲＡＭ素子が形成された
半導体装置の断面図である。第９図を参照して、シリコ
ン半導体基板１の表面にＳＲＡＭ素子３１０が形成され
ている。ＳＲＡＭ素子３１０は、素子分離酸化膜３１３
で分離された活性領域に形成されたＰ型ウェル領域３１
１とＮ型ウェル領域３１２とを含む。Ｐ型ウェル領域３
１１の主表面にはＮ型不純物拡散層３１５が形成されて
いる。Ｎ型ウェル領域３１２の主表面にはＰ型不純物拡
徽層３１６が形成されている。Ｐ型ウェル領域３１１お
よびＮ型ウェル領域３１２の上方には、ゲート電極３１
４が形成されている。ＳＲＡＭ素子３１０は、Ｐ型ウェ
ル領域３１１およびＮ型ウェル領域３１２の上方に設け
られた多結晶シリコン配線３１７を含む。ＳＲＡＭ素子
３１０を覆うように、第１の絶縁膜３が形成されている
。
第１の絶縁膜３の上には第１の配線４が形成されている
。第１の配線４はポンディングパッド部６を含む。第１
の配線４を覆うように、保護絶縁膜１００であるｒＴＥ
Ｏ８＋ＮＨ３＋Ｎ２系プラズマＣＶＤシリコン酸窒化膜
」が形成されている。
ｒＴＥＯ８＋ＮＨ３＋Ｎ２系プラズマＣＶＤシリコン酸
窒化膜」１００には、ポンディングパッド部６を露出さ
せるための開口部１００ａが設けられている。ポンディ
ングパッド部６には、ボンディングワイヤ２４が接続さ
れている。当該半導体装置は、モールド樹脂封止材２５
により全体がパッケージされている。このように構成さ
れる半導体装置であっても、前述の実施例と同様の効果
を実現する。
また、半導体基板の表面に形成される素子はＤＲＡＭ素
子やＳＲＡＭ素子以外の他の素子、たとえばＥＰＲＯＭ
素子、Ｅ２　ＦＲＯＭ素子、マイクロコンピュータ回路
素子、ＣＭＯ８論理回路素子、バイポーラトランジスタ
素子等の素子であっても良い。
以上、この発明を要約すると、次のとおりである。
（１）　特許請求の範囲第１項に記載の半導体装置であ
って、 前記シリコン酸窒化膜の上に積層された第２のシリコン
酸窒化膜をさらに備え、 前記第２のシリコン酸窒化膜は、シランと窒化性ガスを
含むガスを用い、プラズマを利用した化学気相成長法で
堆積されている、半導体装置。
（２、特許請求の範囲第１項に記載の半導体装置であっ
て、 前記シリコン酸窒化膜の上に積層された第２のシリコン
酸窒化膜をさらに備え、 前記第２のシリコン酸窒化膜は、シランと窒化性ガスお
よび酸化性ガスを含むガスを用い、プラズマを利用した
化学気相成長法で堆積されている、半導体装置。
（３）　特許請求の範囲第１項に記載の半導体装置であ
って、 前記シリコン酸窒化膜の上に積層された第２のシリコン
酸窒化膜をさらに備え、 前記第２のシリコン酸窒化膜は、シランと酸化性ガスを
含むガスを用い、プラズマあるいは熱を利用した化学気
相成長法で堆積されている、半導体装置。
（４）　特許請求の範囲第１項に記載の半導体装置であ
って、 前記シリコン酸窒化膜の上に積層された第２のシリコン
酸窒化膜をさらに備え、 前記第２のシリコン酸窒化膜は、有機シランと酸化性ガ
スを含むガスを用い、プラズマあるいは熱を利用した化
学気相成長法で堆積されている、半導体装置。
（５）　特許請求の範囲第２項に記載の方法であって、 前記混合ガス中に酸化性ガスを添加する、方法。
［発明の効果コ 以上説明したとおり、この発明に係る半導体装置によれ
ば、保護絶縁膜の機械的強度をモールド樹脂の収縮応力
に耐え得るまで大きくすることができる。その結果、配
線の機械的変形や、これに伴う、保護絶縁膜のクラック
の発生を防止できる。
また、シリコン酸窒化膜は、シリコン酸化膜に比べ、膜
が緻密であるので、外部から進入してくる水分に対する
バリア性も高い。したがって、耐湿性等の信頼性レベル
に優れた半導体装置が得られる。
この発明の他の局面に従う半導体装置の製造方法によれ
ば、保護絶縁膜を、有機シランと窒化性ガスを含む混合
ガスを用い、プラズマを利用した化学気相成長法で堆積
する。この方法は、有機シランを用いる膜形成プロセス
の特徴であるが、基板表面での膜堆積反応が主であるた
め、ステ・ンプカバレッジに優れる。そのため、アルミ
配線上に堆積した場合、段差部の保護絶縁膜の膜厚、つ
まり機械的強度をモールド樹脂の収縮応力に耐え得るま
で大きくすることができる。その結果、第１の配線の機
械的変形や、これに伴う、保護絶縁膜のクラックの発生
を防止できる。また、この膜は、シリコン酸窒化膜であ
るので、シリコン酸化膜に比べ、膜が緻密であり、外部
から進入してくる水分に対するバリア性も高い。その結
果、耐湿性等の信頼性レベルに優れた半導体装置が得ら
れるという効果を奏する。
【図面の簡単な説明】
第１図は、この発明の一実施例に係る半導体装置の断面
図である。 第２Ａ図〜第２Ｆ図は、第１図に示す半導体装置の製造
工程を断面図で示したものである。 第３図は、保護絶縁膜の堆積に用いられる化学気相成長
装置の概略図である。 第４図は、この発明の他の実施例に係る半導体装置の断
面図である。 第５図は、この発明のさらに他の実施例に係る半導体装
置の断面図である。 第６図は、この発明のさらに他の実施例に係る半導体装
置の断面図である。 第７図は、この発明のさらに他の実施例に係る半導体装
置の断面図である。 第８図は、この発明のさらに他の実施例に係る半導体装
置の断面図である。 第９図は、この発明のさらに他の実施例に係る半導体装
置の断面図である。 第１０図は、従来のモールド樹脂封止型パッケージの半
導体装置の断面図である。 第１１図は、第１０図におけるＡ部分の拡大図である。 第１２Ａ図〜第１２Ｆ図は、第１１図に示す半導体装置
の製造工程を断面図で示したものである。 第１３図は、従来のモールド樹脂封止型パッケージ半導
体装置の問題点を図示した概念図である。 第１４図は、第１３図におけるＡ部分の拡大図である。 第１５Ａ図および第１５Ｂ図は、シランを用いて堆積す
る従来のシリコン酸化膜の形成方法の問題点を図示した
断面図である。 図において、１はシリコン半導体基板、２はＤＲＡＭ素
子、４は第１の配線、１００はシリコン酸窒化膜である
。 なお、各図中、同一符号は同一、または相狛部分を示す
。

Claims (2)

    【特許請求の範囲】
  1. （１）素子が水分、応力等の外部環境により変化を起さ
    ないようにするために素子表面部に保護絶縁膜が被覆さ
    れてなる半導体装置であって、前記素子が形成された半
    導体基板と、 当該半導体装置の最上層部に設けられ、前記素子と電気
    的接続される配線パターンと、 前記配線パターンを被覆するように前記半導体基板の上
    に堆積されたシリコン酸窒化膜と、を備え、 前記シリコン酸窒化膜は、有機シランと窒化性ガスを含
    むガスを用い、プラズマを利用した化学気相成長法で堆
    積されている、半導体装置。
  2. （２）素子が水分、応力等の外部環境により変化を起さ
    ないようにするために、素子表面部に保護絶縁膜が被覆
    されてなる半導体装置の製造方法において、 前記保護絶縁膜を、有機シランと窒化性ガスを含む混合
    ガスを用い、プラズマを利用した化学気相成長法で堆積
    する、ことを特徴とする半導体装置の製造方法。
JP2148185A 1990-06-05 1990-06-05 半導体装置の製造方法 Expired - Fee Related JP2814009B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2148185A JP2814009B2 (ja) 1990-06-05 1990-06-05 半導体装置の製造方法
KR1019910005741A KR940008373B1 (ko) 1990-06-05 1991-04-10 반도체 장치의 제조방법
US07/704,422 US5260600A (en) 1990-06-05 1991-05-23 Semiconductor device having protective insulating film
DE4118165A DE4118165C2 (de) 1990-06-05 1991-06-03 Herstellungsverfahren für eine Halbleitereinrichtung mit Schutzisolierschicht
US08/065,305 US5362686A (en) 1990-06-05 1993-05-24 Manufacturing method for protective silicon oxynitride film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2148185A JP2814009B2 (ja) 1990-06-05 1990-06-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0439934A true JPH0439934A (ja) 1992-02-10
JP2814009B2 JP2814009B2 (ja) 1998-10-22

Family

ID=15447146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2148185A Expired - Fee Related JP2814009B2 (ja) 1990-06-05 1990-06-05 半導体装置の製造方法

Country Status (4)

Country Link
US (2) US5260600A (ja)
JP (1) JP2814009B2 (ja)
KR (1) KR940008373B1 (ja)
DE (1) DE4118165C2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04162428A (ja) * 1990-10-24 1992-06-05 Nec Corp 半導体装置の製造方法
JPH0677150A (ja) * 1992-06-10 1994-03-18 Applied Materials Inc 表面感受性を低減したオゾン／ｔｅｏｓ酸化シリコン膜の堆積方法
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825078A (en) * 1992-09-23 1998-10-20 Dow Corning Corporation Hermetic protection for integrated circuits
US5438022A (en) 1993-12-14 1995-08-01 At&T Global Information Solutions Company Method for using low dielectric constant material in integrated circuit fabrication
EP0738424B1 (en) * 1994-11-07 2010-05-19 Macronix International Co., Ltd. Integrated circuit passivation process
EP0720223B1 (en) * 1994-12-30 2003-03-26 STMicroelectronics S.r.l. Process for the production of a semiconductor device having better interface adhesion between dielectric layers
JPH0955425A (ja) * 1995-08-10 1997-02-25 Mitsubishi Electric Corp 多層Ａｌ配線構造を有する半導体装置およびその製造方法
US5681425A (en) * 1995-12-29 1997-10-28 Industrial Technology Research Institute Teos plasma protection technology
US5946542A (en) * 1996-02-26 1999-08-31 Micron Technology, Inc. Method of depositing passivation layers on semiconductor device arrays
CA2213034C (en) * 1996-09-02 2002-12-17 Murata Manufacturing Co., Ltd. A semiconductor device with a passivation film
US6235650B1 (en) 1997-12-29 2001-05-22 Vanguard International Semiconductor Corporation Method for improved semiconductor device reliability
US6875681B1 (en) * 1997-12-31 2005-04-05 Intel Corporation Wafer passivation structure and method of fabrication
US6274292B1 (en) 1998-02-25 2001-08-14 Micron Technology, Inc. Semiconductor processing methods
US7804115B2 (en) 1998-02-25 2010-09-28 Micron Technology, Inc. Semiconductor constructions having antireflective portions
US6281100B1 (en) 1998-09-03 2001-08-28 Micron Technology, Inc. Semiconductor processing methods
US6268282B1 (en) * 1998-09-03 2001-07-31 Micron Technology, Inc. Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks
US6806154B1 (en) 1998-10-08 2004-10-19 Integrated Device Technology, Inc. Method for forming a salicided MOSFET structure with tunable oxynitride spacer
US6828683B2 (en) 1998-12-23 2004-12-07 Micron Technology, Inc. Semiconductor devices, and semiconductor processing methods
US7235499B1 (en) 1999-01-20 2007-06-26 Micron Technology, Inc. Semiconductor processing methods
US7067414B1 (en) 1999-09-01 2006-06-27 Micron Technology, Inc. Low k interlevel dielectric layer fabrication methods
US6440860B1 (en) 2000-01-18 2002-08-27 Micron Technology, Inc. Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride
JP2002198370A (ja) * 2000-12-26 2002-07-12 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
DE10146146B4 (de) * 2001-09-19 2004-02-05 Infineon Technologies Ag Verfahren zur elektrischen Isolation nebeneinander liegender metallischer Leiterbahnen und Halbleiterbauelement mit voneinander isolierten metallischen Leiterbahnen
KR100542740B1 (ko) * 2002-11-11 2006-01-11 삼성전자주식회사 가스 플라즈마 생성 방법 및 장치, 플라즈마 생성용 가스조성물 및 이를 이용한 반도체 장치의 제조 방법
US20040121146A1 (en) * 2002-12-20 2004-06-24 Xiao-Ming He Composite barrier films and method
DE102004003337A1 (de) * 2004-01-22 2005-08-18 Infineon Technologies Ag Plasmaangeregtes chemisches Gasphasenabscheide-Verfahren, Silizium-Sauerstoff-Stickstoff-haltiges Material und Schicht-Anordnung
JP4729881B2 (ja) * 2004-08-04 2011-07-20 ソニー株式会社 薄膜半導体装置の製造方法および薄膜半導体装置
DE102004050391B4 (de) * 2004-10-15 2007-02-08 Infineon Technologies Ag Verfahren zum Herstellen einer Schicht-Anordnung und Schicht-Anordnung
WO2009114617A1 (en) * 2008-03-14 2009-09-17 Applied Materials, Inc. Methods for oxidation of a semiconductor device
KR102028779B1 (ko) 2012-02-13 2019-10-04 어플라이드 머티어리얼스, 인코포레이티드 기판의 선택적 산화를 위한 방법 및 장치
RU2688863C1 (ru) * 2018-07-11 2019-05-22 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ изготовления полупроводникового прибора
RU2694160C1 (ru) * 2018-11-29 2019-07-09 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" Способ изготовления полупроводникового прибора
RU2770173C1 (ru) * 2021-07-27 2022-04-14 Федеральное государственное бюджетное образовательное учреждение высшего образования «Кабардино-Балкарский государственный университет им. Х.М. Бербекова» (КБГУ) Способ формирования оксинитрида кремния

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63280426A (ja) * 1987-05-12 1988-11-17 Fujitsu Ltd 半導体集積回路装置及びその製造方法
JPH01152631A (ja) * 1987-12-09 1989-06-15 Nec Corp Ｓ１ｘＯｙＮｚ絶縁膜の形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4091407A (en) * 1976-11-01 1978-05-23 Rca Corporation Combination glass/low temperature deposited Siw Nx Hy O.sub.z
US4097889A (en) * 1976-11-01 1978-06-27 Rca Corporation Combination glass/low temperature deposited Siw Nx Hy O.sub.z
IT1088852B (it) * 1976-11-01 1985-06-10 Rca Corp Struttura passivante per un dispositivo simeconduttore
JPS5642377A (en) * 1979-09-14 1981-04-20 Fujitsu Ltd Ultraviolet ray erasable type rewritable read-only memory
US4782032A (en) * 1987-01-12 1988-11-01 Itt Gallium Arsenide Technology Center, A Division Of Itt Corporation Method of making self-aligned GaAs devices having TiWNx gate/interconnect
JPH01260833A (ja) * 1988-04-11 1989-10-18 Fujitsu Ltd 絶縁膜の気相成長方法
US4877641A (en) * 1988-05-31 1989-10-31 Olin Corporation Process for plasma depositing silicon nitride and silicon dioxide films onto a substrate
JPH0756880B2 (ja) * 1988-06-29 1995-06-14 松下電子工業株式会社 半導体装置の製造方法
JPH02138748A (ja) * 1988-06-29 1990-05-28 Matsushita Electron Corp 半導体装置の製造方法
US4981724A (en) * 1988-10-27 1991-01-01 Hochberg Arthur K Deposition of silicon oxide films using alkylsilane liquid sources
US5040046A (en) * 1990-10-09 1991-08-13 Micron Technology, Inc. Process for forming highly conformal dielectric coatings in the manufacture of integrated circuits and product produced thereby
US5139971A (en) * 1991-06-07 1992-08-18 Intel Corporation Anneal to decrease moisture absorbance of intermetal dielectrics

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63280426A (ja) * 1987-05-12 1988-11-17 Fujitsu Ltd 半導体集積回路装置及びその製造方法
JPH01152631A (ja) * 1987-12-09 1989-06-15 Nec Corp Ｓ１ｘＯｙＮｚ絶縁膜の形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04162428A (ja) * 1990-10-24 1992-06-05 Nec Corp 半導体装置の製造方法
JPH0677150A (ja) * 1992-06-10 1994-03-18 Applied Materials Inc 表面感受性を低減したオゾン／ｔｅｏｓ酸化シリコン膜の堆積方法
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
KR920001620A (ko) 1992-01-30
DE4118165A1 (de) 1991-12-12
DE4118165C2 (de) 1996-05-23
US5362686A (en) 1994-11-08
KR940008373B1 (ko) 1994-09-12
US5260600A (en) 1993-11-09
JP2814009B2 (ja) 1998-10-22

Similar Documents

Publication Publication Date Title
JPH0439934A (ja) 半導体装置およびその製造方法
US6017614A (en) Plasma-enhanced chemical vapor deposited SIO2 /SI3 N4 multilayer passivation layer for semiconductor applications
US6368899B1 (en) Electronic device packaging
US4091407A (en) Combination glass/low temperature deposited Siw Nx Hy O.sub.z
US4097889A (en) Combination glass/low temperature deposited Siw Nx Hy O.sub.z
US8857050B2 (en) Methods of making an environment protection coating system
US5882978A (en) Methods of forming a silicon nitride film, a capacitor dielectric layer and a capacitor
US6723598B2 (en) Method for manufacturing aluminum oxide films for use in semiconductor devices
JPH04271132A (ja) 半導体装置
CN111128721A (zh) 存储器的制作方法及存储器
JP2668043B2 (ja) 保護絶縁膜を有する半導体装置，その製造方法およびその製造装置
JPH056890A (ja) パツシベーシヨン多層膜を備えた半導体装置及びその製造方法
KR100675895B1 (ko) 반도체소자의 금속배선구조 및 그 제조방법
JP2700351B2 (ja) 半導体装置およびその製造方法
JPH03133131A (ja) 半導体装置
JPH03175632A (ja) 半導体装置およびその製造方法
JP2001358153A (ja) 半導体装置
JPH1140761A (ja) 半導体装置及びその製造方法
KR100332122B1 (ko) 반도체 소자의 금속 배선 형성 방법
US20230411343A1 (en) Manufacturing method of semiconductor structure
JPH03165036A (ja) 半導体装置
KR20020046467A (ko) 반도체소자의 금속배선 형성방법
KR19990015185A (ko) 반도체 장치의 제조방법
JPH07245409A (ja) 半導体装置
JPS5974651A (ja) 半導体装置

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees