CN111128721A - 存储器的制作方法及存储器 - Google Patents
存储器的制作方法及存储器 Download PDFInfo
- Publication number
- CN111128721A CN111128721A CN201911227541.7A CN201911227541A CN111128721A CN 111128721 A CN111128721 A CN 111128721A CN 201911227541 A CN201911227541 A CN 201911227541A CN 111128721 A CN111128721 A CN 111128721A
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- layer
- substrate
- forming
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 111
- 238000002161 passivation Methods 0.000 claims abstract description 57
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 51
- 230000005669 field effect Effects 0.000 claims abstract description 47
- 238000000137 annealing Methods 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims description 78
- 239000002184 metal Substances 0.000 claims description 78
- 239000004020 conductor Substances 0.000 claims description 53
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 9
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 329
- 230000008569 process Effects 0.000 description 25
- 239000010408 film Substances 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 11
- 239000001257 hydrogen Substances 0.000 description 10
- 229910052739 hydrogen Inorganic materials 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- -1 silicon ions Chemical class 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000012792 core layer Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Abstract
本申请实施例公开了一种存储器的制作方法及存储器，该方法包括：在具有场效应晶体管的第一衬底上形成第一绝缘层；在所述第一绝缘层上形成带有悬挂键的第二绝缘层；在所述第二绝缘层上形成与所述第一绝缘层相同材料的第三绝缘层；将第二衬底与形成有所述第一绝缘层、第二绝缘层和第三绝缘层的第一衬底贴合；在所述第二衬底上表面形成钝化层，其中，所述钝化层中含有氢原子；在预设温度下对所述钝化层进行退火处理，使所述钝化层中的氢原子释放至所述第二绝缘层并与所述悬挂键结合形成共价键。
Description
技术领域
本申请实施例涉及半导体技术，涉及但不限于一种存储器的制作方法及存储器。
背景技术
在存储器的生产过程中，需要对晶圆进行多道复杂的处理工序，形成存储器结构。在制造过程中，为了提高存储器的稳定性和可靠性，通常采用钝化层将器件结构与外部环境隔离开。通常可以采用含氢元素的原料通过CVD(Chemical Vapor Deposition，化学气相沉积)的方法在器件表面形成氮化硅、氧化硅、氧化铝以及磷硅玻璃等性能稳定的薄膜。然后通过退火工艺，使钝化层中含有的氢原子扩散出来。但是，在经历退火过程后存储器中的MOS(Metal Oxide Semiconductor，金属氧化物半导体)器件往往会发生开关性能的降低。
发明内容
有鉴于此，本申请实施例提供一种存储器的制作方法及存储器。
第一方面，本申请提供一种存储器的制作方法，包括：
在具有场效应晶体管的第一衬底上形成第一绝缘层；
在所述第一绝缘层上形成带有悬挂键的第二绝缘层；
在所述第二绝缘层上形成与所述第一绝缘层相同材料的第三绝缘层；
将第二衬底与形成有所述第一绝缘层、第二绝缘层和第三绝缘层的第一衬底贴合；
在所述第二衬底上表面形成钝化层，其中，所述钝化层中含有氢原子；
在预设温度下对所述钝化层进行退火处理，使所述钝化层中的氢原子释放至所述第二绝缘层并与所述悬挂键结合形成共价键。
在一些实施例中，所述方法还包括：
形成贯穿在所述第一绝缘层、第二绝缘层和第三绝缘层的第一通孔；
在所述第一通孔中注入导电材料，其中，所述第一通孔内的导电材料，用于连接所述第三绝缘层的表面和所述场效应晶体管的栅极；
所述将第二衬底与形成有所述第一绝缘层、第二绝缘层和第三绝缘层的第一衬底贴合，包括：
将具有第一连接点的第二衬底贴合在所述第一衬底的第二连接点上，其中，所述第二连接点与所述第一通孔中的导电材料连接。
在一些实施例中，所述方法还包括：
在所述第三绝缘层上形成金属层，所述金属层通过所述第一通孔中的导电材料与所述栅极形成电连接，用于向所述栅极传输控制信号；
在所述金属层上形成第一介质层；
在所述第一介质层上形成第二通孔；
在所述第二通孔中注入导电材料，使所述第一介质层上表面形成与所述金属层导通的所述第二连接点。
在一些实施例中，所述方法还包括：
在所述第一衬底的所述场效应晶体管的栅极层上，形成第二介质层；
在所述第二介质层上形成第三通孔；
在所述第三通孔中注入导电材料；
在所述第二介质层上形成金属层，所述金属层通过所述第三通孔中的导电材料与所述栅极形成电连接，用于向所述栅极传输控制信号；
所述在具有场效应晶体管的第一衬底上形成第一绝缘层，包括：
在所述金属层上形成所述第一绝缘层。
在一些实施例中，所述在所述第一绝缘层上形成带有悬挂键的第二绝缘层，包括：
在所述第一绝缘层上释放氧化硅等离子体，所述氧化硅等离子体用于沉积形成带有悬挂键的所述第二绝缘层。
在一些实施例中，所述在所述第二衬底上表面形成钝化层，包括：
在所述第二衬底上表面释放氮化硅等离子体，所述氮化硅等离子体用于沉积形成所述钝化层。
第二方面，本申请提供一种存储器，包括：
具有场效应晶体管的第一衬底；
所述第一衬底上依次形成有第一绝缘层、第二绝缘层和与所述第一绝缘层相同材料的第三绝缘层；其中，所述第二绝缘层中含有共价键；
第二衬底，与形成有所述第一绝缘层、第二绝缘层和第三绝缘层的第一衬底贴合；
所述第二衬底上表面形成有钝化层；
其中，所述共价键，由所述第一衬底与所述第二衬底贴合前包含在所述第二绝缘层的悬挂键和所述钝化层退火处理中产生的氢原子键合形成。
在一些实施例中，所述第一绝缘层、第二绝缘层和第三绝缘层上具有第一通孔；
所述第一通孔中含有导电材料，所述第一通孔中的导电材料连接所述第三绝缘层的表面与所述场效应晶体管的栅极；
所述第二衬底上具有第一连接点，所述第一连接点与所述第一衬底上的第二连接点连接，其中，所述第二连接点与所述第一通孔中的导电材料连接。
在一些实施例中，所述第三绝缘层上具有金属层，所述金属层通过所述第一通孔中的导电材料与所述栅极形成电连接，用于向所述栅极传输控制信号；
所述金属层上具有第一介质层；
所述第一介质层上具有第二通孔；
所述第二通孔中含有导电材料，所述第二通孔中的导电材料连接所述第一介质层上表面的第二连接点与所述金属层。
在一些实施例中，所述第一衬底的所述场效应晶体管的栅极层上，具有第二介质层；
所述第二介质层上具有第三通孔，所述第二介质层的表面具有金属层；
所述第三通孔中含有导电材料，所述第三通孔中的导电材料连接所述金属层与所述栅极，所述金属层用于向所述栅极传输控制信号；
所述第一绝缘层位于所述金属层上。
本申请实施例所提供的技术方案，通过在存储器制造的过程中，在存储器内部的MOS器件的上层中形成一层具有较多悬挂键的绝缘层。在形成钝化层后，进行钝化层的退火处理时，钝化层释放出的氢原子可以扩散至带有较多悬挂键的绝缘层。氢原子与该绝缘层中的悬挂键反应形成共价键，则可以将氢原子固定在该绝缘层中，阻挡氢原子进一步扩散至MOS器件所在的区域，从而降低氢原子对MOS器件性能的影响，提升存储器的整体性能，进而提升存储器的生产良率。
附图说明
图1为本申请实施例提供的一种存储器的制作方法的流程图；
图2为本申请实施例提供的一种存储器的结构示意图一；
图3为本申请实施例提供的一种存储器的结构示意图二；
图4为本申请实施例提供的一种存储器的结构示意图三；
图5为本申请实施例提供的一种存储器的结构示意图四；
图6为本申请实施例提供的不同条件下的器件性能变化曲线图；
图7为本申请实施例提供的一种存储器的结构示意图五。
具体实施方式
图1为本申请实施例提供的一种存储器的制作方法，如图1所示，该方法包括：
步骤S101、在具有场效应晶体管的第一衬底上形成第一绝缘层；
步骤S102、在所述第一绝缘层上形成带有悬挂键的第二绝缘层；
步骤S103、在所述第二绝缘层上形成与所述第一绝缘层相同材料的第三绝缘层；
步骤S104、将第二衬底与形成有所述第一绝缘层、第二绝缘层和第三绝缘层的第一衬底贴合；
步骤S105、在所述第二衬底上表面形成钝化层，其中，所述钝化层中含有氢原子；
步骤S106、在预设温度下对所述钝化层进行退火处理，使所述钝化层中的氢原子释放至所述第二绝缘层并与所述悬挂键结合形成共价键。
这里，第一衬底是已经形成有场效应晶体管(Metal-Oxide-SemiconductorField-Effect Transistor，MOSFET)的半导体材料，例如：硅晶圆。场效应晶体管的栅极、源级以及漏极可以通过金属导线、过孔等连接至第一衬底的表面并暴露出来。第二衬底是形成有核心存储区域的半导体材料，可以由已经制作完成的多层结构构成，例如，可以包括：氧化硅、氮化硅或TEOS(Tetraethylorthosilicate，四乙基正硅酸盐)等类型的绝缘层；单晶硅、多晶硅等类型的半导体层；金属布线层等等。通过将第一衬底与第二衬底贴合，并连接第一衬底与第二衬底中的金属连接点，使信号能够在第一衬底与第二衬底之间传输。
在贴合第一衬底与第二衬底形成存储器结构之后，为了提升存储器的稳定性与可靠性，需要在第二衬底的表面形成一层钝化层。钝化层可以由氮化硅、磷硅玻璃等稳定材料制成。可以采用如NH3(氨气)与SiH4(硅烷)等含有氮元素与硅元素的气体，通过CVD的方法反应并在第二衬底表面沉积形成氮化硅薄膜。例如，通过高温电离NH3与SiH4，形成混合有氮、氢和硅离子的等离子体，然后沉积在第二衬底表面形成氮化硅薄膜，即P-SIN(plasmachemical vapor deposited silicon nitrogen，等离子体化学气相沉积氮化硅)。
由于上述形成氮化硅薄膜的原料中含有大量的氢原子，通过电离形成大量的氢离子，并进入氮化硅薄膜内部，与硅原子形成Si-H键(硅-氢键)，与氮原子形成N-H键(氮-氢键)。因此，在成膜之后，还需要通过退火工艺活化停留在氮化硅薄膜中的氢原子，使氢原子脱离并释放出薄膜。示例性地，上述退火工艺，可以包括将上述钝化层薄膜升温至预设的温度范围，然后进行降温等过程。在实际应用中，也可以采用激光退火等其他方式。
在上述退火工艺过程中，钝化层释放出大量的氢原子，并向存储器结构内部扩散。当氢原子扩散至第一衬底的场效应晶体管等器件时，如果进入器件的栅极氧化物层，则会对栅极氧化物层造成损伤，降低栅极氧化物层的栅极性能，影响器件的开启电流(Ion)、关闭电流(Ioff)以及SS(Subthreshold Swing，亚阈值摆幅)等参数，从而降低场效应晶体管的开关性能。
因此，本申请实施例的上述方法中，在场效应晶体管的上方绝缘层中，沉积了一层具有大量悬挂键的第二绝缘层。即，将形成绝缘层的步骤，分为三步：先形成第一绝缘层，再形成具有悬挂键的第二绝缘层，最后形成第三绝缘层。悬挂键是晶体中未与其他原子配对成键的最外层电子，一般出现在晶体因晶格表面突然中止的位置。悬挂键在绝缘层中具有处于禁带的受主能级，能够捕获另一电子或带有未配对的电子的原子相结合形成共价键。
当上述退火工艺中产生的氢离子扩散至上述绝缘层时，由于第二绝缘层中含有大量的悬挂键，容易与氢原子发生反应，形成共价键。从而有效阻挡了退火工艺过程中氢原子进入绝缘层下的场效应晶体管，减少场效应晶体管栅极氧化物层的损伤，提升场效应晶体管性能，从而提升存储器产品的良率。
在一些实施例中，所述方法还包括：
形成贯穿在所述第一绝缘层、第二绝缘层和第三绝缘层的第一通孔；
在所述第一通孔中注入导电材料，其中，所述第一通孔内的导电材料，用于连接所述第三绝缘层的表面和所述场效应晶体管的栅极；
所述将第二衬底与形成有所述第一绝缘层、第二绝缘层和第三绝缘层的第一衬底贴合，包括：
将具有第一连接点的第二衬底贴合在所述第一衬底的第二连接点上，其中，所述第二连接点与所述第一通孔中的导电材料连接。
在场效应晶体管的上方形成绝缘层后，需要将第一衬底与第二衬底进行贴合。为了将场效应晶体管的各电极引出，通过位于第一衬底或第二衬底内，以及外部电路来提供控制信号等，需要在绝缘层中设置导电部分，使场效应晶体管的电极与外部连接。因此，在上述第一绝缘层、第二绝缘层以及第三绝缘层上形成贯穿的第一通孔，并在第一通孔中注入导电材料，形成导电路径。
第二衬底中也包含一些导电层或含有导电材料的过孔等形成的导电路径，并在与第一衬底贴合的表面形成有具有导电性能的第一连接点。贴合时，通过将第一连接点与第二连接点相接触，实现第一衬底与第二衬底之间电信号的导通，从而构成存储器件的结构。
在一些实施例中，所述方法还包括：
在所述第三绝缘层上形成金属层，所述金属层通过所述第一通孔中的导电材料与所述栅极形成电连接，用于向所述栅极传输控制信号；
在所述金属层上形成第一介质层；
在所述第一介质层上形成第二通孔；
在所述第二通孔中注入导电材料，使所述第一介质层上表面形成与所述金属层导通的所述第二连接点。
这在第一衬底上，除了需要形成绝缘层以外，还需要形成不同的金属层，以制作不同的电路结构，并由绝缘层隔离。上述第一绝缘层、第二绝缘层与第三绝缘层形成在场效应晶体管上，构成ILD(Inter Layer Dielectric，层间绝缘)层。在上述第三绝缘层，也就是ILD层的上表面，形成上述金属层，ILD层中形成的上述第一通孔作为CT(Contact，连接层)将金属层与场效应晶体管的栅极相连接。通过金属层，可以向场效应晶体管的栅极传输控制信号，以控制场效应晶体管的通断。
为了将金属层与贴合时的第一衬底上的第二接触点相隔离，还需要在金属层上形成第一介质层，作为IMD(Inter metal Dielectric，金属间绝缘)层。并在IMD层上形成第二通孔，并注入导电材料，以连接上述金属层与表面的第二连接点，形成完整的导电路径。
在一些实施例中，所述方法还包括：
在所述第一衬底的所述场效应晶体管的栅极层上，形成第二介质层；
在所述第二介质层上形成第三通孔；
在所述第三通孔中注入导电材料；
在所述第二介质层上形成金属层，所述金属层通过所述第三通孔中的导电材料与所述栅极形成电连接，用于向所述栅极传输控制信号；
所述在具有场效应晶体管的第一衬底上形成第一绝缘层，包括：
在所述金属层上形成所述第一绝缘层。
这里采用另一种实现方式，将第一绝缘层、第二绝缘层以及第三绝缘层形成在上述金属层以上，作为IMD层。
在第一衬底的场效应晶体管上首先形成作为ILD层的第二介质层；再在ILD层上形成第三通孔，并注入导电材料，形成CT。CT将场效应晶体管的栅极与上述金属层连接，形成能够导电的通路，从而使金属层能够向栅极传输控制信号，以控制场效应晶体管的通断。
然后再在金属层上形成第一绝缘层、带有悬挂键的第二绝缘层以及第三绝缘层，使这些绝缘层作为金属层与第二连接点之间的隔离层，即IMD层。
这样，在第二衬底上形成钝化层后，进行退火处理时，释放出的氢原子扩散至IMD层时，就会被其中的第二绝缘层所阻挡，与第二绝缘层中的悬挂键结合成共价键，并被束缚在第二绝缘层中，不再向下层进一步扩散。
由于在形成第一衬底的场效应晶体管的过程中，需要在晶体硅表面形成二氧化硅层，作为栅极氧化层，如果硅晶体表面与二氧化硅表面的交界处存在较多的界面态，则需要在制作上述金属层后，进行一次氢气环境或氢气与氮气环境下的高温热退火处理，修复上述界面态。在这种情况下，如果在ILD层中形成了带有悬挂键的第二绝缘层，则会首先被金属层后的高温热退火处理所修复，而无法起到上述阻挡氢原子的作用，从而影响金属层后退火对上述界面态的修复。因此，这里将上述带有悬挂键的第二绝缘层形成在金属层以上的IMD层中，这样就不会对上述金属层后的高温热退火处理产生干扰。
在一些实施例中，所述在所述第一绝缘层上形成带有悬挂键的第二绝缘层，包括：
在所述第一绝缘层上释放氧化硅等离子体，所述氧化硅等离子体用于沉积形成带有悬挂键的所述第二绝缘层。
上述形成带有悬挂键的第二绝缘层，可以采用CVD的方式来实现。通过释放氧化硅等离子体，在第一绝缘层上沉积形成氧化硅薄膜，即P-SIO(plasma chemical vapordeposited silicon oxide，等离子体化学气相沉积氧化硅)。这样形成的氧化硅薄膜具有大量的硅悬挂键，从而在第一绝缘层与第三绝缘层之间，形成用于阻挡氢原子的隔离层。
在一些实施例中，所述在所述第二衬底上表面形成钝化层，包括：
在所述第二衬底上表面释放氮化硅等离子体，所述氮化硅等离子体用于沉积形成所述钝化层。
上述在第二衬底上形成钝化层，也可以采用CVD的方式来实现。通过含有大量氢元素的原料，在第二衬底上表面沉积形成氮化硅薄膜，即上述P-SIN。这样形成的氮化硅薄膜会有较多的氢原子，形成Si-H键、N-H键等。然后在通过退火处理，使上述Si-H键、N-H键断裂，释放出氮化硅薄膜中的氢原子。
图2为本申请实施例提供的一种存储器的结构示意图，如图2所示，该存储器包括：
具有场效应晶体管M的第一衬底100；
所述第一衬底100上依次形成有第一绝缘层111、第二绝缘层112和与所述第一绝缘层111相同材料的第三绝缘层113；其中，所述第二绝缘层112中含有共价键；
第二衬底200，与形成有所述第一绝缘层111、第二绝缘层112和第三绝缘层113的第一衬底100贴合；
所述第二衬底200上表面形成有钝化层210；
其中，所述共价键，由所述第一衬底100与所述第二衬底200贴合前包含在所述第二绝缘层112的悬挂键和所述钝化层210退火处理中产生的氢原子键合形成。
上述存储器的结构即通过本申请实施例中所提供的存储器的制作方法形成，由第一衬底与第二衬底贴合而成。在第一衬底上，形成有第一绝缘层、第二绝缘层和第三绝缘层。由于在制作过程中形成的第二绝缘层中具有大量的悬挂键，而贴合后，会对第二衬底上表面形成的钝化层进行退火处理；退火处理的过程中，钝化层会释放出氢原子，并扩散至上述第二绝缘层；当氢原子与第二绝缘层的悬挂键接近时，会结合形成共价键，并被束缚在第二绝缘层的位置。因此，最终形成的存储器结构中，第二绝缘层所在的位置存在由氢原子与悬挂键结合形成的共价键。当然，第二绝缘层中也可能包含一些未与氢原子结合的悬挂键。
由于退火过程中，第二绝缘层有效阻挡了钝化层释放出的氢原子的扩散，降低了氢原子对场效应晶体管性能的影响，从而起到保护场效应晶体管的作用。因此，上述存储器结构中的场效应晶体管具有较好的开关性能，存储器也相应地具有更好的性能。
在一些实施例中，如图3所示，所述第一绝缘层111、第二绝缘层112和第三绝缘层113上具有第一通孔110；
所述第一通孔110中含有导电材料，所述第一通孔110中的导电材料连接所述第三绝缘层113的表面与所述场效应晶体管M的栅极G；
所述第二衬底200上具有第一连接点220，所述第一连接点220与所述第一衬底100上的第二连接点120连接，其中，所述第二连接点120与所述第一通孔110中的导电材料连接。
这例，存储器的结构中第一衬底与第二衬底通过导电材料在不同层之间形成导电路径，使信号可以在第一衬底与第二衬底之间传输，并控制上述场效应晶体管的通断等。
在一些实施例中，如图4所示，所述第三绝缘113层上具有金属层130，所述金属层130通过所述第一通孔110中的导电材料与所述栅极G形成电连接，用于向所述栅极G传输控制信号；
所述金属层130上具有第一介质层140；
所述第一介质层140上具有第二通孔141；
所述第二通孔141中含有导电材料，所述第二通孔141中的导电材料连接所述第一介质层140上表面的第二连接点120与所述金属层130。
这里，第一绝缘层、第二绝缘层与第三绝缘层作为ILD层形成在场效应晶体管上层。第三绝缘层上具有金属层，从而通过上述第一通孔中的导电材料与栅极连接，形成控制栅极的信号通路。
在金属层上方又形成有绝缘材料制成的第一介质层，该第一介质层作为IMD层，隔离上述金属层与第二连接点所在的表面。
在一些实施例中，如图5所示，所述第一衬底100的所述场效应晶体管M的栅极层上，具有第二介质层150；
所述第二介质层150上具有第三通孔151，所述第二介质层150的表面具有金属层130；
所述第三通孔151中含有导电材料，所述第三通孔151中的导电材料连接所述金属层130与所述栅极G，所述金属层130用于向所述栅极G传输控制信号；
所述第一绝缘层111位于所述金属层130上。
这里，不同于图4中示出的结构，将第一绝缘层、第二绝缘层与第三绝缘层均设置在金属层的上层，作为IMD层。在场效应晶体管上层与金属层之间形成第二介质层作为ILD层。在制作过程中，退火时钝化层产生的氢原子将与第二绝缘层中的悬挂键结合，并束缚在IMD层的位置形成共价键，不再向下扩散。
上述结构实施例中所提供的结构的效果及相关解释在方法实施例中有详细的说明，这里仅根据附图做简单说明，不再赘述。
为了便于理解本申请实施例的技术方案，提供以下示例：
在制作3D存储器的工艺中，可以将两片具有不同结构的晶圆通过bonding(表面键合)工艺贴合在一起，通过晶圆内部的导电材料形成导电路径，最终实现多层3D存储器的结构。在形成存储器结构后，需要dep(Deposition，沉积)钝化层，来保护器件的稳定性。而钝化层在形成的过程中会产生大量的含氢键，在后续的alloy(合金退火工艺)中，再将氢原子释放至存储器结构内部。
在上述退火工艺中，钝化层会释放大量的活性氢原子，而氢原子在半导体相关材料中的扩散系数及扩散深度均较大，如下表1所示，因此，退火过程中包括CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)以及晶圆都会受到氢原子的影响。当有氢原子进入MOS器件时，会对MOS器件的可靠性产生影响。
表1
为了降低氢原子对MOS器件可靠性产生的影响，本申请实施例采用设置阻挡层的方式来阻挡氢原子的扩散，或者与氢原子发生反应达到固定氢原子的效果，从而阻止氢原子扩散至MOS gate ox(MOS gate oxide，MOS器件栅极氧化层)，降低MOS gate ox对热载流子的敏感性。
阻挡层可以由如下两种类型的氧化硅通过等离子体化学气相沉积的方式来形成：
类型1的P-SiO中，悬挂键的自旋密度为1.7E+18(spins/cm3)；
类型2的P-SiO中，悬挂键的自旋密度为1.2E+19(spins/cm3)。
其中，类型1的悬挂键的自旋密度比类型2小一个数量级，因此，类型2具有更大的悬挂键密度。
针对上述两种类型的P-SiO，以如下表2的5种条件形成的样品，进行HCI(HotCarrier Injection热载流子注入)可靠性检测，得到如图6所示的结果。其中，Delta-Vth(V)代表MOS器件开启电压的变化量，Stress Time(加压时间)代表恶化反应的时间，即持续进行热退火反应中的加热步骤，使氢原子向下扩散的时间。对MOS器件设定的其他条件包括：Vd＝8V，Vg＝3V。
在样品B与样品C中，均加入了厚度约为钝化层厚度一半的P-SiO，即钝化层与阻挡层的厚度比约为2:1。测试结果如图6所示，可见，加入类型2阻挡层的器件，与不存在钝化层时，MOS器件的开启电压变化量相似，变化量较小且变化慢。因此，可以看出类型2的阻挡层对上述氢原子扩散影响MOS器件性能的问题产生了较好的改善效果。
表2
| 样品 | 条件 |
| A | 钝化层：P-SiN(1.2um)；无阻挡层 |
| B | 钝化层：P-SiN(1.2um)；阻挡层：P-SiO(类型1)(0.6um) |
| C | 钝化层：P-SiN(1.2um)；阻挡层：P-SiO(类型2)(0.6um) |
| D | 钝化层：PSG(1.2um)(磷硅玻璃)；无阻挡层 |
| E | 无钝化层 |
对于上述阻挡层的形成过程，可以通过如图7所示的存储器结构来说明。如图7所示，在第一衬底100上形成有MOS器件10，MOS器件上方形成有ILD层，在ILD层打孔并注入导电材料形成CT将MOS器件的栅极连接至ILD层上表面，然后在ILD层上形成有金属层M1，在金属层M1上方有绝缘材料形成的IMD层。IMD层可以通过多次成膜形成，并且在多次成膜IMD层的过程中，还可以在IMD层中形成金属层M2、金属层M3以及金属层M4等，并在各金属层之间形成过孔，包括过孔V1、过孔V2以及过孔V3等。然后通过M4在IMD层表面形成接触点，该接触点与第二衬底200的金属层M4形成的接触点在贴合时连接在一起。
第二衬底上包括核心层(Core Array)20、硅介质层(Si Sub)30、介电层(TEOS，沉积二氧化硅)40，以及氮化硅钝化层(SiN)50。还包括贯穿核心层20以及硅介质层30的导电结构60。
在对氮化硅钝化层50进行退火处理时，氢原子会向下扩散。因此，在ILD层中设置上述阻挡层70，以阻挡氢原子进入MOS器件，影响器件性能。
应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
以上所述，仅为本申请的实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种存储器的制作方法，其特征在于，包括：
在具有场效应晶体管的第一衬底上形成第一绝缘层；
在所述第一绝缘层上形成带有悬挂键的第二绝缘层；
在所述第二绝缘层上形成与所述第一绝缘层相同材料的第三绝缘层；
将第二衬底与形成有所述第一绝缘层、第二绝缘层和第三绝缘层的第一衬底贴合；
在所述第二衬底上表面形成钝化层，其中，所述钝化层中含有氢原子；
在预设温度下对所述钝化层进行退火处理，使所述钝化层中的氢原子释放至所述第二绝缘层并与所述悬挂键结合形成共价键。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
形成贯穿在所述第一绝缘层、第二绝缘层和第三绝缘层的第一通孔；
在所述第一通孔中注入导电材料，其中，所述第一通孔内的导电材料，用于连接所述第三绝缘层的表面和所述场效应晶体管的栅极；
所述将第二衬底与形成有所述第一绝缘层、第二绝缘层和第三绝缘层的第一衬底贴合，包括：
将具有第一连接点的第二衬底贴合在所述第一衬底的第二连接点上，其中，所述第二连接点与所述第一通孔中的导电材料连接。
3.根据权利要求2所述的方法，其特征在于，所述方法还包括：
在所述第三绝缘层上形成金属层，所述金属层通过所述第一通孔中的导电材料与所述栅极形成电连接，用于向所述栅极传输控制信号；
在所述金属层上形成第一介质层；
在所述第一介质层上形成第二通孔；
在所述第二通孔中注入导电材料，使所述第一介质层上表面形成与所述金属层导通的所述第二连接点。
4.根据权利要求2所述的方法，其特征在于，所述方法还包括：
在所述第一衬底的所述场效应晶体管的栅极层上，形成第二介质层；
在所述第二介质层上形成第三通孔；
在所述第三通孔中注入导电材料；
在所述第二介质层上形成金属层，所述金属层通过所述第三通孔中的导电材料与所述栅极形成电连接，用于向所述栅极传输控制信号；
所述在具有场效应晶体管的第一衬底上形成第一绝缘层，包括：
在所述金属层上形成所述第一绝缘层。
5.根据权利要求1至4任一所述的方法，其特征在于，所述在所述第一绝缘层上形成带有悬挂键的第二绝缘层，包括：
在所述第一绝缘层上释放氧化硅等离子体，所述氧化硅等离子体用于沉积形成带有悬挂键的所述第二绝缘层。
6.根据权利要求1至4任一所述的方法，其特征在于，所述在所述第二衬底上表面形成钝化层，包括：
在所述第二衬底上表面释放氮化硅等离子体，所述氮化硅等离子体用于沉积形成所述钝化层。
7.一种存储器，其特征在于，包括：
具有场效应晶体管的第一衬底；
所述第一衬底上依次形成有第一绝缘层、第二绝缘层和与所述第一绝缘层相同材料的第三绝缘层；其中，所述第二绝缘层中含有共价键；
第二衬底，与形成有所述第一绝缘层、第二绝缘层和第三绝缘层的第一衬底贴合；
所述第二衬底上表面形成有钝化层；
其中，所述共价键，由所述第一衬底与所述第二衬底贴合前包含在所述第二绝缘层的悬挂键和所述钝化层退火处理中产生的氢原子键合形成。
8.根据权利要求7所述的存储器，其特征在于，所述第一绝缘层、第二绝缘层和第三绝缘层上具有第一通孔；
所述第一通孔中含有导电材料，所述第一通孔中的导电材料连接所述第三绝缘层的表面与所述场效应晶体管的栅极；
所述第二衬底上具有第一连接点，所述第一连接点与所述第一衬底上的第二连接点连接，其中，所述第二连接点与所述第一通孔中的导电材料连接。
9.根据权利要求8所述的存储器，其特征在于，所述第三绝缘层上具有金属层，所述金属层通过所述第一通孔中的导电材料与所述栅极形成电连接，用于向所述栅极传输控制信号；
所述金属层上具有第一介质层；
所述第一介质层上具有第二通孔；
所述第二通孔中含有导电材料，所述第二通孔中的导电材料连接所述第一介质层上表面的第二连接点与所述金属层。
10.根据权利要求8所述的存储器，其特征在于，所述第一衬底的所述场效应晶体管的栅极层上，具有第二介质层；
所述第二介质层上具有第三通孔，所述第二介质层的表面具有金属层；
所述第三通孔中含有导电材料，所述第三通孔中的导电材料连接所述金属层与所述栅极，所述金属层用于向所述栅极传输控制信号；
所述第一绝缘层位于所述金属层上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911227541.7A CN111128721A (zh) | 2019-12-04 | 2019-12-04 | 存储器的制作方法及存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911227541.7A CN111128721A (zh) | 2019-12-04 | 2019-12-04 | 存储器的制作方法及存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111128721A true CN111128721A (zh) | 2020-05-08 |
Family
ID=70496913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911227541.7A Pending CN111128721A (zh) | 2019-12-04 | 2019-12-04 | 存储器的制作方法及存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111128721A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111952317A (zh) * | 2020-08-04 | 2020-11-17 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
| CN112909007A (zh) * | 2021-03-24 | 2021-06-04 | 长江存储科技有限责任公司 | 三维存储器器件及其制造方法 |
| CN113658921A (zh) * | 2021-08-13 | 2021-11-16 | 长鑫存储技术有限公司 | 半导体结构的制造方法和半导体结构 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5229311A (en) * | 1989-03-22 | 1993-07-20 | Intel Corporation | Method of reducing hot-electron degradation in semiconductor devices |
| CN1486512A (zh) * | 2001-01-15 | 2004-03-31 | ���µ�����ҵ��ʽ���� | 半导体器件及其制造方法 |
| CN105336578A (zh) * | 2014-08-13 | 2016-02-17 | 台湾积体电路制造股份有限公司 | 具有通孔的堆叠结构上的缓冲层 |
| CN108886021A (zh) * | 2016-02-12 | 2018-11-23 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| CN109473435A (zh) * | 2018-11-21 | 2019-03-15 | 长江存储科技有限责任公司 | 一种半导体器件及其制造方法 |
| CN110085550A (zh) * | 2018-01-26 | 2019-08-02 | 沈阳硅基科技有限公司 | 一种半导体产品用绝缘层结构及其制备方法 |
-
2019
- 2019-12-04 CN CN201911227541.7A patent/CN111128721A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5229311A (en) * | 1989-03-22 | 1993-07-20 | Intel Corporation | Method of reducing hot-electron degradation in semiconductor devices |
| CN1486512A (zh) * | 2001-01-15 | 2004-03-31 | ���µ�����ҵ��ʽ���� | 半导体器件及其制造方法 |
| CN105336578A (zh) * | 2014-08-13 | 2016-02-17 | 台湾积体电路制造股份有限公司 | 具有通孔的堆叠结构上的缓冲层 |
| CN108886021A (zh) * | 2016-02-12 | 2018-11-23 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| CN110085550A (zh) * | 2018-01-26 | 2019-08-02 | 沈阳硅基科技有限公司 | 一种半导体产品用绝缘层结构及其制备方法 |
| CN109473435A (zh) * | 2018-11-21 | 2019-03-15 | 长江存储科技有限责任公司 | 一种半导体器件及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| S. YOSHIDA ET. AL.: "Improvement of endurance to hot carrier degradation by hydrogen blocking P-SiO", 《TECHNICAL DIGEST., INTERNATIONAL ELECTRON DEVICES MEETING》 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111952317A (zh) * | 2020-08-04 | 2020-11-17 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
| CN111952317B (zh) * | 2020-08-04 | 2024-04-09 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
| CN112909007A (zh) * | 2021-03-24 | 2021-06-04 | 长江存储科技有限责任公司 | 三维存储器器件及其制造方法 |
| CN113658921A (zh) * | 2021-08-13 | 2021-11-16 | 长鑫存储技术有限公司 | 半导体结构的制造方法和半导体结构 |
| CN113658921B (zh) * | 2021-08-13 | 2023-10-17 | 长鑫存储技术有限公司 | 半导体结构的制造方法和半导体结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101356695B1 (ko) | 반도체 소자의 제조 방법 | |
| CN100461347C (zh) | 半导体器件及其制造方法 | |
| CN111128721A (zh) | 存储器的制作方法及存储器 | |
| US8912590B2 (en) | Semiconductor device including monos-type memory cell | |
| JPH07505504A (ja) | Ｅｅｐｒｏｍ／ｅｐｒｏｍの電荷損失及びｓｒａｍ負荷抵抗器の不安定性を抑制する方法及び構造 | |
| US6143632A (en) | Deuterium doping for hot carrier reliability improvement | |
| US20080128834A1 (en) | Hot carrier degradation reduction using ion implantation of silicon nitride layer | |
| US8101476B2 (en) | Stress memorization dielectric optimized for NMOS and PMOS | |
| CN102054776A (zh) | 应力记忆作用半导体器件的制造方法 | |
| KR100724573B1 (ko) | 수소원 막을 갖는 반도체소자의 제조방법 | |
| JPS63132434A (ja) | 半導体装置の製法 | |
| US6022799A (en) | Methods for making a semiconductor device with improved hot carrier lifetime | |
| JP2014502783A (ja) | 水素障壁で封止された強誘電性キャパシタ | |
| CN111162002B (zh) | 存储器的制作方法及存储器 | |
| JPH1197683A (ja) | 半導体装置及びその製造方法 | |
| JPH11204512A (ja) | 半導体装置の製造方法 | |
| US8293659B2 (en) | Method for fabricating dielectric layer with improved insulating properties | |
| JPH118234A (ja) | 半導体装置 | |
| US10566446B2 (en) | Mitigation of hot carrier damage in field-effect transistors | |
| JPS61172339A (ja) | 半導体装置の製造方法 | |
| US6943125B2 (en) | Method for manufacturing semiconductor device | |
| KR20090066936A (ko) | 반도체 소자의 절연막 형성방법 | |
| KR19980055759A (ko) | 폴리실리콘층 형성 방법 | |
| CN117410235A (zh) | 一种基于多层应力记忆技术的cmos器件制造方法 | |
| KR100532741B1 (ko) | 반도체 소자의 식각 정지막 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200508 |