CN112909007A - 三维存储器器件及其制造方法 - Google Patents
三维存储器器件及其制造方法 Download PDFInfo
- Publication number
- CN112909007A CN112909007A CN202110313890.1A CN202110313890A CN112909007A CN 112909007 A CN112909007 A CN 112909007A CN 202110313890 A CN202110313890 A CN 202110313890A CN 112909007 A CN112909007 A CN 112909007A
- Authority
- CN
- China
- Prior art keywords
- layer
- peripheral device
- memory array
- buffer layer
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 230000002093 peripheral effect Effects 0.000 claims abstract description 187
- 230000015654 memory Effects 0.000 claims abstract description 113
- 229910052739 hydrogen Inorganic materials 0.000 claims description 51
- 239000001257 hydrogen Substances 0.000 claims description 51
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 48
- 238000002161 passivation Methods 0.000 claims description 30
- 238000003860 storage Methods 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 23
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 16
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 8
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 8
- IXQWNVPHFNLUGD-UHFFFAOYSA-N iron titanium Chemical compound [Ti].[Fe] IXQWNVPHFNLUGD-UHFFFAOYSA-N 0.000 claims description 8
- DOARWPHSJVUWFT-UHFFFAOYSA-N lanthanum nickel Chemical compound [Ni].[La] DOARWPHSJVUWFT-UHFFFAOYSA-N 0.000 claims description 8
- 229910052763 palladium Inorganic materials 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 description 90
- 238000000034 method Methods 0.000 description 30
- 230000008569 process Effects 0.000 description 22
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000000137 annealing Methods 0.000 description 10
- 239000004020 conductor Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 230000009467 reduction Effects 0.000 description 6
- 230000008439 repair process Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 210000004027 cell Anatomy 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- -1 hydrogen ions Chemical class 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052755 nonmetal Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
Landscapes
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种三维存储器器件及其制造方法。其中，三维存储器器件包括：存储阵列层；外围器件层；设置在所述外围器件层与所述存储阵列层之间的缓冲层；所述缓冲层能够使得所述存储阵列层中存在的第一元素的量大于第一阈值，且所述外围器件层中存在的所述第一元素的量小于第二阈值；所述第一阈值大于所述第二阈值。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种三维存储器器件及其制造方法。
背景技术
三维存储器器件是业界所研发的一种新兴的闪存类型，三维存储器器件通过垂直堆叠多层数据存储单元来解决二维或者平面闪存带来的限制。三维存储器器件具备卓越的精度，支持在更小的空间内容纳更高的存储容量，成本低和功耗低，能全面满足众多需求。
然而，相关技术中的三维存储器器件的外围器件存在可靠性不佳的问题。
发明内容
为解决相关技术问题，本发明实施例提出一种三维存储器器件及其制造方法。
本发明实施例提供了一种三维存储器器件，包括：
存储阵列层；
外围器件层；
设置在所述外围器件层与所述存储阵列层之间的缓冲层；所述缓冲层能够使得所述存储阵列层中存在的第一元素的量大于第一阈值，且所述外围器件层中存在的所述第一元素的量小于第二阈值；所述第一阈值大于所述第二阈值。
上述方案中，所述三维存储器器件还包括形成在所述存储阵列层以及所述外围器件层之间的多个互连层；相邻的两个互连层之间均包括介质层，所述缓冲层设置在所述介质层中。
上述方案中，所述缓冲层位于多个介质层中靠近所述外围器件层的介质层中。
上述方案中，所述第一元素包括氢元素。
上述方案中，所述缓冲层的材料包括能够吸收游离在所述缓冲层附近的氢元素的材料。
上述方案中，所述缓冲层的材料包括钯单质、镧镍合金或铁钛合金。
上述方案中，所述三维存储器器件还包括钝化层；所述钝化层和所述多个互连层分别设置在所述存储阵列层的不同表面上；所述钝化层用于至少向所述存储阵列层中提供所述第一元素。
上述方案中，所述互连层包括连接结构；
所述缓冲层中设置有通孔，所述通孔的侧壁设置有绝缘层；所述连接结构通过所述通孔贯穿所述缓冲层。
本发明实施例还提供了一种三维存储器器件，包括：
存储阵列层；
外围器件层；
设置在所述外围器件层与所述存储阵列层之间的缓冲层，所述缓冲层能够吸收第一元素，阻止所述第一元素进入外围器件层。
上述方案中，所述三维存储器器件还包括形成在所述存储阵列层以及所述外围器件层之间的多个互连层；相邻的两个互连层之间均包括介质层，所述缓冲层设置在多个介质层中靠近所述外围器件层的介质层中。
上述方案中，所述第一元素包括氢元素。
本发明实施例还提供了一种三维存储器器件，包括：
存储阵列层；
外围器件层；
设置在所述外围器件层与所述存储阵列层之间的缓冲层，所述缓冲层的材料包括钯单质、镧镍合金或铁钛合金。
上述方案中，所述三维存储器器件还包括形成在所述存储阵列层以及所述外围器件层之间的多个互连层；相邻的两个互连层之间均包括介质层，所述缓冲层设置在多个介质层中靠近所述外围器件层的介质层中。
本发明实施例又提供了一种三维存储器器件的制造方法，包括：
形成存储阵列层；
形成外围器件层；
在所述外围器件层与所述存储阵列层之间形成缓冲层，所述缓冲层能够使得所述存储阵列层中存在的第一元素的量大于第一阈值，且所述外围器件层中存在的所述第一元素的量小于第二阈值；所述第一阈值大于所述第二阈值。
上述方案中，所述方法还包括：
在所述存储阵列层以及所述外围器件层之间形成多个互连层，并在相邻的两个互连层之间均形成介质层；
所述在所述外围器件层与所述存储阵列层之间形成缓冲层，包括:
在所述介质层中形成所述缓冲层。
上述方案中，所述在所述介质层中形成所述缓冲层，包括:
在多个介质层中靠近所述外围器件层的介质层中形成所述缓冲层。
上述方案中，所述第一元素包括氢元素。
上述方案中，所述方法还包括：
在所述存储阵列层上与形成多个互连层不同的表面上形成钝化层；通过所述钝化层至少向所述存储阵列层中提供所述第一元素。
上述方案中，所述在所述存储阵列层以及所述外围器件层之间形成多个互连层，包括：
形成连接结构；
在所述外围器件层与所述存储阵列层之间形成缓冲层时，在所述缓冲层中形成通孔，在所述通孔的侧壁形成绝缘层，使得所述连接结构通过所述通孔贯穿所述缓冲层。
本发明实施例提供了一种三维存储器器件及其制造方法。其中，所述三维存储器器件包括：存储阵列层；外围器件层；设置在所述外围器件层与所述存储阵列层之间的缓冲层；所述缓冲层能够使得所述存储阵列层中存在的第一元素的量大于第一阈值，且所述外围器件层中存在的所述第一元素的量小于第二阈值；所述第一阈值大于所述第二阈值。本发明实施例中的三维存储器器件在外围器件层与存储阵列层之间设置了缓冲层，通过缓冲层来吸收待进入外围器件层中的第一元素，使得存储阵列层中存在的第一元素的量大于第一阈值，且外围器件层中存在的第一元素的量小于第二阈值，改善了由于大量第一元素进入到外围器件层中所造成的外围器件层的可靠性下降的问题。
附图说明
图1为相关技术中一种三维存储器器件的剖面示意图；
图2为本发明实施例中一种三维存储器器件的剖面示意图；
图3为本发明实施例中一种三维存储器器件的缓冲层的位置示意图；
图4为本发明实施例中一种三维存储器器件的制造方法流程示意图。
具体实施方式
为使本发明实施例的技术方案和优点更加清楚，下面将结合附图和实施例对本发明的技术方案进一步详细阐述。虽然附图中显示了本发明的示例性实施方法，然而应当理解，可以以各种形式实现本发明而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本发明，并且能够将本发明的范围完整的传达给本领域的技术人员。
在下列段落中参照附图以举例方式更具体的描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
可以理解的是，本发明中的“在……上”、“在……之上”和“在……上方”的含义应当以最宽方式被解读，以使得“在……上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义，而且还包括在某物“上”且其间有居间特征或层的含义。
在本发明实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
在本发明实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。层可以包括多个子层。例如，互连层可包括一个或多个导体和接触子层(其中形成互连线和/或过孔触点)、以及一个或多个电介质子层。
需要说明的是，本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
图1是相关技术中的一种三维存储器器件的剖面示意图。参照图1所示，一种三维存储器器件主要包括：设置在第一衬底正面的存储阵列层；设置在第二衬底正面的外围器件层；多个互连层，形成在所述存储阵列层以及所述外围器件层之间，所述多个互连层包括在第一衬底上设置的金属互连层(M1-M2)、通孔(V0-V1、VIA)以及在第二衬底上设置的金属互连层(CMOS M1-M3)、通孔(CMOS V1-V2、VIA)；所述存储阵列层与所述外围器件层通过键合堆叠设置，并在第一衬底的背面形成有钝化层用于向存储阵列层提供氢元素。
发明人发现，在利用第一衬底背面的钝化层通过高温退火工艺向存储阵列层提供氢元素时，所述氢元素的扩散范围难以精细控制，在向存储阵列层提供氢元素的同时，也会有大量的氢元素进入到第二衬底上外围电路中的外围器件层中，氢元素可以部分修复存储阵列层中沟道界面的悬挂键，减少沟道界面的缺陷电荷，但是由于氢元素的扩散范围难以精确控制使得大量的氢元素进入到外围器件层中而使外围器件可靠性产生了严重退化。
基于此，在本发明的各种实施例中，三维存储器器件在外围器件层与存储阵列层之间设置了缓冲层，通过缓冲层来吸收待进入外围器件层中的第一元素，改善了由于大量第一元素进入到外围器件层中所造成的外围器件层的可靠性下降的问题。
图2示出了本发明实施例的一种三维存储器器件的剖面示意图，所述三维存储器器件包括：
存储阵列层；
外围器件层；
设置在所述外围器件层与所述存储阵列层之间的缓冲层；所述缓冲层能够使得所述存储阵列层中存在的第一元素的量大于第一阈值，且所述外围器件层中存在的所述第一元素的量小于第二阈值；所述第一阈值大于所述第二阈值。
实际应用中，所述三维存储器可以还包括第一衬底，所述存储阵列层和所述外围器件层可均设置于第一衬底上；或者，所述三维存储器器件可以还包括第一衬底和第二衬底，所述存储阵列层可设置于第一衬底上，外围器件层可设置于第二衬底上。
实际应用中，第一衬底和所述第二衬底可以包括单质半导体材料衬底(例如为硅(Si)衬底、锗(Ge)衬底等)、复合半导体材料衬底(例如为锗硅(SiGe)衬底等)、绝缘体上硅(SOI)衬底、绝缘体上锗(GeOI)衬底等。
下面以存储阵列层设置于第一衬底上，外围器件层设置于第二衬底上为例进行说明。
实际应用中，在第一衬底上设置的存储阵列层包括如图2中示出的阶梯状堆叠结构(SS，Stair Step)和沟道孔(CH，Channel Hole)；在第二衬底上设置的外围器件层(图2中虚线框框出的部分)包括如图2示出的晶体管及该晶体管的控制电路等外围器件。
在一些实施例中，所述三维存储器器件还包括形成在所述存储阵列层以及所述外围器件层之间的多个互连层；相邻的两个所述互连层之间均包括介质层，所述缓冲层设置在所述介质层中。
实际应用中，所述介质层的材料包括氧化硅，但不局限于此。
实际应用中，所述多个互连层包括在第一衬底上设置的金属互连层(M1-M2)、通孔(V0-V1、VIA)以及在第二衬底上设置的金属互连层(CMOS M1-M3)、通孔(CMOS V1-V2、VIA)。
实际应用中，可以将所述存储阵列层和所述外围器件层(及多个互连层)通过键合连接在一起，从而实现所述存储阵列层和所述外围器件层的电连接。
需要说明的是，图2中所示出的金属互连层(M1-M2、CMOS M1-M3)和通孔(V0-V1、CMOS V1-V2、VIA)均为一种示例性的结构，并非用于限定本发明中三维存储器器件的结构。在其它实施例中，金属互连层和通孔的个数和位置均不受限制。
实际应用中，所述存储阵列层可以包括多个存储单元，每个存储单元可以包括晶体管和存储电容，所述存储阵列层主要用于三维存储器器件的存储功能。所述外围器件层设置在三维存储器器件的外围电路中，所述外围电路可以包括多个晶体管及控制电路，所述晶体管可以为CMOS晶体管，所述CMOS晶体管用于控制所述外围器件的导通与关断。
本发明实施例在所述外围器件层与所述存储阵列层之间设置缓冲层，用于吸收待进入所述外围器件层中的第一元素，所述缓冲层能够使得所述存储阵列层中存在的第一元素的量大于第一阈值，且所述外围器件层中存在的所述第一元素的量小于第二阈值；所述第一阈值大于所述第二阈值。从而避免大量第一元素进入到外围器件层中所造成的外围器件层的可靠性下降的问题。
这里，所述缓冲层设置在所述外围器件层与所述存储阵列层之间可以参考图3理解，在第一衬底上设置有存储阵列层，在第二衬底上设置有外围器件层，在存储阵列层与外围器件层之间设置有多个互连层(包括设置在第一衬底上的互连层1以及设置在第二衬底上的互连层2)，缓冲层可以设置在如图3所示的存储阵列层和外围器件层之间的任何位置。且缓冲层的个数可以为一个也可以为多个，可以理解的是，当缓冲层的个数为多个时，缓冲层对第一元素的吸收效果会更好。
可以理解的是，由于存储阵列层中存储单元的沟道中多晶硅的电性要求，需要在工艺中向沟道提供大量的第一元素，第一元素可以部分修复沟道界面的悬挂键，减少沟道界面的缺陷电荷，所述的第一阈值为对沟道界面的悬挂键进行有效修复所需的最少第一元素的量。而在向存储阵列层提供第一元素的同时也会有大量的第一元素进入到第二衬底上的外围器件层中，极微量的第一元素可以在一定程度上修复外围器件中产生的缺陷，延缓外围器件退化，延长寿命，但是大量的第一元素会使外围器件可靠性产生严重的退化，所述的第二阈值为对外围器件中的缺陷进行修复时外围器件所能接受的最大第一元素的量，存储阵列层比外围电路层中所需的第一元素的量要大很多。在外围器件层与存储阵列层之间设置缓冲层，可以有效避免大量第一元素进入到外围器件层中损伤外围器件层，缓冲层的设置对外围器件层起到了保护作用。
在一些实施例中，所述第一元素包括氢元素。
在一些实施例中，所述三维存储器器件还包括钝化层；所述钝化层和所述多个互连层分别设置在所述存储阵列层的不同表面上；所述钝化层用于至少向所述存储阵列层中提供所述第一元素。
这里，以三维存储器器件的存储阵列层设置于第一衬底上，外围器件层设置于第二衬底上为例，所述钝化层和所述多个互连层分别设置在所述存储阵列层的不同表面上可以理解为，参考图2，第一衬底和第二衬底可以都包括正面和背面，所述正面与所述背面彼此相对，钝化层可以设置于第一衬底的背面上，互连层可以设置于第一衬底的正面上。
实际应用中，所述钝化层为富含氢元素的材料，所述钝化层用于在第一温度下通过退火工艺提供氢元素。具体的，所述第一温度可以为450℃以下的高温，富含氢元素的钝化层覆盖整个第一衬底的背面，在450℃以下的高温下退火，使得氢元素通过热扩散作用进入到存储单元的多晶硅沟道中，实现对多晶硅沟道的修复。
实际应用中，所述缓冲层具体用于吸收由所述钝化层提供的、向所述外围器件层的方向扩散的氢元素。
实际应用中，在第一衬底的背面还形成有电引出结构(英文中将形成电引出结构的过程称为Pad-out process)，以将存储阵列层和外围器件层中需要与外部器件连接的部分电学引出。所述电引出结构包括：在所述第一衬底的背面形成的贯穿第一衬底的穿硅通孔(TSC)，在所述穿硅通孔上形成的布线层(也被称为底部顶层金属层(BTM))，可选地，在所述布线层上形成有引出焊垫(PAD)。当需要与外部器件连接的部分电学连接到穿硅通孔，即可实现电学引出。
实际应用中，在第一衬底的正面还形成有外围接触孔，用于将互连层和穿硅通孔连接，从而实现存储阵列层和外围器件层与外部器件的电连接。
这里，所述外部器件是指三维存储器器件在使用时需要与该三维存储器器件连接的外界电路、外界装置或外界系统等。
在一些实施例中，所述缓冲层的材料包括能够吸收游离在所述缓冲层附近的氢元素的材料。
在一些实施例中，所述缓冲层的材料包括钯单质、镧镍合金或铁钛合金，但不局限于此。
需要说明的是，缓冲层可以在小于或等于第二温度的温度下稳定的大量吸收游离在缓冲层附近的氢元素，避免大量的氢元素进入外围器件层并存储在外围器件层中，出现使外围器件可靠性恶化的问题，同时缓冲层也可以在常温下以非常缓慢的速度释放氢元素，极微量的氢元素在一定程度上可以修复外围器件层中的缺陷，延缓外围器件的退化，延长寿命。这里，缓冲层能够稳定的大量吸收氢元素的第二温度大于或等于钝化层退火时的第一温度，可以理解的是，钝化层在第一温度下退火过程中会快速产生大量氢元素，需要及时避免大量氢元素进入外围器件层中，若缓冲层能够稳定的大量吸收氢元素的第二温度小于退火时的第一温度，这样会使得退火时快速产生的大量氢元素不能被缓冲层及时充分吸收，而本申请实施例中缓冲层能够稳定的大量吸收氢元素的第二温度大于或等于退火时的第一温度，且缓冲层可以在小于或等于第二温度的温度下稳定的大量吸收游离在缓冲层附近的氢元素，从而保证了钝化层在退火时产生的氢元素在进入外围器件层中前能及时且充分被缓冲层吸收，有效避免了大量氢元素进入到外围器件层中所造成的外围器件层的可靠性下降的问题。
在一些实施例中，所述缓冲层位于多个介质层中靠近所述外围器件层的介质层中。
可以理解的是，由于氢元素对存储阵列层中的沟道有修复作用，若缓冲层设置在存储阵列层中，则沟道所需的部分氢元素被缓冲层吸收，从而使得氢元素对沟道的修复效果不佳，若缓冲层设置在外围器件层中，则使得大量氢元素进入到部分外围器件层中，从而使得氢元素对外围器件可靠性产生严重的退化，因此，将缓冲层设置在外围器件层与存储阵列层之间。另一方面，考虑到后续缓冲层可以在常温下缓慢释放的氢元素主要作用于外围器件，因此优选将缓冲层设置在第二衬底上靠近外围器件层的位置处。这样使得缓冲层既能在氢元素产生时有效吸收以防止大量氢元素进入外围器件层中使外围器件可靠性产生严重的退化，又能使在常温或后期使用三维存储器器件的过程中缓慢释放的氢元素对外围器件起到较好修复作用，同时也不影响钝化层退火时产生的氢元素对存储阵列层中沟道的修复。
在一些实施例中，所述互连层包括连接结构；
所述缓冲层中设置有通孔，所述通孔的侧壁设置有绝缘层；所述连接结构通过所述通孔贯穿所述缓冲层。
实际应用中，所述通孔可以是如图2所示的金属触点(CT，Contact)在填充导电材料之前的孔，但不局限于此。所述贯穿所述缓冲层的通孔侧壁设置有绝缘层。可以理解的是，由于后续工艺中，需要在所述通孔内填充导电材料形成金属触点，以实现外围器件层和外部器件的电连接，而缓冲层的材料也具有导电特性，因此需要在贯穿所述缓冲层的通孔侧壁设置绝缘层，避免在通孔内填充导电材料后，金属触点与缓冲层电连接，影响三维存储器器件的性能。
本发明实施例提供了一种三维存储器器件，包括：存储阵列层；外围器件层；设置在所述外围器件层与所述存储阵列层之间的缓冲层；所述缓冲层能够使得所述存储阵列层中存在的第一元素的量大于第一阈值，且所述外围器件层中存在的所述第一元素的量小于第二阈值；所述第一阈值大于所述第二阈值。本发明实施例中的三维存储器器件在外围器件层与存储阵列层之间设置了缓冲层，通过缓冲层来吸收待进入外围器件层中的第一元素，使得所述存储阵列层中存在的第一元素的量大于第一阈值，且所述外围器件层中存在的所述第一元素的量小于第二阈值，改善了由于大量第一元素进入到外围器件层中所造成的外围器件层的可靠性下降的问题。
本发明实施例还提供了一种三维存储器器件，包括：
存储阵列层；
外围器件层；
设置在所述外围器件层与所述存储阵列层之间的缓冲层，所述缓冲层能够吸收第一元素，阻止所述第一元素进入外围器件层。
可以理解的是，由于存储阵列层中存储单元的沟道中多晶硅的电性要求，需要在工艺中向沟道提供大量的第一元素，第一元素可以部分修复沟道界面的悬挂键，减少沟道界面的缺陷电荷。而在向存储阵列层提供第一元素的同时也会有大量的第一元素进入到外围器件层中，大量的第一元素会使外围器件可靠性产生严重的退化，本发明实施例通过在外围器件层与所述存储阵列层之间增设缓冲层，利用缓冲层吸收待进入外围器件层中的第一元素，阻止第一元素进入外围器件层，改善由于大量第一元素进入到外围器件层中外围器件层的问题。
在一些实施例中，所述三维存储器器件还包括形成在所述存储阵列层以及所述外围器件层之间的多个互连层；相邻的两个互连层之间均包括介质层，所述缓冲层设置在多个介质层中靠近所述外围器件层的介质层中。
实际应用中，所述介质层的材料包括氧化硅，但不局限于此。
在一些实施例中，所述第一元素包括氢元素。
关于存储阵列层、外围器件层、缓冲层以及互连层的相关细节在前面实施例中已详细介绍，这里不再赘述。
本发明实施例提供了一种三维存储器器件，包括：存储阵列层；外围器件层；设置在所述外围器件层与所述存储阵列层之间的缓冲层，所述缓冲层能够吸收第一元素，阻止第一元素进入外围器件层。本发明实施例中的三维存储器器件在外围器件层与存储阵列层之间设置了缓冲层，通过缓冲层来吸收待进入外围器件层中的第一元素，阻止第一元素进入外围器件层，改善了由于大量第一元素进入到外围器件层中所造成的外围器件层的可靠性下降的问题。
本发明实施例还提供了一种三维存储器器件，包括：
存储阵列层；
外围器件层；
设置在所述外围器件层与所述存储阵列层之间的缓冲层，所述缓冲层的材料包括钯单质、镧镍合金或铁钛合金。
在一些实施例中，所述三维存储器器件还包括形成在所述存储阵列层以及所述外围器件层之间的多个互连层；相邻的两个互连层之间均包括介质层，所述缓冲层设置在多个介质层中靠近所述外围器件层的介质层中。
关于存储阵列层、外围器件层、缓冲层以及互连层的相关细节在前面实施例中已详细介绍，这里不再赘述。
本发明实施例提供了一种三维存储器器件，包括：存储阵列层；外围器件层；设置在所述外围器件层与所述存储阵列层之间的缓冲层，所述缓冲层的材料包括钯单质、镧镍合金或铁钛合金。本发明实施例中的三维存储器器件在外围器件层与存储阵列层之间设置了缓冲层，通过缓冲层来吸收待进入外围器件层中的第一元素，改善了由于大量第一元素进入到外围器件层中所造成的外围器件层的可靠性下降的问题。
基于上述三维存储器器件，本发明实施例还提供了一种三维存储器器件的制造方法，如图4所示的所述三维存储器器件的制造方法包括：
步骤401，形成存储阵列层；
步骤402，形成外围器件层；
步骤403，在所述外围器件层与所述存储阵列层之间形成缓冲层，所述缓冲层能够使得所述存储阵列层中存在的第一元素的量大于第一阈值，且所述外围器件层中存在的所述第一元素的量小于第二阈值；所述第一阈值大于所述第二阈值。
实际应用中，在步骤401中，在第一衬底上形成存储阵列层的过程可以包括：在第一衬底正面上形成堆叠结构；在堆叠结构的至少一侧生成台阶结构；在堆叠结构中形成沟道孔；将堆叠结构中的牺牲层进行材料替换，形成栅极；形成外围接触孔，并在外围接触孔中填充导电材料。
实际应用中，在步骤402中，在第二衬底上形成外围器件层的过程可以包括：先在第二衬底上形成P型阱区(PWell)和N型阱区(NWell)，分别在PWell进行n掺杂，在NWell进行p掺杂，形成所需半导体掺杂区；然后，在第二衬底表面以上形成金属栅极，得到包含晶体管及相关控制电路的外围器件。
实际应用中，在步骤403中，可以通过沉积工艺在所述外围器件层与所述存储阵列层之间形成所述缓冲层，所述沉积工艺包括但不限于化学气相沉积(CVD，Chemical VaporDeposition)工艺、原子层沉积(ALD，Atomic Layer Deposition)工艺、物理气相沉积(PVD，Physical Vapour Deposition)工艺。
需要说明的是，所述缓冲层可以设置在外围器件层和存储阵列层之间的任何位置，若缓冲层设置在第一衬底上，则上述制造三维存储器器件的制造顺序可以包括：在第一衬底上形成存储阵列层，在存储阵列层上形成互连层，所述缓冲层可以在形成第一衬底上的互连层之前形成，也可以在形成第一衬底上的互连层之后形成，还可以在形成第一衬底的互连层的过程中形成；在第二衬底上形成外围器件层，在外围器件层上形成互连层。若缓冲层设置在第二衬底上，则上述制造三维存储器器件的制造顺序可以包括：在第一衬底上形成存储阵列层，在存储阵列层上形成互连层；在第二衬底上形成外围器件层，在外围器件层上形成互连层，所述缓冲层可以在形成第二衬底上的互连层之前形成，也可以在形成第二衬底上的互连层之后形成，还可以在形成第二衬底的互连层的过程中形成。且在第一衬底和在第二衬底上的制造无先后顺序要求，也就是说可以先在第一衬底上进行制造，也可以先在第二衬底上进行制造，还可以在第一衬底和在第二衬底上同时制造。第一衬底和第二衬底上的结构制造工序完成后，再将第一衬底的正面和第二衬底的正面通过键合连接在一起。
在一些实施例中，所述第一元素包括氢元素。
在一些实施例中，所述在所述介质层中形成所述缓冲层，包括:
在多个介质层中靠近所述外围器件层的介质层中形成所述缓冲层。
在一些实施例中，所述缓冲层的材料包括能够吸收游离在所述缓冲层附近的氢元素的材料。
在一些实施例中，所述缓冲层的材料包括钯单质、镧镍合金或铁钛合金。
在一些实施例中，所述方法还包括：
在所述存储器件阵列层以及所述外围器件层之间形成多个互连层，并在相邻的两个互连层之间均形成介质层；
所述在所述外围器件层与所述存储阵列层之间形成缓冲层，包括:
在所述介质层中形成所述缓冲层。
实际应用中，在所述存储阵列层以及所述外围器件层之间形成多个互连层可以先分别在存储阵列层和外围器件层上形成互连层，再利用键合工艺将两个互连层进行导电连接。
实际应用中，所述键合具体可以包括以下步骤：将第一衬底上的存储阵列层和第二衬底上的外围器件层对准，使得第一衬底上的导电触点与第二衬底上的导电触点相接触。随后，通过加热，使得两个衬底上的导电触点电性连接在一起，而两个衬底上的非金属区的氢离子和氧离子互相结合，使得第一衬底上和第二衬底上的非金属区键合在一起。在第一衬底和第二衬底相接触之前，还包括：对第一衬底和第二衬底表面进行清洗和离子轰击，使得衬底上游离的氢离子和氧离子增多，便于后续的键合。使得两个衬底上的导电触点电性连接在一起，包括：通过加热使得第一衬底和第二衬底上的导电触点的金属部分融化，在降温后重新凝固为一个整体。
在一些实施例中，所述在所述存储阵列层以及所述外围器件层之间形成多个互连层，包括：
形成连接结构；
在所述外围器件层与所述存储阵列层之间形成缓冲层时，在所述缓冲层中形成通孔，在所述通孔的侧壁形成绝缘层，使得所述连接结构通过所述通孔贯穿所述缓冲层。
实际应用中，形成连接结构包括：形成贯穿所述缓冲层的通孔；在通孔侧壁形成绝缘层；在通孔中填充导电材料形成金属触点，从而通过金属触点实现外围器件层与互连层的电连接。
在一些实施例中，所述方法还包括：
在所述存储阵列层上与形成多个互连层不同的表面上形成钝化层；通过所述钝化层至少向所述存储阵列层中提供所述第一元素。
实际应用中，所述钝化层可以通过沉积工艺形成在第一衬底的背面，所述沉积工艺包括但不限于CVD、ALD以及PVD。实际应用中，所述钝化层可以通过退火工艺向所述存储阵列层提供所述第一元素，且钝化层提供第一元素的工艺不限于此。
实际应用中，在后续的制程中还会形成电引出结构，以使外围器件层与存储阵列层通过电引出结构与外部器件连接。
实际应用中，形成电引出结构的过程包括：在第一衬底的背面形成穿硅通孔；在所述穿硅通孔上再形成布线层；可选地，在所述布线层上生成引出焊垫。当需要与外部器件连接的部分电学连接到穿硅通孔，即可实现电学引出。可以理解的是，为了通过穿硅通孔实现导电连接，还需要在穿硅通孔中填充导电材料形成穿硅导电柱塞。
需要说明的是，所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的制造方法，可以参考前述三维存储器器件实施例中的对应过程，在此不再赘述。
Claims (19)
1.一种三维存储器器件，其特征在于，包括：
存储阵列层；
外围器件层；
设置在所述外围器件层与所述存储阵列层之间的缓冲层；所述缓冲层能够使得所述存储阵列层中存在的第一元素的量大于第一阈值，且所述外围器件层中存在的所述第一元素的量小于第二阈值；所述第一阈值大于所述第二阈值。
2.根据权利要求1所述的三维存储器器件，其特征在于，所述三维存储器器件还包括形成在所述存储阵列层以及所述外围器件层之间的多个互连层；相邻的两个互连层之间均包括介质层，所述缓冲层设置在所述介质层中。
3.根据权利要求2所述的三维存储器器件，其特征在于，所述缓冲层位于多个介质层中靠近所述外围器件层的介质层中。
4.根据权利要求1所述的三维存储器器件，其特征在于，所述第一元素包括氢元素。
5.根据权利要求4所述的三维存储器器件，其特征在于，所述缓冲层的材料包括能够吸收游离在所述缓冲层附近的氢元素的材料。
6.根据权利要求5所述的三维存储器器件，其特征在于，所述缓冲层的材料包括钯单质、镧镍合金或铁钛合金。
7.根据权利要求2所述的三维存储器器件，其特征在于，所述三维存储器器件还包括钝化层；所述钝化层和所述多个互连层分别设置在所述存储阵列层的不同表面上；所述钝化层用于至少向所述存储阵列层中提供所述第一元素。
8.根据权利要求2所述的三维存储器器件，其特征在于，所述互连层包括连接结构；
所述缓冲层中设置有通孔，所述通孔的侧壁设置有绝缘层；所述连接结构通过所述通孔贯穿所述缓冲层。
9.一种三维存储器器件，其特征在于，包括：
存储阵列层；
外围器件层；
设置在所述外围器件层与所述存储阵列层之间的缓冲层，所述缓冲层能够吸收第一元素，阻止所述第一元素进入外围器件层。
10.根据权利要求9所述的三维存储器器件，其特征在于，所述三维存储器器件还包括形成在所述存储阵列层以及所述外围器件层之间的多个互连层；相邻的两个互连层之间均包括介质层，所述缓冲层设置在多个介质层中靠近所述外围器件层的介质层中。
11.根据权利要求9所述的三维存储器器件，其特征在于，所述第一元素包括氢元素。
12.一种三维存储器器件，其特征在于，包括：
存储阵列层；
外围器件层；
设置在所述外围器件层与所述存储阵列层之间的缓冲层，所述缓冲层的材料包括钯单质、镧镍合金或铁钛合金。
13.根据权利要求12所述的三维存储器器件，其特征在于，所述三维存储器器件还包括形成在所述存储阵列层以及所述外围器件层之间的多个互连层；相邻的两个互连层之间均包括介质层，所述缓冲层设置在多个介质层中靠近所述外围器件层的介质层中。
14.一种三维存储器器件的制造方法，其特征在于，包括：
形成存储阵列层；
形成外围器件层；
在所述外围器件层与所述存储阵列层之间形成缓冲层，所述缓冲层能够使得所述存储阵列层中存在的第一元素的量大于第一阈值，且所述外围器件层中存在的所述第一元素的量小于第二阈值；所述第一阈值大于所述第二阈值。
15.根据权利要求14所述的制造方法，其特征在于，所述方法还包括：
在所述存储阵列层以及所述外围器件层之间形成多个互连层，并在相邻的两个互连层之间均形成介质层；
所述在所述外围器件层与所述存储阵列层之间形成缓冲层，包括:
在所述介质层中形成所述缓冲层。
16.根据权利要求15所述的制造方法，其特征在于，所述在所述介质层中形成所述缓冲层，包括:
在多个介质层中靠近所述外围器件层的介质层中形成所述缓冲层。
17.根据权利要求14所述的制造方法，其特征在于，所述第一元素包括氢元素。
18.根据权利要求14所述的制造方法，其特征在于，所述方法还包括：
在所述存储阵列层上与形成多个互连层不同的表面上形成钝化层；通过所述钝化层至少向所述存储阵列层中提供所述第一元素。
19.根据权利要求15所述的制造方法，其特征在于，所述在所述存储阵列层以及所述外围器件层之间形成多个互连层，包括：
形成连接结构；
在所述外围器件层与所述存储阵列层之间形成缓冲层时，在所述缓冲层中形成通孔，在所述通孔的侧壁形成绝缘层，使得所述连接结构通过所述通孔贯穿所述缓冲层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110313890.1A CN112909007B (zh) | 2021-03-24 | 2021-03-24 | 三维存储器器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110313890.1A CN112909007B (zh) | 2021-03-24 | 2021-03-24 | 三维存储器器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112909007A true CN112909007A (zh) | 2021-06-04 |
| CN112909007B CN112909007B (zh) | 2022-05-10 |
Family
ID=76106227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110313890.1A Active CN112909007B (zh) | 2021-03-24 | 2021-03-24 | 三维存储器器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112909007B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023272558A1 (en) * | 2021-06-30 | 2023-01-05 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device and method for forming the same |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110277391A (zh) * | 2018-03-16 | 2019-09-24 | 东芝存储器株式会社 | 半导体装置及其制造方法 |
| CN110876281A (zh) * | 2019-10-12 | 2020-03-10 | 长江存储科技有限责任公司 | 具有氢阻挡层的三维存储设备及其制造方法 |
| CN110993607A (zh) * | 2019-11-21 | 2020-04-10 | 长江存储科技有限责任公司 | 具有阻挡结构的存储器件及其制备方法 |
| CN111128721A (zh) * | 2019-12-04 | 2020-05-08 | 长江存储科技有限责任公司 | 存储器的制作方法及存储器 |
| CN111162002A (zh) * | 2020-01-02 | 2020-05-15 | 长江存储科技有限责任公司 | 存储器的制作方法及存储器 |
| CN111373533A (zh) * | 2018-05-17 | 2020-07-03 | 桑迪士克科技有限责任公司 | 含有氢扩散阻挡结构的三维存储器装置及其制造方法 |
| CN112041986A (zh) * | 2020-07-31 | 2020-12-04 | 长江存储科技有限责任公司 | 用于形成具有用于阶梯区域的支持结构的三维存储器件的方法 |
-
2021
- 2021-03-24 CN CN202110313890.1A patent/CN112909007B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110277391A (zh) * | 2018-03-16 | 2019-09-24 | 东芝存储器株式会社 | 半导体装置及其制造方法 |
| CN111373533A (zh) * | 2018-05-17 | 2020-07-03 | 桑迪士克科技有限责任公司 | 含有氢扩散阻挡结构的三维存储器装置及其制造方法 |
| CN110876281A (zh) * | 2019-10-12 | 2020-03-10 | 长江存储科技有限责任公司 | 具有氢阻挡层的三维存储设备及其制造方法 |
| CN110993607A (zh) * | 2019-11-21 | 2020-04-10 | 长江存储科技有限责任公司 | 具有阻挡结构的存储器件及其制备方法 |
| CN111128721A (zh) * | 2019-12-04 | 2020-05-08 | 长江存储科技有限责任公司 | 存储器的制作方法及存储器 |
| CN111162002A (zh) * | 2020-01-02 | 2020-05-15 | 长江存储科技有限责任公司 | 存储器的制作方法及存储器 |
| CN112041986A (zh) * | 2020-07-31 | 2020-12-04 | 长江存储科技有限责任公司 | 用于形成具有用于阶梯区域的支持结构的三维存储器件的方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023272558A1 (en) * | 2021-06-30 | 2023-01-05 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device and method for forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112909007B (zh) | 2022-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6316801B1 (en) | Semiconductor device having capacitive element structure and multilevel interconnection structure and method of fabricating the same | |
| CN112074956B (zh) | 具有富氢半导体沟道的三维存储器件 | |
| US10032780B2 (en) | Semiconductor device including dummy metal | |
| KR101715861B1 (ko) | 중수소 어닐링을 이용한 반도체 소자 형성방법 | |
| US20210057376A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN112820735B (zh) | 三维存储器及其制作方法 | |
| CN112909007B (zh) | 三维存储器器件及其制造方法 | |
| CN115547936A (zh) | 半导体结构的制作方法 | |
| US20200303408A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR101734936B1 (ko) | 소자분리 막 아래에 저 저항 영역을 갖는 반도체 소자 | |
| KR20110101979A (ko) | 신뢰성이 향상된 반도체 소자 | |
| JP2000021892A (ja) | 半導体装置の製造方法 | |
| CN210640249U (zh) | 半导体存储器 | |
| JP4211014B2 (ja) | 半導体装置の製造方法 | |
| CN100524698C (zh) | 制造dram半导体存储器的接触结构的方法 | |
| CN108573911B (zh) | 半导体结构及其形成方法 | |
| US20110086468A1 (en) | Assembly of semiconductor chips/wafers | |
| US10651202B2 (en) | 3D circuit transistors with flipped gate | |
| CN109712956B (zh) | 一种晶圆级封装器件及其封装方法 | |
| US11152334B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN116940117A (zh) | 闪存半导体结构、集成芯片、电子设备和制备方法 | |
| CN102468225B (zh) | 熔丝结构及其制作方法 | |
| CN215933602U (zh) | 半导体装置 | |
| US20230070090A1 (en) | Semiconductor structure and method for forming same | |
| US20240098976A1 (en) | Semiconductor device and method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |