JPS60113435A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS60113435A JPS60113435A JP58220604A JP22060483A JPS60113435A JP S60113435 A JPS60113435 A JP S60113435A JP 58220604 A JP58220604 A JP 58220604A JP 22060483 A JP22060483 A JP 22060483A JP S60113435 A JPS60113435 A JP S60113435A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- gas
- type
- silicon carbide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 9
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 33
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 31
- 239000007789 gas Substances 0.000 claims description 22
- 239000012495 reaction gas Substances 0.000 claims description 19
- 238000007086 side reaction Methods 0.000 claims description 9
- FRWYFWZENXDZMU-UHFFFAOYSA-N 2-iodoquinoline Chemical compound C1=CC=CC2=NC(I)=CC=C21 FRWYFWZENXDZMU-UHFFFAOYSA-N 0.000 claims description 8
- 229910052582 BN Inorganic materials 0.000 claims description 8
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 8
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 8
- LTPBRCUWZOMYOC-UHFFFAOYSA-N beryllium oxide Inorganic materials O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 claims description 8
- 230000001681 protective effect Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 claims description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 3
- 229910052790 beryllium Inorganic materials 0.000 claims description 3
- -1 beryllium halide Chemical class 0.000 claims description 3
- 238000002156 mixing Methods 0.000 claims description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 claims description 2
- 229910021529 ammonia Inorganic materials 0.000 claims description 2
- UORVGPXVDQYIDP-UHFFFAOYSA-N borane Chemical compound B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 229910010277 boron hydride Inorganic materials 0.000 claims description 2
- 150000001721 carbon Chemical class 0.000 claims description 2
- 229910002090 carbon oxide Inorganic materials 0.000 claims description 2
- 229910000077 silane Inorganic materials 0.000 claims description 2
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract description 18
- 230000007547 defect Effects 0.000 abstract description 13
- 230000010354 integration Effects 0.000 abstract description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 2
- 239000011574 phosphorus Substances 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 239000012774 insulation material Substances 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- 229910052710 silicon Inorganic materials 0.000 description 22
- 239000010703 silicon Substances 0.000 description 22
- 239000010410 layer Substances 0.000 description 19
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004898 kneading Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- GDMRBHLKSYSMLJ-UHFFFAOYSA-N [F].O=[Si] Chemical compound [F].O=[Si] GDMRBHLKSYSMLJ-UHFFFAOYSA-N 0.000 description 1
- 150000001638 boron Chemical class 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は絶縁膜や保護膜に高抵抗の炭化シリコン膜を使
用して特性の向上部を達成できる半導体装置およびその
製造方法に関するものである。
用して特性の向上部を達成できる半導体装置およびその
製造方法に関するものである。
シリコン等の半導体基板の主面上に回路素子を形成して
なる半導体装置では、素子間の絶縁を行なうアイソレー
ション膜や上下層の導体層の絶縁を行なう層間絶縁膜、
更には素子を外気、水分から保護するためのパッシベー
ション膜等種々の膜が必要とされる。従来この種の膜と
1でシリコン酸化flu (s 102 膜)が利用さ
ねて来ているが、8102膜はシリコンと熱膨張係数が
異なって体積膨張が大きいため、Lば[はシリコン基板
内(単結晶内)に応力を生じさせ結晶欠陥を発生する原
因となっている。このため、S10□膜を厚く形成する
ことはタブ−とさね、5i02膜が薄いことにより増太
さねる配線容量によって素子の高速度化が阻害されると
いう問題が生じている。また、結晶欠陥の発生により素
子の微細化、すなわち高集積化が阻害されるという問題
も生じている。
なる半導体装置では、素子間の絶縁を行なうアイソレー
ション膜や上下層の導体層の絶縁を行なう層間絶縁膜、
更には素子を外気、水分から保護するためのパッシベー
ション膜等種々の膜が必要とされる。従来この種の膜と
1でシリコン酸化flu (s 102 膜)が利用さ
ねて来ているが、8102膜はシリコンと熱膨張係数が
異なって体積膨張が大きいため、Lば[はシリコン基板
内(単結晶内)に応力を生じさせ結晶欠陥を発生する原
因となっている。このため、S10□膜を厚く形成する
ことはタブ−とさね、5i02膜が薄いことにより増太
さねる配線容量によって素子の高速度化が阻害されると
いう問題が生じている。また、結晶欠陥の発生により素
子の微細化、すなわち高集積化が阻害されるという問題
も生じている。
このようなことから、本発明者はsho、膜に代わる種
々の材質について検討を加え、その一つとして炭化シリ
コン(SjC)に着目1また。即ち、特開昭56−66
086号、57−2591号に記載されているように酸
化ベリリウムや窒化ボロン等の不純物を含有するSiC
は絶縁物としての高抵抗を有すると共に、熱膨張係数が
シリコンに略等しくしかも熱伝導率が極めて高く、これ
を前述した絶縁膜や保護膜に使用すれば結晶欠陥の発生
を防止する等前述の問題点を解消し、得ることが考λら
ねる。しか1ながら、この高抵抗SIC11′i粉末材
料をホットプレス法によって成形した焼結体とEで得ら
れるものであるためとわを半導体基板上に形成すること
は事実上不可能であり、問題解決の実現は困難である。
々の材質について検討を加え、その一つとして炭化シリ
コン(SjC)に着目1また。即ち、特開昭56−66
086号、57−2591号に記載されているように酸
化ベリリウムや窒化ボロン等の不純物を含有するSiC
は絶縁物としての高抵抗を有すると共に、熱膨張係数が
シリコンに略等しくしかも熱伝導率が極めて高く、これ
を前述した絶縁膜や保護膜に使用すれば結晶欠陥の発生
を防止する等前述の問題点を解消し、得ることが考λら
ねる。しか1ながら、この高抵抗SIC11′i粉末材
料をホットプレス法によって成形した焼結体とEで得ら
れるものであるためとわを半導体基板上に形成すること
は事実上不可能であり、問題解決の実現は困難である。
なお、モノシラン(SjH,)とプロパン(cs H,
)の化学反応を利用してシリコン基板上K S i C
膜を形成し、発光ダイオード等に利用しようとするもの
が第41回応用物理学会、昭和55年秋、19PM8等
に提案されているが、との5tciけ半導体、すなわち
低抵抗体であり、絶縁膜として利用することけ不可能で
ある。
)の化学反応を利用してシリコン基板上K S i C
膜を形成し、発光ダイオード等に利用しようとするもの
が第41回応用物理学会、昭和55年秋、19PM8等
に提案されているが、との5tciけ半導体、すなわち
低抵抗体であり、絶縁膜として利用することけ不可能で
ある。
本発明の目的は半導体装置の絶縁膜、保護膜に高抵抗の
SIC膜の形成を実現し、こねにより結晶欠陥等の発生
を防止して特性の向上はもとより高速度化、高集積化を
達成できる半導体装置な提供することにある。
SIC膜の形成を実現し、こねにより結晶欠陥等の発生
を防止して特性の向上はもとより高速度化、高集積化を
達成できる半導体装置な提供することにある。
また本発明の目的は半導体基板上vrB抵抗のSiC膜
を形成し、これにより前述の半導体装置の実現を可能に
した半導体装置の製造方法を提供することにある。
を形成し、これにより前述の半導体装置の実現を可能に
した半導体装置の製造方法を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単KG明すれば、下記のとおりである。
を簡単KG明すれば、下記のとおりである。
す々わち、半導体装置の絶縁膜や保護膜等を酸化ベリリ
ウムや窒化ボロン等を含む高抵抗のSiCにて構成する
ことにより、SiCの特有の熱膨張係数によって結晶欠
陥の発生を防止しかつその厚膜化が可能とされ、これに
より特性の向上に加えて高速度化、高集積化が達成でき
る。
ウムや窒化ボロン等を含む高抵抗のSiCにて構成する
ことにより、SiCの特有の熱膨張係数によって結晶欠
陥の発生を防止しかつその厚膜化が可能とされ、これに
より特性の向上に加えて高速度化、高集積化が達成でき
る。
また、炭化シリコン膜を形成する主反応ガスに、酸化ベ
リリウムや窒化ボロンを生ずる副反応ガスを混入して化
学反応させることにより前記高抵抗のSIC膜を堆積形
成し、とtlにより高抵抗のSIC膜を絶縁膜、保護膜
等として構成した半導体装置の製造を可能とするもので
ある。
リリウムや窒化ボロンを生ずる副反応ガスを混入して化
学反応させることにより前記高抵抗のSIC膜を堆積形
成し、とtlにより高抵抗のSIC膜を絶縁膜、保護膜
等として構成した半導体装置の製造を可能とするもので
ある。
〔実施例1〕
第1図(Al−(Dlは本発明をバイポーラトランジス
タに適用した実施例をその製造工程順に示すものである
。
タに適用した実施例をその製造工程順に示すものである
。
先ず、同図(AIのように(100面)、p型で10〜
30Ω・cmの抵抗率のシリコン(Si) 単結晶基板
1の主面に高抵抗の炭化シリコン(8iC)膜2を適宜
厚さに形成している。このSIC膜2はSiCK酸化ベ
リリウム(Bed)を不純物として含んだもので、電気
抵抗率は10′Tないしl QIOΩ壷印の高抵抗で殆
んど絶縁体であり、また熱膨張係数は3 X 10−’
/’C程度でシリコン基板1の熱膨張係数2〜3 X
10−’/’Cと殆んど等しい。更に熱伝導率は0.
5 ail 7cm −8・℃程度で金属と同等以上で
ある。
30Ω・cmの抵抗率のシリコン(Si) 単結晶基板
1の主面に高抵抗の炭化シリコン(8iC)膜2を適宜
厚さに形成している。このSIC膜2はSiCK酸化ベ
リリウム(Bed)を不純物として含んだもので、電気
抵抗率は10′Tないしl QIOΩ壷印の高抵抗で殆
んど絶縁体であり、また熱膨張係数は3 X 10−’
/’C程度でシリコン基板1の熱膨張係数2〜3 X
10−’/’Cと殆んど等しい。更に熱伝導率は0.
5 ail 7cm −8・℃程度で金属と同等以上で
ある。
前記SIC膜2は化学反応による所謂CvD法によって
形成される。すなわち、S I H4HS lH2C1
2+5iHCJa 等のシランガスと、CH4+ ct
”a +c、 H8+ ”2 Ht等の水素化炭素ガス
とからなってstcを形成し得る主反応ガスに、B e
Cll 、 BsF2等のハロゲン化ベリリウムガス
とco、 co、等の酸化炭素とからなる副反応ガスを
少量混入しH,。
形成される。すなわち、S I H4HS lH2C1
2+5iHCJa 等のシランガスと、CH4+ ct
”a +c、 H8+ ”2 Ht等の水素化炭素ガス
とからなってstcを形成し得る主反応ガスに、B e
Cll 、 BsF2等のハロゲン化ベリリウムガス
とco、 co、等の酸化炭素とからなる副反応ガスを
少量混入しH,。
He等のキャリヤガスを流しながら所定の温度に加熱し
たシリコン基板1上で化学反応させることにより、Be
Oを含んだ多結晶のSIC膜2を形成する。加熱温度は
ガスの種類によって異なるが数百度から千度程度である
。
たシリコン基板1上で化学反応させることにより、Be
Oを含んだ多結晶のSIC膜2を形成する。加熱温度は
ガスの種類によって異なるが数百度から千度程度である
。
次に同図(BlのようにSIC膜2を反応性イオンエツ
チング法により選択的にエツチング除去した後、鱈呈さ
れたシリコン基板1の主面にリン等の不純物をイオン打
込等によってドープさせ埋込層3を形成する。その上で
エピタキシャル成長を行ない、同図(C)のようKn型
のエピタキシャル層4を形成する。
チング法により選択的にエツチング除去した後、鱈呈さ
れたシリコン基板1の主面にリン等の不純物をイオン打
込等によってドープさせ埋込層3を形成する。その上で
エピタキシャル成長を行ない、同図(C)のようKn型
のエピタキシャル層4を形成する。
次いでこのエピタキシャル層4の主面に常法によってn
型、p型の不純物を選択的にドープさせることにより、
同図CD+のようにエピタキシャル層4をコレクタCと
し、p型層をベースB、n+層をエミッタEとするバイ
ポーラトランジスタQBを構成できる。5はコレクタコ
ンタクト、6は最終的に表面に被着さねかつ前記コレク
タコンタクト5、ベースB、エミッタEK対応したコン
タクトホールが形成されたSiC膜である。7け配線用
のAl膜である。
型、p型の不純物を選択的にドープさせることにより、
同図CD+のようにエピタキシャル層4をコレクタCと
し、p型層をベースB、n+層をエミッタEとするバイ
ポーラトランジスタQBを構成できる。5はコレクタコ
ンタクト、6は最終的に表面に被着さねかつ前記コレク
タコンタクト5、ベースB、エミッタEK対応したコン
タクトホールが形成されたSiC膜である。7け配線用
のAl膜である。
1、たがって、本実施例では先の81C膜2は素子分離
用の絶縁膜(フィールド絶縁膜)として構成され、後の
SiC膜6は層間絶縁膜と(、て構成されることになる
。そして、この構成によれば、高抵抗のとのSiC膜の
熱膨張係数が前述のようにシリコン基板1の熱膨張係数
に殆んど等し、いため、SiC膜2,6を厚く形成して
もシリコン単結晶内に応力を発生させることはなく結晶
欠陥を発生させることはない。こわにより、結晶欠陥が
ないので素子の微細化、つまり高集積化を可能とし、ま
た厚膜に形成できるので配線容量を低減して素子の高速
化が達成できる。更に、熱伝導率が高いので素子表面の
放熱性が向上できるという利点もある。
用の絶縁膜(フィールド絶縁膜)として構成され、後の
SiC膜6は層間絶縁膜と(、て構成されることになる
。そして、この構成によれば、高抵抗のとのSiC膜の
熱膨張係数が前述のようにシリコン基板1の熱膨張係数
に殆んど等し、いため、SiC膜2,6を厚く形成して
もシリコン単結晶内に応力を発生させることはなく結晶
欠陥を発生させることはない。こわにより、結晶欠陥が
ないので素子の微細化、つまり高集積化を可能とし、ま
た厚膜に形成できるので配線容量を低減して素子の高速
化が達成できる。更に、熱伝導率が高いので素子表面の
放熱性が向上できるという利点もある。
〔実施例2〕
第2図(Al−(Elは本発明をMOB型電界効果トラ
ンジスタに適用jた実施例をその製造工程順に示すもの
である。
ンジスタに適用jた実施例をその製造工程順に示すもの
である。
先ず、同図(AlのようK(100)面、p型で1〜5
Ω・cmの抵抗率のシリコン基板11の表面に810、
膜I2を形成し、かつこれを所定の形状にバターニング
t、、 fc後に、との5tO2膜12を今度はマスク
と(−でシリコン基板110表面を反応性イオンエツチ
ング法により選択エツチング[7゜同図(B)のように
凹部13を形成する。
Ω・cmの抵抗率のシリコン基板11の表面に810、
膜I2を形成し、かつこれを所定の形状にバターニング
t、、 fc後に、との5tO2膜12を今度はマスク
と(−でシリコン基板110表面を反応性イオンエツチ
ング法により選択エツチング[7゜同図(B)のように
凹部13を形成する。
次いで、同図(C1のように前記凹部13を埋める程度
の厚さに高抵抗のSiC膜14を全面にデポジションシ
1.その後凸状に形成された部分のSIC膜14を選択
エツチングすることにより、同図(DJのようにSIC
膜14を素子間分離用絶縁膜とした基板に構成される。
の厚さに高抵抗のSiC膜14を全面にデポジションシ
1.その後凸状に形成された部分のSIC膜14を選択
エツチングすることにより、同図(DJのようにSIC
膜14を素子間分離用絶縁膜とした基板に構成される。
前記81C膜14け前例とは異なって5IcK窒化ボロ
ンな不純物として含む構成とされているが、絶縁体とし
ての高抵抗、シリコンに等しい熱膨張率、高い熱伝導率
を有する等の点は同じ1゛ある。また、このSIC膜1
4もCVD法によって堆積形成されるが、反応ガスは前
例と異なる。すなわち、SICを形成するための主反応
ガスは5IC14等の塩化硅素ガスとCCl4の塩化炭
素カスとの混合ガスであり、これに混入する副反応ガス
けB、H,の水素化ボロンガスまたはB Cl、 、
B F3BBr3等のハロゲン化ボロンガスと、NH,
の窒化水素ガスまたはNo、 No、等の酸化窒素ガス
との混合ガスを使用している。これらの主反応ガスと副
反応ガスとをHt 、 He 等のキャリヤガスと共に
流し、所定の温度に加熱したシリコン基板11上で化学
反応させることにより前記SiC膜14を形成できる。
ンな不純物として含む構成とされているが、絶縁体とし
ての高抵抗、シリコンに等しい熱膨張率、高い熱伝導率
を有する等の点は同じ1゛ある。また、このSIC膜1
4もCVD法によって堆積形成されるが、反応ガスは前
例と異なる。すなわち、SICを形成するための主反応
ガスは5IC14等の塩化硅素ガスとCCl4の塩化炭
素カスとの混合ガスであり、これに混入する副反応ガス
けB、H,の水素化ボロンガスまたはB Cl、 、
B F3BBr3等のハロゲン化ボロンガスと、NH,
の窒化水素ガスまたはNo、 No、等の酸化窒素ガス
との混合ガスを使用している。これらの主反応ガスと副
反応ガスとをHt 、 He 等のキャリヤガスと共に
流し、所定の温度に加熱したシリコン基板11上で化学
反応させることにより前記SiC膜14を形成できる。
次いで同図(Elのように810.膜15をゲート絶縁
膜として形成]た上でポリシリコンによるゲート16、
N型不純物の基板へのイオン打込みによるソース層】7
、ドレイン層18を夫々形fffることによりMO8m
lf界効果トランジスタQアを構成できる。図中、19
はPSG等の層間絶縁膜、20はAl配線である。
膜として形成]た上でポリシリコンによるゲート16、
N型不純物の基板へのイオン打込みによるソース層】7
、ドレイン層18を夫々形fffることによりMO8m
lf界効果トランジスタQアを構成できる。図中、19
はPSG等の層間絶縁膜、20はAl配線である。
本実施例においても素子間分離用の絶縁膜を高抵抗のS
IC膜14にて形成しているので、その熱膨張係数がシ
リコン基板に等1くて結晶欠陥の発生を防止し素子の高
集積化を実現できる一方、厚膜に形成できることから配
線容量を低減(7て高速度化を達成できる。また、高熱
伝導率によって放熱効果を向上できることはいうまでも
ない。
IC膜14にて形成しているので、その熱膨張係数がシ
リコン基板に等1くて結晶欠陥の発生を防止し素子の高
集積化を実現できる一方、厚膜に形成できることから配
線容量を低減(7て高速度化を達成できる。また、高熱
伝導率によって放熱効果を向上できることはいうまでも
ない。
〔実施例3〕
第3図は本発明をMIS型電界効果トランジスタに適用
[、た実施例の断面構成図を示し、でいる。
[、た実施例の断面構成図を示し、でいる。
図示のようにp型シリコン基板2Jの主面には素子分離
用絶縁膜22とし、て高抵抗SIC膜を形成(、でいる
。また、ゲート絶縁膜23にはSIO,膜を利用しその
上にポリシリコンにてゲート電、極24とキャパシタ電
極25を形放し、また基板21主面にはN型のソース層
26とドレイン層27を形成している。更に本例では、
層間絶縁膜28にも高抵抗SiC膜を利用して、かつこ
のSiC膜の一部28aはキャパシタCの誘電1体とし
ても構成さねている。この層間絶縁膜28上には所定の
パターンのA7配線29が形成され、コンタクトホール
を介(−で前記ソース層26、ドレイン層27π接続さ
名ると共に、一部29aはキャパシタ電極として構成さ
れる。その上更に本例ではファイナルパッシベーション
膜30としても高抵抗SIC膜が利用さねている、 本実施例においても前記各実施例と同様の効果を奏12
得るのはもとより、ファイナルパ・ンシベーションとし
てのSiC膜は緻密〒化学的に安定な膜であるため、外
気、水分から素子を保護するのに大きな効果を発揮する
。
用絶縁膜22とし、て高抵抗SIC膜を形成(、でいる
。また、ゲート絶縁膜23にはSIO,膜を利用しその
上にポリシリコンにてゲート電、極24とキャパシタ電
極25を形放し、また基板21主面にはN型のソース層
26とドレイン層27を形成している。更に本例では、
層間絶縁膜28にも高抵抗SiC膜を利用して、かつこ
のSiC膜の一部28aはキャパシタCの誘電1体とし
ても構成さねている。この層間絶縁膜28上には所定の
パターンのA7配線29が形成され、コンタクトホール
を介(−で前記ソース層26、ドレイン層27π接続さ
名ると共に、一部29aはキャパシタ電極として構成さ
れる。その上更に本例ではファイナルパッシベーション
膜30としても高抵抗SIC膜が利用さねている、 本実施例においても前記各実施例と同様の効果を奏12
得るのはもとより、ファイナルパ・ンシベーションとし
てのSiC膜は緻密〒化学的に安定な膜であるため、外
気、水分から素子を保護するのに大きな効果を発揮する
。
〔効果]
(1) 半導体装置の絶縁膜や保護膜を酸化ベリリウム
や窒化ボロンを含む高抵抗のSIC膜で構成しているn
で、このSiC膜の熱膨張係数がシリコンと殆んど等し
いことから熱変化によってもシリコン単結晶内Ksic
膜が原因とされる応力が発生することはなく、したがっ
て結晶欠陥も生じることはない。
や窒化ボロンを含む高抵抗のSIC膜で構成しているn
で、このSiC膜の熱膨張係数がシリコンと殆んど等し
いことから熱変化によってもシリコン単結晶内Ksic
膜が原因とされる応力が発生することはなく、したがっ
て結晶欠陥も生じることはない。
(2)SIC膜を形成しても結晶欠陥が発生しないので
、素子を微細に形成I、でも欠陥による特性の劣化が生
ずることもなく、素子の高集積化が実現できる。
、素子を微細に形成I、でも欠陥による特性の劣化が生
ずることもなく、素子の高集積化が実現できる。
(3)SiC膜による結晶欠陥がないのでSIC膜を厚
く形成することが可能になり、こねにより配線容量の低
減を図って素子の高速度化を実現できる。
く形成することが可能になり、こねにより配線容量の低
減を図って素子の高速度化を実現できる。
(4)高抵抗のSiC膜を、炭化シリコンを形成する主
反応ガスに、酸化ベリリウムや窒化ボロンを生ずる副反
応ガスを混入して化学反応させることにより形成してい
るので、微細パターンの形成を容易に行ない得ると共に
、所要の膜厚SiC膜を容易に得ることができる。
反応ガスに、酸化ベリリウムや窒化ボロンを生ずる副反
応ガスを混入して化学反応させることにより形成してい
るので、微細パターンの形成を容易に行ない得ると共に
、所要の膜厚SiC膜を容易に得ることができる。
以上本発明者によってなさtまた発明を実施例にもとす
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
たとえば、81C膜の形成は前述のCVD法に限らねる
ものではなく、同様な主反応ガスと副反応ガスを使用し
たプラズマCVD法やグロー放電。
ものではなく、同様な主反応ガスと副反応ガスを使用し
たプラズマCVD法やグロー放電。
法でもよい。また、低温条件下で膜を形成した場合には
後工程で熱処理を行なって絶縁膜の特性を向上させるよ
うに(−でもよい。更に、水素化炭素ガス中でシリコン
を真空蒸着または高周波スノク・ンタリングしながらB
ooやBNを副原料として同時にこれを真空蒸着または
高周波スパフタリングさせて高抵抗SiC膜を形成l−
でもよい。
後工程で熱処理を行なって絶縁膜の特性を向上させるよ
うに(−でもよい。更に、水素化炭素ガス中でシリコン
を真空蒸着または高周波スノク・ンタリングしながらB
ooやBNを副原料として同時にこれを真空蒸着または
高周波スパフタリングさせて高抵抗SiC膜を形成l−
でもよい。
また、単結晶基板の材料はシリコン以外KGaAs等の
化合物半導体であってもよい。
化合物半導体であってもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるバイポーラトランジ
スタやMO8型電界効果トランジスタに適用した場合に
ついて説明+fcがこれに限定されるものではなく、i
c、LSIはもとよりダイオードや大電力用整流素子に
も同様に適用できる。
をその背景となった利用分野であるバイポーラトランジ
スタやMO8型電界効果トランジスタに適用した場合に
ついて説明+fcがこれに限定されるものではなく、i
c、LSIはもとよりダイオードや大電力用整流素子に
も同様に適用できる。
第1図(A)〜(D)は不発−の第1実施例を製造工程
順に示す断面図、 第2図(Al−(Elは第2実施例を製造工程順に示す
断面図、 第3図は第3実施例の断面図である。 1・・・シリコン基板、2・・・SIC膜、4・・・エ
ピタキシャル層、6・・・S1C膜、11・・・シリコ
ン基板、14・・・SiC膜、16・・・ゲート電極、
17・・・ソース層、18・・・ドレイン層、19・・
・PSG、21・・・シリコン基板、22・・・SIC
膜、23・・・8102膜、24・・・ゲート電極、2
5・・・キャパシタ電極、26・・・ソース層、27・
・・ドレイン層、28・・・SIC膜、28a・・・誘
電体、29・・・AJ配線、30・・・SiC膜。 代理人 弁理士 高 橋 明 夫 第 2 図 (a) 第 3 図 ρ
順に示す断面図、 第2図(Al−(Elは第2実施例を製造工程順に示す
断面図、 第3図は第3実施例の断面図である。 1・・・シリコン基板、2・・・SIC膜、4・・・エ
ピタキシャル層、6・・・S1C膜、11・・・シリコ
ン基板、14・・・SiC膜、16・・・ゲート電極、
17・・・ソース層、18・・・ドレイン層、19・・
・PSG、21・・・シリコン基板、22・・・SIC
膜、23・・・8102膜、24・・・ゲート電極、2
5・・・キャパシタ電極、26・・・ソース層、27・
・・ドレイン層、28・・・SIC膜、28a・・・誘
電体、29・・・AJ配線、30・・・SiC膜。 代理人 弁理士 高 橋 明 夫 第 2 図 (a) 第 3 図 ρ
Claims (1)
- 【特許請求の範囲】 1、半導体装置の絶縁膜、保護膜等を高抵抗の炭化シリ
コン膜にて構成したことを特徴とする半導体装置。 2、炭化シリコン膜は炭化シリコン内に酸化ベリリウム
や窒化ボロン等の不純物を含んでなる特許請求の範囲第
1項記載の半導体装置。 3、炭化シリコン膜は107Ω・cm以上の電気抵抗率
を有する特許請求の範囲第2項記載の半導体装置。 4、半導体装置の絶縁膜や保護膜等として形成する高抵
抗炭化シリコン膜を、炭化シリコンを形成する主反応ガ
スに酸化ベリリウムや窒化ボロンを生ずる副反応ガスを
混入して化学反応させることにより、半導体基板上に堆
積形成することを特徴とする半導体装置の製造方法。 5、主反応ガスはシランガスと水素化炭素ガスとからな
る特許請求の範囲第4項記載の半導体装置の製造方法。 6、主反応ガスが塩化硅素ガスと塩化炭素ガスとからな
る特許請求の範囲第4項記載の半導体装置の製造方法。 7、 副反応ガスがハロゲン化ベリリウムガスと酸化炭
素カスとからなる特許請求の範囲第4項記載の半導体装
置の製造方法。 8、 副反応ガスが水素化ボロンガス、ハロゲン化ボロ
ンガスの少なくとも1種と、窒化水素ガス、酸化窒素ガ
スの少なくとも1種とからなる特許請求の範囲第4項記
載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58220604A JPS60113435A (ja) | 1983-11-25 | 1983-11-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58220604A JPS60113435A (ja) | 1983-11-25 | 1983-11-25 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60113435A true JPS60113435A (ja) | 1985-06-19 |
Family
ID=16753576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58220604A Pending JPS60113435A (ja) | 1983-11-25 | 1983-11-25 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60113435A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4960717A (en) * | 1985-10-31 | 1990-10-02 | International Business Machines Corporation | Fabrication of dielectrically isolated integrated circuit devices |
JPH03290948A (ja) * | 1989-12-20 | 1991-12-20 | Nec Corp | 半導体装置 |
US5229625A (en) * | 1986-08-18 | 1993-07-20 | Sharp Kabushiki Kaisha | Schottky barrier gate type field effect transistor |
US5444014A (en) * | 1994-12-16 | 1995-08-22 | Electronics And Telecommunications Research Institute | Method for fabricating semiconductor device |
US5804483A (en) * | 1996-07-11 | 1998-09-08 | Abb Research Ltd. | Method for producing a channel region layer in a sic-layer for a voltage controlled semiconductor device |
JP2006165013A (ja) * | 2004-12-02 | 2006-06-22 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
JP2015503215A (ja) * | 2011-10-26 | 2015-01-29 | アンヴィル セミコンダクターズ リミテッド | 炭化ケイ素エピタキシャル成長法 |
-
1983
- 1983-11-25 JP JP58220604A patent/JPS60113435A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4960717A (en) * | 1985-10-31 | 1990-10-02 | International Business Machines Corporation | Fabrication of dielectrically isolated integrated circuit devices |
US5229625A (en) * | 1986-08-18 | 1993-07-20 | Sharp Kabushiki Kaisha | Schottky barrier gate type field effect transistor |
JPH03290948A (ja) * | 1989-12-20 | 1991-12-20 | Nec Corp | 半導体装置 |
US5444014A (en) * | 1994-12-16 | 1995-08-22 | Electronics And Telecommunications Research Institute | Method for fabricating semiconductor device |
US5804483A (en) * | 1996-07-11 | 1998-09-08 | Abb Research Ltd. | Method for producing a channel region layer in a sic-layer for a voltage controlled semiconductor device |
JP2006165013A (ja) * | 2004-12-02 | 2006-06-22 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
JP2015503215A (ja) * | 2011-10-26 | 2015-01-29 | アンヴィル セミコンダクターズ リミテッド | 炭化ケイ素エピタキシャル成長法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4507171A (en) | Method for contacting a narrow width PN junction region | |
TWI227036B (en) | Method of manufacturing semiconductor device | |
US4081292A (en) | Method of manufacturing a semi-insulating silicon layer | |
CN100352035C (zh) | 用于高纵横比半导体器件的掺硼氮化钛层 | |
JPH10199881A (ja) | 半導体装置の製造方法 | |
US8829649B2 (en) | Semiconductor device having a resistive element including a TaSiN layer | |
JPS60113435A (ja) | 半導体装置およびその製造方法 | |
US6861339B2 (en) | Method for fabricating laminated silicon gate electrode | |
JPS6084824A (ja) | 半導体装置の製造方法 | |
JPH0387047A (ja) | 半導体装置 | |
US6525401B2 (en) | Semiconductor device for integrated injection logic cell and process for fabricating the same | |
JPS5933874A (ja) | 絶縁ゲ−ト型電界効果トランジスタの製法 | |
JPH04192466A (ja) | 半導体基板の製造方法 | |
JPS6058651A (ja) | 半導体装置 | |
JP3416205B2 (ja) | 半導体装置およびその製造方法 | |
JP2540724B2 (ja) | 半導体装置の作製方法 | |
JPS58155739A (ja) | 半導体装置 | |
JPH0467632A (ja) | 半導体装置の多層配線の形成方法 | |
KR800001340B1 (ko) | 반도체 장치 | |
TW434781B (en) | Capacitor used in semiconductor chips | |
JPH0115137B2 (ja) | ||
JPS6298660A (ja) | 半導体装置 | |
US20050130384A1 (en) | Method for manufacturing resistor of a semiconductor device | |
JPH0330431A (ja) | バイポーラ半導体装置およびその製造方法 | |
JPS62154772A (ja) | 3次元半導体デバイス |