JPS60113435A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS60113435A JPS60113435A JP58220604A JP22060483A JPS60113435A JP S60113435 A JPS60113435 A JP S60113435A JP 58220604 A JP58220604 A JP 58220604A JP 22060483 A JP22060483 A JP 22060483A JP S60113435 A JPS60113435 A JP S60113435A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- gas
- type
- silicon carbide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は絶縁膜や保護膜に高抵抗の炭化シリコン膜を使
用して特性の向上部を達成できる半導体装置およびその
製造方法に関するものである。
用して特性の向上部を達成できる半導体装置およびその
製造方法に関するものである。
シリコン等の半導体基板の主面上に回路素子を形成して
なる半導体装置では、素子間の絶縁を行なうアイソレー
ション膜や上下層の導体層の絶縁を行なう層間絶縁膜、
更には素子を外気、水分から保護するためのパッシベー
ション膜等種々の膜が必要とされる。従来この種の膜と
１でシリコン酸化ｆｌｕ （ｓ １０２ 膜）が利用さ
ねて来ているが、８１０２膜はシリコンと熱膨張係数が
異なって体積膨張が大きいため、Ｌば［はシリコン基板
内（単結晶内）に応力を生じさせ結晶欠陥を発生する原
因となっている。このため、Ｓ１０□膜を厚く形成する
ことはタブ−とさね、５ｉ０２膜が薄いことにより増太
さねる配線容量によって素子の高速度化が阻害されると
いう問題が生じている。また、結晶欠陥の発生により素
子の微細化、すなわち高集積化が阻害されるという問題
も生じている。
なる半導体装置では、素子間の絶縁を行なうアイソレー
ション膜や上下層の導体層の絶縁を行なう層間絶縁膜、
更には素子を外気、水分から保護するためのパッシベー
ション膜等種々の膜が必要とされる。従来この種の膜と
１でシリコン酸化ｆｌｕ （ｓ １０２ 膜）が利用さ
ねて来ているが、８１０２膜はシリコンと熱膨張係数が
異なって体積膨張が大きいため、Ｌば［はシリコン基板
内（単結晶内）に応力を生じさせ結晶欠陥を発生する原
因となっている。このため、Ｓ１０□膜を厚く形成する
ことはタブ−とさね、５ｉ０２膜が薄いことにより増太
さねる配線容量によって素子の高速度化が阻害されると
いう問題が生じている。また、結晶欠陥の発生により素
子の微細化、すなわち高集積化が阻害されるという問題
も生じている。
このようなことから、本発明者はｓｈｏ、膜に代わる種
々の材質について検討を加え、その一つとして炭化シリ
コン（ＳｊＣ）に着目１また。即ち、特開昭５６−６６
０８６号、５７−２５９１号に記載されているように酸
化ベリリウムや窒化ボロン等の不純物を含有するＳｉＣ
は絶縁物としての高抵抗を有すると共に、熱膨張係数が
シリコンに略等しくしかも熱伝導率が極めて高く、これ
を前述した絶縁膜や保護膜に使用すれば結晶欠陥の発生
を防止する等前述の問題点を解消し、得ることが考λら
ねる。しか１ながら、この高抵抗ＳＩＣ１１′ｉ粉末材
料をホットプレス法によって成形した焼結体とＥで得ら
れるものであるためとわを半導体基板上に形成すること
は事実上不可能であり、問題解決の実現は困難である。
々の材質について検討を加え、その一つとして炭化シリ
コン（ＳｊＣ）に着目１また。即ち、特開昭５６−６６
０８６号、５７−２５９１号に記載されているように酸
化ベリリウムや窒化ボロン等の不純物を含有するＳｉＣ
は絶縁物としての高抵抗を有すると共に、熱膨張係数が
シリコンに略等しくしかも熱伝導率が極めて高く、これ
を前述した絶縁膜や保護膜に使用すれば結晶欠陥の発生
を防止する等前述の問題点を解消し、得ることが考λら
ねる。しか１ながら、この高抵抗ＳＩＣ１１′ｉ粉末材
料をホットプレス法によって成形した焼結体とＥで得ら
れるものであるためとわを半導体基板上に形成すること
は事実上不可能であり、問題解決の実現は困難である。
なお、モノシラン（ＳｊＨ，）とプロパン（ｃｓ Ｈ，
）の化学反応を利用してシリコン基板上Ｋ Ｓ ｉ Ｃ
膜を形成し、発光ダイオード等に利用しようとするもの
が第４１回応用物理学会、昭和５５年秋、１９ＰＭ８等
に提案されているが、との５ｔｃｉけ半導体、すなわち
低抵抗体であり、絶縁膜として利用することけ不可能で
ある。
）の化学反応を利用してシリコン基板上Ｋ Ｓ ｉ Ｃ
膜を形成し、発光ダイオード等に利用しようとするもの
が第４１回応用物理学会、昭和５５年秋、１９ＰＭ８等
に提案されているが、との５ｔｃｉけ半導体、すなわち
低抵抗体であり、絶縁膜として利用することけ不可能で
ある。
本発明の目的は半導体装置の絶縁膜、保護膜に高抵抗の
ＳＩＣ膜の形成を実現し、こねにより結晶欠陥等の発生
を防止して特性の向上はもとより高速度化、高集積化を
達成できる半導体装置な提供することにある。
ＳＩＣ膜の形成を実現し、こねにより結晶欠陥等の発生
を防止して特性の向上はもとより高速度化、高集積化を
達成できる半導体装置な提供することにある。
また本発明の目的は半導体基板上ｖｒＢ抵抗のＳｉＣ膜
を形成し、これにより前述の半導体装置の実現を可能に
した半導体装置の製造方法を提供することにある。
を形成し、これにより前述の半導体装置の実現を可能に
した半導体装置の製造方法を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単ＫＧ明すれば、下記のとおりである。
を簡単ＫＧ明すれば、下記のとおりである。
す々わち、半導体装置の絶縁膜や保護膜等を酸化ベリリ
ウムや窒化ボロン等を含む高抵抗のＳｉＣにて構成する
ことにより、ＳｉＣの特有の熱膨張係数によって結晶欠
陥の発生を防止しかつその厚膜化が可能とされ、これに
より特性の向上に加えて高速度化、高集積化が達成でき
る。
ウムや窒化ボロン等を含む高抵抗のＳｉＣにて構成する
ことにより、ＳｉＣの特有の熱膨張係数によって結晶欠
陥の発生を防止しかつその厚膜化が可能とされ、これに
より特性の向上に加えて高速度化、高集積化が達成でき
る。
また、炭化シリコン膜を形成する主反応ガスに、酸化ベ
リリウムや窒化ボロンを生ずる副反応ガスを混入して化
学反応させることにより前記高抵抗のＳＩＣ膜を堆積形
成し、とｔｌにより高抵抗のＳＩＣ膜を絶縁膜、保護膜
等として構成した半導体装置の製造を可能とするもので
ある。
リリウムや窒化ボロンを生ずる副反応ガスを混入して化
学反応させることにより前記高抵抗のＳＩＣ膜を堆積形
成し、とｔｌにより高抵抗のＳＩＣ膜を絶縁膜、保護膜
等として構成した半導体装置の製造を可能とするもので
ある。
〔実施例１〕
第１図（Ａｌ−（Ｄｌは本発明をバイポーラトランジス
タに適用した実施例をその製造工程順に示すものである
。
タに適用した実施例をその製造工程順に示すものである
。
先ず、同図（ＡＩのように（１００面）、ｐ型で１０〜
３０Ω・ｃｍの抵抗率のシリコン（Ｓｉ） 単結晶基板
１の主面に高抵抗の炭化シリコン（８ｉＣ）膜２を適宜
厚さに形成している。このＳＩＣ膜２はＳｉＣＫ酸化ベ
リリウム（Ｂｅｄ）を不純物として含んだもので、電気
抵抗率は１０′Ｔないしｌ ＱＩＯΩ壷印の高抵抗で殆
んど絶縁体であり、また熱膨張係数は３ Ｘ １０−’
／’Ｃ程度でシリコン基板１の熱膨張係数２〜３ Ｘ
１０−’／’Ｃと殆んど等しい。更に熱伝導率は０．
５ ａｉｌ ７ｃｍ −８・℃程度で金属と同等以上で
ある。
３０Ω・ｃｍの抵抗率のシリコン（Ｓｉ） 単結晶基板
１の主面に高抵抗の炭化シリコン（８ｉＣ）膜２を適宜
厚さに形成している。このＳＩＣ膜２はＳｉＣＫ酸化ベ
リリウム（Ｂｅｄ）を不純物として含んだもので、電気
抵抗率は１０′Ｔないしｌ ＱＩＯΩ壷印の高抵抗で殆
んど絶縁体であり、また熱膨張係数は３ Ｘ １０−’
／’Ｃ程度でシリコン基板１の熱膨張係数２〜３ Ｘ
１０−’／’Ｃと殆んど等しい。更に熱伝導率は０．
５ ａｉｌ ７ｃｍ −８・℃程度で金属と同等以上で
ある。
前記ＳＩＣ膜２は化学反応による所謂ＣｖＤ法によって
形成される。すなわち、Ｓ Ｉ Ｈ４ＨＳ ｌＨ２Ｃ１
２＋５ｉＨＣＪａ 等のシランガスと、ＣＨ４＋ ｃｔ
”ａ ＋ｃ、 Ｈ８＋ ”２ Ｈｔ等の水素化炭素ガス
とからなってｓｔｃを形成し得る主反応ガスに、Ｂ ｅ
Ｃｌｌ 、 ＢｓＦ２等のハロゲン化ベリリウムガス
とｃｏ、 ｃｏ、等の酸化炭素とからなる副反応ガスを
少量混入しＨ，。
形成される。すなわち、Ｓ Ｉ Ｈ４ＨＳ ｌＨ２Ｃ１
２＋５ｉＨＣＪａ 等のシランガスと、ＣＨ４＋ ｃｔ
”ａ ＋ｃ、 Ｈ８＋ ”２ Ｈｔ等の水素化炭素ガス
とからなってｓｔｃを形成し得る主反応ガスに、Ｂ ｅ
Ｃｌｌ 、 ＢｓＦ２等のハロゲン化ベリリウムガス
とｃｏ、 ｃｏ、等の酸化炭素とからなる副反応ガスを
少量混入しＨ，。
Ｈｅ等のキャリヤガスを流しながら所定の温度に加熱し
たシリコン基板１上で化学反応させることにより、Ｂｅ
Ｏを含んだ多結晶のＳＩＣ膜２を形成する。加熱温度は
ガスの種類によって異なるが数百度から千度程度である
。
たシリコン基板１上で化学反応させることにより、Ｂｅ
Ｏを含んだ多結晶のＳＩＣ膜２を形成する。加熱温度は
ガスの種類によって異なるが数百度から千度程度である
。
次に同図（ＢｌのようにＳＩＣ膜２を反応性イオンエツ
チング法により選択的にエツチング除去した後、鱈呈さ
れたシリコン基板１の主面にリン等の不純物をイオン打
込等によってドープさせ埋込層３を形成する。その上で
エピタキシャル成長を行ない、同図（Ｃ）のようＫｎ型
のエピタキシャル層４を形成する。
チング法により選択的にエツチング除去した後、鱈呈さ
れたシリコン基板１の主面にリン等の不純物をイオン打
込等によってドープさせ埋込層３を形成する。その上で
エピタキシャル成長を行ない、同図（Ｃ）のようＫｎ型
のエピタキシャル層４を形成する。
次いでこのエピタキシャル層４の主面に常法によってｎ
型、ｐ型の不純物を選択的にドープさせることにより、
同図ＣＤ＋のようにエピタキシャル層４をコレクタＣと
し、ｐ型層をベースＢ、ｎ＋層をエミッタＥとするバイ
ポーラトランジスタＱＢを構成できる。５はコレクタコ
ンタクト、６は最終的に表面に被着さねかつ前記コレク
タコンタクト５、ベースＢ、エミッタＥＫ対応したコン
タクトホールが形成されたＳｉＣ膜である。７け配線用
のＡｌ膜である。
型、ｐ型の不純物を選択的にドープさせることにより、
同図ＣＤ＋のようにエピタキシャル層４をコレクタＣと
し、ｐ型層をベースＢ、ｎ＋層をエミッタＥとするバイ
ポーラトランジスタＱＢを構成できる。５はコレクタコ
ンタクト、６は最終的に表面に被着さねかつ前記コレク
タコンタクト５、ベースＢ、エミッタＥＫ対応したコン
タクトホールが形成されたＳｉＣ膜である。７け配線用
のＡｌ膜である。
１、たがって、本実施例では先の８１Ｃ膜２は素子分離
用の絶縁膜（フィールド絶縁膜）として構成され、後の
ＳｉＣ膜６は層間絶縁膜と（、て構成されることになる
。そして、この構成によれば、高抵抗のとのＳｉＣ膜の
熱膨張係数が前述のようにシリコン基板１の熱膨張係数
に殆んど等し、いため、ＳｉＣ膜２，６を厚く形成して
もシリコン単結晶内に応力を発生させることはなく結晶
欠陥を発生させることはない。こわにより、結晶欠陥が
ないので素子の微細化、つまり高集積化を可能とし、ま
た厚膜に形成できるので配線容量を低減して素子の高速
化が達成できる。更に、熱伝導率が高いので素子表面の
放熱性が向上できるという利点もある。
用の絶縁膜（フィールド絶縁膜）として構成され、後の
ＳｉＣ膜６は層間絶縁膜と（、て構成されることになる
。そして、この構成によれば、高抵抗のとのＳｉＣ膜の
熱膨張係数が前述のようにシリコン基板１の熱膨張係数
に殆んど等し、いため、ＳｉＣ膜２，６を厚く形成して
もシリコン単結晶内に応力を発生させることはなく結晶
欠陥を発生させることはない。こわにより、結晶欠陥が
ないので素子の微細化、つまり高集積化を可能とし、ま
た厚膜に形成できるので配線容量を低減して素子の高速
化が達成できる。更に、熱伝導率が高いので素子表面の
放熱性が向上できるという利点もある。
〔実施例２〕
第２図（Ａｌ−（Ｅｌは本発明をＭＯＢ型電界効果トラ
ンジスタに適用ｊた実施例をその製造工程順に示すもの
である。
ンジスタに適用ｊた実施例をその製造工程順に示すもの
である。
先ず、同図（ＡｌのようＫ（１００）面、ｐ型で１〜５
Ω・ｃｍの抵抗率のシリコン基板１１の表面に８１０、
膜Ｉ２を形成し、かつこれを所定の形状にバターニング
ｔ、、 ｆｃ後に、との５ｔＯ２膜１２を今度はマスク
と（−でシリコン基板１１０表面を反応性イオンエツチ
ング法により選択エツチング［７゜同図（Ｂ）のように
凹部１３を形成する。
Ω・ｃｍの抵抗率のシリコン基板１１の表面に８１０、
膜Ｉ２を形成し、かつこれを所定の形状にバターニング
ｔ、、 ｆｃ後に、との５ｔＯ２膜１２を今度はマスク
と（−でシリコン基板１１０表面を反応性イオンエツチ
ング法により選択エツチング［７゜同図（Ｂ）のように
凹部１３を形成する。
次いで、同図（Ｃ１のように前記凹部１３を埋める程度
の厚さに高抵抗のＳｉＣ膜１４を全面にデポジションシ
１．その後凸状に形成された部分のＳＩＣ膜１４を選択
エツチングすることにより、同図（ＤＪのようにＳＩＣ
膜１４を素子間分離用絶縁膜とした基板に構成される。
の厚さに高抵抗のＳｉＣ膜１４を全面にデポジションシ
１．その後凸状に形成された部分のＳＩＣ膜１４を選択
エツチングすることにより、同図（ＤＪのようにＳＩＣ
膜１４を素子間分離用絶縁膜とした基板に構成される。
前記８１Ｃ膜１４け前例とは異なって５ＩｃＫ窒化ボロ
ンな不純物として含む構成とされているが、絶縁体とし
ての高抵抗、シリコンに等しい熱膨張率、高い熱伝導率
を有する等の点は同じ１゛ある。また、このＳＩＣ膜１
４もＣＶＤ法によって堆積形成されるが、反応ガスは前
例と異なる。すなわち、ＳＩＣを形成するための主反応
ガスは５ＩＣ１４等の塩化硅素ガスとＣＣｌ４の塩化炭
素カスとの混合ガスであり、これに混入する副反応ガス
けＢ、Ｈ，の水素化ボロンガスまたはＢ Ｃｌ、 、
Ｂ Ｆ３ＢＢｒ３等のハロゲン化ボロンガスと、ＮＨ，
の窒化水素ガスまたはＮｏ、 Ｎｏ、等の酸化窒素ガス
との混合ガスを使用している。これらの主反応ガスと副
反応ガスとをＨｔ 、 Ｈｅ 等のキャリヤガスと共に
流し、所定の温度に加熱したシリコン基板１１上で化学
反応させることにより前記ＳｉＣ膜１４を形成できる。
ンな不純物として含む構成とされているが、絶縁体とし
ての高抵抗、シリコンに等しい熱膨張率、高い熱伝導率
を有する等の点は同じ１゛ある。また、このＳＩＣ膜１
４もＣＶＤ法によって堆積形成されるが、反応ガスは前
例と異なる。すなわち、ＳＩＣを形成するための主反応
ガスは５ＩＣ１４等の塩化硅素ガスとＣＣｌ４の塩化炭
素カスとの混合ガスであり、これに混入する副反応ガス
けＢ、Ｈ，の水素化ボロンガスまたはＢ Ｃｌ、 、
Ｂ Ｆ３ＢＢｒ３等のハロゲン化ボロンガスと、ＮＨ，
の窒化水素ガスまたはＮｏ、 Ｎｏ、等の酸化窒素ガス
との混合ガスを使用している。これらの主反応ガスと副
反応ガスとをＨｔ 、 Ｈｅ 等のキャリヤガスと共に
流し、所定の温度に加熱したシリコン基板１１上で化学
反応させることにより前記ＳｉＣ膜１４を形成できる。
次いで同図（Ｅｌのように８１０．膜１５をゲート絶縁
膜として形成］た上でポリシリコンによるゲート１６、
Ｎ型不純物の基板へのイオン打込みによるソース層】７
、ドレイン層１８を夫々形ｆｆｆることによりＭＯ８ｍ
ｌｆ界効果トランジスタＱアを構成できる。図中、１９
はＰＳＧ等の層間絶縁膜、２０はＡｌ配線である。
膜として形成］た上でポリシリコンによるゲート１６、
Ｎ型不純物の基板へのイオン打込みによるソース層】７
、ドレイン層１８を夫々形ｆｆｆることによりＭＯ８ｍ
ｌｆ界効果トランジスタＱアを構成できる。図中、１９
はＰＳＧ等の層間絶縁膜、２０はＡｌ配線である。
本実施例においても素子間分離用の絶縁膜を高抵抗のＳ
ＩＣ膜１４にて形成しているので、その熱膨張係数がシ
リコン基板に等１くて結晶欠陥の発生を防止し素子の高
集積化を実現できる一方、厚膜に形成できることから配
線容量を低減（７て高速度化を達成できる。また、高熱
伝導率によって放熱効果を向上できることはいうまでも
ない。
ＩＣ膜１４にて形成しているので、その熱膨張係数がシ
リコン基板に等１くて結晶欠陥の発生を防止し素子の高
集積化を実現できる一方、厚膜に形成できることから配
線容量を低減（７て高速度化を達成できる。また、高熱
伝導率によって放熱効果を向上できることはいうまでも
ない。
〔実施例３〕
第３図は本発明をＭＩＳ型電界効果トランジスタに適用
［、た実施例の断面構成図を示し、でいる。
［、た実施例の断面構成図を示し、でいる。
図示のようにｐ型シリコン基板２Ｊの主面には素子分離
用絶縁膜２２とし、て高抵抗ＳＩＣ膜を形成（、でいる
。また、ゲート絶縁膜２３にはＳＩＯ，膜を利用しその
上にポリシリコンにてゲート電、極２４とキャパシタ電
極２５を形放し、また基板２１主面にはＮ型のソース層
２６とドレイン層２７を形成している。更に本例では、
層間絶縁膜２８にも高抵抗ＳｉＣ膜を利用して、かつこ
のＳｉＣ膜の一部２８ａはキャパシタＣの誘電１体とし
ても構成さねている。この層間絶縁膜２８上には所定の
パターンのＡ７配線２９が形成され、コンタクトホール
を介（−で前記ソース層２６、ドレイン層２７π接続さ
名ると共に、一部２９ａはキャパシタ電極として構成さ
れる。その上更に本例ではファイナルパッシベーション
膜３０としても高抵抗ＳＩＣ膜が利用さねている、 本実施例においても前記各実施例と同様の効果を奏１２
得るのはもとより、ファイナルパ・ンシベーションとし
てのＳｉＣ膜は緻密〒化学的に安定な膜であるため、外
気、水分から素子を保護するのに大きな効果を発揮する
。
用絶縁膜２２とし、て高抵抗ＳＩＣ膜を形成（、でいる
。また、ゲート絶縁膜２３にはＳＩＯ，膜を利用しその
上にポリシリコンにてゲート電、極２４とキャパシタ電
極２５を形放し、また基板２１主面にはＮ型のソース層
２６とドレイン層２７を形成している。更に本例では、
層間絶縁膜２８にも高抵抗ＳｉＣ膜を利用して、かつこ
のＳｉＣ膜の一部２８ａはキャパシタＣの誘電１体とし
ても構成さねている。この層間絶縁膜２８上には所定の
パターンのＡ７配線２９が形成され、コンタクトホール
を介（−で前記ソース層２６、ドレイン層２７π接続さ
名ると共に、一部２９ａはキャパシタ電極として構成さ
れる。その上更に本例ではファイナルパッシベーション
膜３０としても高抵抗ＳＩＣ膜が利用さねている、 本実施例においても前記各実施例と同様の効果を奏１２
得るのはもとより、ファイナルパ・ンシベーションとし
てのＳｉＣ膜は緻密〒化学的に安定な膜であるため、外
気、水分から素子を保護するのに大きな効果を発揮する
。
〔効果］
（１） 半導体装置の絶縁膜や保護膜を酸化ベリリウム
や窒化ボロンを含む高抵抗のＳＩＣ膜で構成しているｎ
で、このＳｉＣ膜の熱膨張係数がシリコンと殆んど等し
いことから熱変化によってもシリコン単結晶内Ｋｓｉｃ
膜が原因とされる応力が発生することはなく、したがっ
て結晶欠陥も生じることはない。
や窒化ボロンを含む高抵抗のＳＩＣ膜で構成しているｎ
で、このＳｉＣ膜の熱膨張係数がシリコンと殆んど等し
いことから熱変化によってもシリコン単結晶内Ｋｓｉｃ
膜が原因とされる応力が発生することはなく、したがっ
て結晶欠陥も生じることはない。
（２）ＳＩＣ膜を形成しても結晶欠陥が発生しないので
、素子を微細に形成Ｉ、でも欠陥による特性の劣化が生
ずることもなく、素子の高集積化が実現できる。
、素子を微細に形成Ｉ、でも欠陥による特性の劣化が生
ずることもなく、素子の高集積化が実現できる。
（３）ＳｉＣ膜による結晶欠陥がないのでＳＩＣ膜を厚
く形成することが可能になり、こねにより配線容量の低
減を図って素子の高速度化を実現できる。
く形成することが可能になり、こねにより配線容量の低
減を図って素子の高速度化を実現できる。
（４）高抵抗のＳｉＣ膜を、炭化シリコンを形成する主
反応ガスに、酸化ベリリウムや窒化ボロンを生ずる副反
応ガスを混入して化学反応させることにより形成してい
るので、微細パターンの形成を容易に行ない得ると共に
、所要の膜厚ＳｉＣ膜を容易に得ることができる。
反応ガスに、酸化ベリリウムや窒化ボロンを生ずる副反
応ガスを混入して化学反応させることにより形成してい
るので、微細パターンの形成を容易に行ない得ると共に
、所要の膜厚ＳｉＣ膜を容易に得ることができる。
以上本発明者によってなさｔまた発明を実施例にもとす
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
たとえば、８１Ｃ膜の形成は前述のＣＶＤ法に限らねる
ものではなく、同様な主反応ガスと副反応ガスを使用し
たプラズマＣＶＤ法やグロー放電。
ものではなく、同様な主反応ガスと副反応ガスを使用し
たプラズマＣＶＤ法やグロー放電。
法でもよい。また、低温条件下で膜を形成した場合には
後工程で熱処理を行なって絶縁膜の特性を向上させるよ
うに（−でもよい。更に、水素化炭素ガス中でシリコン
を真空蒸着または高周波スノク・ンタリングしながらＢ
ｏｏやＢＮを副原料として同時にこれを真空蒸着または
高周波スパフタリングさせて高抵抗ＳｉＣ膜を形成ｌ−
でもよい。
後工程で熱処理を行なって絶縁膜の特性を向上させるよ
うに（−でもよい。更に、水素化炭素ガス中でシリコン
を真空蒸着または高周波スノク・ンタリングしながらＢ
ｏｏやＢＮを副原料として同時にこれを真空蒸着または
高周波スパフタリングさせて高抵抗ＳｉＣ膜を形成ｌ−
でもよい。
また、単結晶基板の材料はシリコン以外ＫＧａＡｓ等の
化合物半導体であってもよい。
化合物半導体であってもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるバイポーラトランジ
スタやＭＯ８型電界効果トランジスタに適用した場合に
ついて説明＋ｆｃがこれに限定されるものではなく、ｉ
ｃ、ＬＳＩはもとよりダイオードや大電力用整流素子に
も同様に適用できる。
をその背景となった利用分野であるバイポーラトランジ
スタやＭＯ８型電界効果トランジスタに適用した場合に
ついて説明＋ｆｃがこれに限定されるものではなく、ｉ
ｃ、ＬＳＩはもとよりダイオードや大電力用整流素子に
も同様に適用できる。
第１図（Ａ）〜（Ｄ）は不発−の第１実施例を製造工程
順に示す断面図、 第２図（Ａｌ−（Ｅｌは第２実施例を製造工程順に示す
断面図、 第３図は第３実施例の断面図である。 １・・・シリコン基板、２・・・ＳＩＣ膜、４・・・エ
ピタキシャル層、６・・・Ｓ１Ｃ膜、１１・・・シリコ
ン基板、１４・・・ＳｉＣ膜、１６・・・ゲート電極、
１７・・・ソース層、１８・・・ドレイン層、１９・・
・ＰＳＧ、２１・・・シリコン基板、２２・・・ＳＩＣ
膜、２３・・・８１０２膜、２４・・・ゲート電極、２
５・・・キャパシタ電極、２６・・・ソース層、２７・
・・ドレイン層、２８・・・ＳＩＣ膜、２８ａ・・・誘
電体、２９・・・ＡＪ配線、３０・・・ＳｉＣ膜。 代理人 弁理士 高 橋 明 夫 第 ２ 図 （ａ） 第 ３ 図 ρ
順に示す断面図、 第２図（Ａｌ−（Ｅｌは第２実施例を製造工程順に示す
断面図、 第３図は第３実施例の断面図である。 １・・・シリコン基板、２・・・ＳＩＣ膜、４・・・エ
ピタキシャル層、６・・・Ｓ１Ｃ膜、１１・・・シリコ
ン基板、１４・・・ＳｉＣ膜、１６・・・ゲート電極、
１７・・・ソース層、１８・・・ドレイン層、１９・・
・ＰＳＧ、２１・・・シリコン基板、２２・・・ＳＩＣ
膜、２３・・・８１０２膜、２４・・・ゲート電極、２
５・・・キャパシタ電極、２６・・・ソース層、２７・
・・ドレイン層、２８・・・ＳＩＣ膜、２８ａ・・・誘
電体、２９・・・ＡＪ配線、３０・・・ＳｉＣ膜。 代理人 弁理士 高 橋 明 夫 第 ２ 図 （ａ） 第 ３ 図 ρ
Claims (1)
- 【特許請求の範囲】 １、半導体装置の絶縁膜、保護膜等を高抵抗の炭化シリ
コン膜にて構成したことを特徴とする半導体装置。 ２、炭化シリコン膜は炭化シリコン内に酸化ベリリウム
や窒化ボロン等の不純物を含んでなる特許請求の範囲第
１項記載の半導体装置。 ３、炭化シリコン膜は１０７Ω・ｃｍ以上の電気抵抗率
を有する特許請求の範囲第２項記載の半導体装置。 ４、半導体装置の絶縁膜や保護膜等として形成する高抵
抗炭化シリコン膜を、炭化シリコンを形成する主反応ガ
スに酸化ベリリウムや窒化ボロンを生ずる副反応ガスを
混入して化学反応させることにより、半導体基板上に堆
積形成することを特徴とする半導体装置の製造方法。 ５、主反応ガスはシランガスと水素化炭素ガスとからな
る特許請求の範囲第４項記載の半導体装置の製造方法。 ６、主反応ガスが塩化硅素ガスと塩化炭素ガスとからな
る特許請求の範囲第４項記載の半導体装置の製造方法。 ７、 副反応ガスがハロゲン化ベリリウムガスと酸化炭
素カスとからなる特許請求の範囲第４項記載の半導体装
置の製造方法。 ８、 副反応ガスが水素化ボロンガス、ハロゲン化ボロ
ンガスの少なくとも１種と、窒化水素ガス、酸化窒素ガ
スの少なくとも１種とからなる特許請求の範囲第４項記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58220604A JPS60113435A (ja) | 1983-11-25 | 1983-11-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58220604A JPS60113435A (ja) | 1983-11-25 | 1983-11-25 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60113435A true JPS60113435A (ja) | 1985-06-19 |
Family
ID=16753576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58220604A Pending JPS60113435A (ja) | 1983-11-25 | 1983-11-25 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60113435A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4960717A (en) * | 1985-10-31 | 1990-10-02 | International Business Machines Corporation | Fabrication of dielectrically isolated integrated circuit devices |
| JPH03290948A (ja) * | 1989-12-20 | 1991-12-20 | Nec Corp | 半導体装置 |
| US5229625A (en) * | 1986-08-18 | 1993-07-20 | Sharp Kabushiki Kaisha | Schottky barrier gate type field effect transistor |
| US5444014A (en) * | 1994-12-16 | 1995-08-22 | Electronics And Telecommunications Research Institute | Method for fabricating semiconductor device |
| US5804483A (en) * | 1996-07-11 | 1998-09-08 | Abb Research Ltd. | Method for producing a channel region layer in a sic-layer for a voltage controlled semiconductor device |
| JP2006165013A (ja) * | 2004-12-02 | 2006-06-22 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
| JP2015503215A (ja) * | 2011-10-26 | 2015-01-29 | アンヴィル セミコンダクターズ リミテッド | 炭化ケイ素エピタキシャル成長法 |
-
1983
- 1983-11-25 JP JP58220604A patent/JPS60113435A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4960717A (en) * | 1985-10-31 | 1990-10-02 | International Business Machines Corporation | Fabrication of dielectrically isolated integrated circuit devices |
| US5229625A (en) * | 1986-08-18 | 1993-07-20 | Sharp Kabushiki Kaisha | Schottky barrier gate type field effect transistor |
| JPH03290948A (ja) * | 1989-12-20 | 1991-12-20 | Nec Corp | 半導体装置 |
| US5444014A (en) * | 1994-12-16 | 1995-08-22 | Electronics And Telecommunications Research Institute | Method for fabricating semiconductor device |
| US5804483A (en) * | 1996-07-11 | 1998-09-08 | Abb Research Ltd. | Method for producing a channel region layer in a sic-layer for a voltage controlled semiconductor device |
| JP2006165013A (ja) * | 2004-12-02 | 2006-06-22 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
| JP2015503215A (ja) * | 2011-10-26 | 2015-01-29 | アンヴィル セミコンダクターズ リミテッド | 炭化ケイ素エピタキシャル成長法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4507171A (en) | Method for contacting a narrow width PN junction region | |
| US4081292A (en) | Method of manufacturing a semi-insulating silicon layer | |
| CN102623318A (zh) | 半导体器件及其制造方法 | |
| CN100352035C (zh) | 用于高纵横比半导体器件的掺硼氮化钛层 | |
| US20140357047A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPS60113435A (ja) | 半導体装置およびその製造方法 | |
| JPH10199881A (ja) | 半導体装置の製造方法 | |
| US8115263B2 (en) | Laminated silicon gate electrode | |
| JPS6084824A (ja) | 半導体装置の製造方法 | |
| US6525401B2 (en) | Semiconductor device for integrated injection logic cell and process for fabricating the same | |
| JPS5933874A (ja) | 絶縁ゲ−ト型電界効果トランジスタの製法 | |
| JP3416205B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6058651A (ja) | 半導体装置 | |
| JPH01239940A (ja) | 半導体装置 | |
| JP2540724B2 (ja) | 半導体装置の作製方法 | |
| JP2800818B2 (ja) | 半導体装置の製造方法 | |
| JPS58155739A (ja) | 半導体装置 | |
| JPH0467632A (ja) | 半導体装置の多層配線の形成方法 | |
| JPH04192466A (ja) | 半導体基板の製造方法 | |
| TW434781B (en) | Capacitor used in semiconductor chips | |
| JPH0115137B2 (ja) | ||
| JPS6298660A (ja) | 半導体装置 | |
| US20050130384A1 (en) | Method for manufacturing resistor of a semiconductor device | |
| JPH0330431A (ja) | バイポーラ半導体装置およびその製造方法 | |
| JPH0434936A (ja) | 半導体装置およびその製造方法 |