JP2826787B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2826787B2
JP2826787B2 JP4227265A JP22726592A JP2826787B2 JP 2826787 B2 JP2826787 B2 JP 2826787B2 JP 4227265 A JP4227265 A JP 4227265A JP 22726592 A JP22726592 A JP 22726592A JP 2826787 B2 JP2826787 B2 JP 2826787B2
Authority
JP
Japan
Prior art keywords
film
sio
semiconductor device
insulating film
fluorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4227265A
Other languages
English (en)
Other versions
JPH0677212A (ja
Inventor
雄二 古村
雅彦 土岐
英俊 西尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4227265A priority Critical patent/JP2826787B2/ja
Publication of JPH0677212A publication Critical patent/JPH0677212A/ja
Priority to US08/327,820 priority patent/US5506443A/en
Priority to US08/589,470 priority patent/US5763005A/en
Application granted granted Critical
Publication of JP2826787B2 publication Critical patent/JP2826787B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、よ
り詳しくは、層間膜、カバー膜に使用される絶縁膜を有
する半導体装置に関する。
【０００２】
【従来の技術】半導体装置においては、半導体素子やア
ルミニウム配線等を絶縁膜で覆うことにより上下間の絶
縁を図ったり、半導体回路の全体を保護することが行わ
れている。
【０００３】例えば、図６に示すような多層配線構造で
は、半導体基板６１の上にSiO2膜６２を積層し、さらに
その上にアルミニウム配線６３を形成し、全体をSiO2膜
６４によって覆い、その表面の平坦化のためにＳＯＧ膜
６５を堆積し、さらに、その上にＰＳＧ膜６８を介して
２層のアルミニウム配線６６、６７を形成し、最上層の
アルミニウム配線６７をSiN 膜６９で覆うようにしたも
のがある。
【０００４】
【発明が解決しようとする課題】ところで、上記したよ
うに多層の絶縁膜を有する半導体回路にリード（不図
示）を接続してから、それらを樹脂製パッケージで覆っ
た後に、高温・加湿試験を行うと、万に一つ程度である
が、積層された絶縁膜と絶縁膜、例えば図６のＰＳＧ膜
６８とSiN 膜６９が剥離することもある。
【０００５】このような現象は、下地となる絶縁材料
や、絶縁膜成長の前の大気での放置時間や、処理方法、
膜の吸湿性による応力の変化、或いは、設計パターンな
どに依存すると考えられる。
【０００６】しかし、高温・加湿試験における絶縁膜の
剥離は稀にしか起きず、また、実際の製品においても殆
ど生じないので明確な原因は明らかではないが、万一で
も剥離が発生すると信頼性が損なわれてしまうという問
題がある。
【０００７】本発明は、このような問題に鑑みてなされ
たものであって、絶縁膜同士の接着力をさらに高めるこ
とができる半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記した課題は、図２、
５に例示するように、基板上に積層された第一の絶縁膜
と第二の絶縁膜を有し、前記第一の絶縁膜と前記第二の
絶縁膜の界面近傍に濃度ピークが存在するように炭素或
いはフッ素が導入されたことを特徴とする半導体装置に
より達成する。
【０００９】ここで、炭素が導入される場合には、その
ピーク濃度が１×１０20個／ｃｍ3以上であることを特
徴とする半導体装置により達成される。或いは、フッ素
が導入される場合には、そのピーク濃度が１×１０17個
／ｃｍ3 以上であることを特徴とする半導体装置により
達成される。このような半導体装置は、図１，図４に例
示するように、基板上に第一の絶縁膜を積層する工程
と、前記第一の絶縁膜の表面に、少なくともフッ素又は
炭素の何れかを含有するガスを供給する工程と、前記第
一の絶縁膜の上に第二の絶縁膜を成長する工程とによっ
て、製造することが出来る。
【００１０】または、上述の製造方法において、前記ガ
スは、CF4 、C2F6、NF3 、BF3 のいずれかによって形成
する。
【００１１】
【作 用】本発明によれば、２つの絶縁膜を接着する場
合に、それらの膜の境界部分で、炭素とフッ素の少なく
とも一方の濃度のピークが存在するようにしている。
【００１２】この結果、絶縁膜同士の接着力が増すこと
が実験的に確認された。
【００１３】
【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。 （a)本発明の第１実施例の説明 図１は、本発明の第１実施例に係る半導体装置を形成す
る製造工程を示す断面図、図２は、本発明の第１実施例
における炭素含有量のプロファイルを示す図である。
【００１４】まず、図１(a) に示すように、プラズマＣ
ＶＤ法により半導体ウェハ１の上にSiO2膜２を積層す
る。この後に、半導体ウェハ１を図３(a) に示すような
バスケット１０に収納し、これを同図に示す減圧ＣＶＤ
装置１１の反応室１２に入れる。なお、反応室１２は、
ヒータ１３により約４００℃に加熱されている。
【００１５】次に、反応室１２内のガスを排気口１４か
ら排気して減圧状態にした後に、C2F6をガス導入口１５
から反応室１２内に導入してSiO2膜１４の表面に供給し
て炭素をドープする（図１(b))。
【００１６】ついで、C2F6のガス導入を停止した後に、
SiH4、O2及びPH3 を反応室１２内に導入し、SiO2膜２の
上にＰＳＧ膜３を0.７５μｍの厚さに気相成長する（図
１(c))。
【００１７】次に、半導体ウェハ１を反応室１２から取
り出し、これを複数に分割してからその半導体チップを
図１(d) に示すようにエポキシ系樹脂製のパッケージ４
内に封止し（図１(c))、これにより試料が完成する。
【００１８】ところで、このような試料を多数個形成し
てSiO2膜２とＰＳＧ膜３との剥離状態を調べるが、剥離
は稀にしか生じないので、上記した試料は同一条件で形
成したものを多数個用意する。また、SiO2膜２の表面の
炭素の量によっても剥離の生じかたが異なると考えられ
るので、C2F6の流量を変えたものをそれぞれ多数個形成
した。
【００１９】そして、それらの試料について、温度１２
１℃、２気圧、相対湿度１００％の条件下で蒸気加圧試
験を行い、ＳＩＭＳ分析したところ、図２に示すよう
に、SiO2膜２とＰＳＧ膜３の境界部分における炭素(C)
の濃度が１×１０20atoms/cm3以上となった場合に、SiO
2膜２とＰＳＧ膜３の剥離が全く発生せず、それ以下の
場合には剥離が稀に生じることが明らかになった。
【００２０】即ち、炭素は、Si-C-Si や、O-C-O 、 O-C
-Si の状態になると結合が強くなるので、その濃度が１
×１０20atims/cm3 以上になれば、SiO2膜２とＰＳＧ膜
３の接着力が増すと理解した。
【００２１】なお、図２において、SiO2膜２やＰＳＧ膜
３に含まれる炭素は、反応室１２の内壁などから出て混
入したものである。ところで、SiO2膜２の表面に炭素を
供給するためのガスとして、C2F6の代わりにCH4 を使用
しても同じような結果が得られ、フッ素がなくてもよ
い。
【００２２】(b) 本発明の第２実施例の説明 図４は、本発明の第２実施例に係る半導体装置を形成す
る製造工程を示す断面図、図５は、本発明の第２実施例
におけるフッ素のプロファイルを示す図である。
【００２３】まず、図３(b) に示すように、プラズマＣ
ＶＤ装置２１の反応室２２内の載置台２３の上に半導体
ウェハ１を置いてから、排気口２４から排気して内部を
減圧する。また、ヒータ２５により半導体ウェハ１を４
００℃に加熱し、さらに、電極２６に13.5MHz ３００Ｗ
の高周波電源ＲＦを接続する。
【００２４】そして、ガス導入口２７からSiH4とN2O を
導入し、図４(a) に示すように、半導体ウェハ１の上に
SiO2膜２を積層する。この場合、膜成長の終わりごろ、
或いは、膜成長終了直後に例えばCF4 、C2F6、NF3 又は
BF3 のようなフッ素系のガスを導入し、SiO2膜２の表面
にフッ素を侵入或いは付着する（図４(b))。
【００２５】この後に、半導体ウェハ１を取り出し、つ
いで、図３(a) に示すようなＣＶＤ装置を用いてＰＳＧ
膜３をSiO2膜２の上に形成する（図４(c))。次に、半導
体ウェハ１を複数に分割し、そのチップをエポキシ系樹
脂製のパッケージ４内に封止し（図４(d))、これを試料
として用いる。
【００２６】この試料は、第１実施例と同じように多数
個形成する。また、フッ素系ガスの流量を変えて、SiO2
膜２とＰＳＧ膜３の境界に存在するフッ素の含有量を変
えたものをそれぞれ多数個用意する。
【００２７】そして、SiO2膜２とＰＳＧ膜３の剥離状態
を試験した結果、図５の実線に示すように、SiO2膜２と
ＰＳＧ膜３の境界にフッ素のピークがある場合に限って
剥離が全く生じないことがわかった。これに対して、図
５の破線や一点鎖線に示すように、SiO2膜２内のフッ素
量を変えても、境界部分にピークがない場合に稀に剥離
が生じることが明らかになった。
【００２８】なお、実験結果によれば、フッ素含有量の
プロファイルのピークを１×１０17個／cm3 以上として
も、同じような結果が得られた。また、フッ素系ガスを
SiO2膜２に供給する時期は、上記したようにSiO2膜２の
成長直後であってもよいし、減圧ＣＶＤ装置によりＰＳ
Ｇ膜３を成長する直前であってもよい。
【００２９】（ｃ）本発明のその他の実施例の説明 上記した２つの実施例では、SiO2膜２とＰＳＧ膜３の境
界部分に炭素のピークを設定した場合と、その境界部分
にフッ素をピークを設けた場合とを別々に説明したが、
それらを併存させて絶縁膜間の接着力を強化してもよ
い。
【００３０】また、上記した実施例では、SiO2膜２とＰ
ＳＧ膜３を例にあげて絶縁膜間の接着力を強めることに
ついて説明したが、SiO2、ＳＯＧ、ＢＰＳＧ、SiO x N
1-x膜などの異なる材料、又は同じ材料による絶縁膜同
士の接着面にフッ素のピークを持たせたり、或いは絶縁
膜の境界部分に１×１０20個／cm3 のピークを持つ炭素
を介在させることにより、膜間の接着力を増加すること
もできる。
【００３１】なお、フッ素や炭素を各種絶縁膜の上にド
ープする場合の条件の一例を表１に示す。
【００３２】
【表１】
【００３３】
【発明の効果】以上述べたように本発明によれば、２つ
の絶縁膜を接着する場合に、それらの膜の境界部分で、
炭素とフッ素の少なくとも一方の濃度のピークを存在さ
せたところ、絶縁膜同士の接着力をより強化することが
可能になった。
【図面の簡単な説明】
【図１】本発明の第１実施例に係る半導体装置を形成す
る製造工程を示す断面図である。
【図２】本発明の第１実施例に係る半導体装置における
絶縁膜間の炭素の含有量の分布図である。
【図３】本発明の実施例に係る半導体装置の製造に用い
る減圧ＣＶＤ装置とプラズマＣＶＤ装置の一例を示す断
面図である。
【図４】本発明の第２実施例に係る半導体装置を形成す
る製造工程を示す断面図である。
【図５】本発明の第２実施例に係る半導体装置における
絶縁膜間のフッ素の濃度を示す分布図である。
【図６】半導体装置における絶縁膜を有する領域の断面
図である。
【符号の説明】
１ 半導体ウェハ ２ SiO2膜（絶縁膜） ３ ＳＰＧ膜（絶縁膜） ４ パッケージ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−132128（ＪＰ，Ａ) 特開 昭63−76351（ＪＰ，Ａ) 特開 平５−90249（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/316 H01L 21/768 H01L 21/31

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板上に積層された第一の絶縁膜と第二
    の絶縁膜を有し、前記第一の絶縁膜と前記第二の絶縁膜
    の界面近傍に濃度ピークが存在するように炭素が導入さ
    れ、該炭素のピーク濃度が１×１０20個／ｃｍ3 以上で
    あることを特徴とする半導体装置。
  2. 【請求項２】 基板上に積層された第一の絶縁膜と第二
    の絶縁膜を有し、前記第一の絶縁膜と前記第二の絶縁膜
    の界面近傍に濃度ピークが存在するようにフッ素が導入
    され、該フッ素のピーク濃度が１×１０17個／ｃｍ3 以
    上であることを特徴とする半導体装置。
JP4227265A 1992-08-26 1992-08-26 半導体装置 Expired - Fee Related JP2826787B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4227265A JP2826787B2 (ja) 1992-08-26 1992-08-26 半導体装置
US08/327,820 US5506443A (en) 1992-08-26 1994-10-17 Multilayer insulating film of semiconductor device and method for forming the film
US08/589,470 US5763005A (en) 1992-08-26 1996-01-22 Method for forming multilayer insulating film of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4227265A JP2826787B2 (ja) 1992-08-26 1992-08-26 半導体装置

Publications (2)

Publication Number Publication Date
JPH0677212A JPH0677212A (ja) 1994-03-18
JP2826787B2 true JP2826787B2 (ja) 1998-11-18

Family

ID=16858117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4227265A Expired - Fee Related JP2826787B2 (ja) 1992-08-26 1992-08-26 半導体装置

Country Status (2)

Country Link
US (2) US5506443A (ja)
JP (1) JP2826787B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910003742B1 (ko) * 1986-09-09 1991-06-10 세미콘덕터 에너지 라보라터리 캄파니 리미티드 Cvd장치
JP2826787B2 (ja) * 1992-08-26 1998-11-18 富士通株式会社 半導体装置
US5817174A (en) * 1995-12-15 1998-10-06 Kabushiki Kaisha Toshiba Semiconductor substrate and method of treating semiconductor substrate
WO1997028561A1 (en) * 1996-02-02 1997-08-07 Micron Technology, Inc. Reducing fixed charge in semiconductor device layers
US6413583B1 (en) * 1998-02-11 2002-07-02 Applied Materials, Inc. Formation of a liquid-like silica layer by reaction of an organosilicon compound and a hydroxyl forming compound
US6800571B2 (en) * 1998-09-29 2004-10-05 Applied Materials Inc. CVD plasma assisted low dielectric constant films
JP4361625B2 (ja) * 1998-10-05 2009-11-11 東京エレクトロン株式会社 半導体装置及びその製造方法
JP4090766B2 (ja) * 2002-03-19 2008-05-28 富士通株式会社 半導体装置の製造方法
DE102007018013A1 (de) * 2007-04-17 2008-10-23 Qimonda Ag Dielektrische Schicht sowie Verfahren zur Herstellung einer dielektrischen Schicht
JP6686449B2 (ja) * 2016-01-12 2020-04-22 Ａｇｃ株式会社 防汚層付きガラス基体およびディスプレイ用前面板
JP6969626B2 (ja) * 2016-01-12 2021-11-24 Ａｇｃ株式会社 防汚層付きガラス基体の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4161743A (en) * 1977-03-28 1979-07-17 Tokyo Shibaura Electric Co., Ltd. Semiconductor device with silicon carbide-glass-silicon carbide passivating overcoat
JPH04164330A (ja) * 1990-09-25 1992-06-10 Nec Corp 半導体装置の製造方法
JP2568142B2 (ja) * 1991-12-30 1996-12-25 モレックス インコーポレーテッド フローティング構造の電気コネクタ及びその製法
JP2826787B2 (ja) * 1992-08-26 1998-11-18 富士通株式会社 半導体装置

Also Published As

Publication number Publication date
US5763005A (en) 1998-06-09
JPH0677212A (ja) 1994-03-18
US5506443A (en) 1996-04-09

Similar Documents

Publication Publication Date Title
US5627403A (en) Adhesion between dielectric layers in an integrated circuit
US5478781A (en) Polyimide-insulated cube package of stacked semiconductor device chips
US6787397B2 (en) Semiconductor device protective overcoat with enhanced adhesion to polymeric materials and method of fabrication
JP2826787B2 (ja) 半導体装置
JP2814009B2 (ja) 半導体装置の製造方法
KR20030003696A (ko) 전자장치 패키칭
US6660624B2 (en) Method for reducing fluorine induced defects on a bonding pad surface
US9728480B2 (en) Passivation layer and method of making a passivation layer
JPS59191353A (ja) 多層配線構造を有する電子装置
US6955998B2 (en) Method for forming low dielectric layer of semiconductor device
US5788767A (en) Method for forming single sin layer as passivation film
JP2700351B2 (ja) 半導体装置およびその製造方法
JP2727605B2 (ja) 半導体装置及びその製造方法
JPH0383365A (ja) 電子装置
JPH0438829A (ja) 保護絶縁膜を有する半導体装置，その製造方法およびその製造装置
JP3498619B2 (ja) 半導体装置とその製法
JPH05190689A (ja) 多層配線形成法
JPH025551A (ja) 半導体装置
JPS5974651A (ja) 半導体装置
JPH0547744A (ja) 半導体装置の製造方法
JPS5756948A (en) Manufacture of semiconductor device
JPH0122984B2 (ja)
JPH0260154A (ja) リードフレームおよびそれを用いた電子装置の作製方法
JPH05198689A (ja) 半導体装置及びその製造方法
JPH07273248A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980818

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080918

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080918

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090918

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees