DE102007018013A1 - Dielektrische Schicht sowie Verfahren zur Herstellung einer dielektrischen Schicht - Google Patents

Dielektrische Schicht sowie Verfahren zur Herstellung einer dielektrischen Schicht Download PDF

Info

Publication number
DE102007018013A1
DE102007018013A1 DE102007018013A DE102007018013A DE102007018013A1 DE 102007018013 A1 DE102007018013 A1 DE 102007018013A1 DE 102007018013 A DE102007018013 A DE 102007018013A DE 102007018013 A DE102007018013 A DE 102007018013A DE 102007018013 A1 DE102007018013 A1 DE 102007018013A1
Authority
DE
Germany
Prior art keywords
dielectric layer
component
process atmosphere
output component
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102007018013A
Other languages
English (en)
Inventor
Lars Overbeck
Jonas Sundqvist
Lothar Frey
Alejandro Avellan
Stephan Kudelka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE102007018013A priority Critical patent/DE102007018013A1/de
Priority to US12/104,814 priority patent/US20080283973A1/en
Publication of DE102007018013A1 publication Critical patent/DE102007018013A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C30/00—Coating with metallic material characterised only by the composition of the metallic material, i.e. not characterised by the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Abstract

Verfahren zur Herstellung einer dielektrischen Schicht 13 auf einem Substrat 23, wobei die dielektrische Schicht 13 in einer Prozessatmosphäre abgeschieden wird, wobei die Prozessatmosphäre zu einem ersten Zeitpunkt eine erste Ausgangskomponente, zu einem zweiten Zeitpunkt eine zweite Ausgangskomponente und zu einem dritten Zeitpunkt eine dritte Ausgangskomponente aufweist und wobei die dritte Ausgangskomponente ein Halogen umfasst.

Description

  • Die Erfindung betrifft eine dielektrische Schicht. Die Erfindung betrifft weiterhin ein Verfahren zur Herstellung einer dielektrischen Schicht.
  • In der Elektrotechnik finden dielektrische Schichten oder dielektrische Elemente breite Anwendung. Häufig werden diese dielektrischen Schichten, in Verbindung mit Elektroden, als Kondensatoren oder Steuerelektroden verwendet. Ein Kondensator kann beispielsweise durch zwei Elektroden mit einer dazwischen angeordneten dielektrischen Schicht ausgeführt sein, wobei sich die Kapazität des Kondensators abhängig von der Fläche der Elektroden, des Abstandes der Elektroden und der dielektrischen Konstante der dielektrischen Schicht ergibt. Weist die dielektrische Schicht eine hohe Dielektrizitätskonstante auf, so lässt sich die Kapazität auch bei kleiner oder begrenzter Elektrodenfläche erhöhen.
  • Dielektrische Schichten, Kapazitäten, Steuerelektroden und verwandte Einheiten sind aus modernen integrierten Schaltungen kaum wegzudenken. Beispielsweise werden Kondensatoren als Ladungsspeicher in elektronischen Speicherbausteinen verwendet, wie beispielsweise in einem Dynamic Random Access Memory (DRAN). Ferner finden dielektrische Schichten als Teil einer Steuerelektrode eines Transistoren, beispielsweise in Form einer Gate-Elektrode, ebenfalls breite Anwendung. Eine hohe und optimierte Dielektrizitätskonstante der dielektrischen Schicht ist dabei häufig wünschenswert.
  • Die fortschreitende Miniaturisierung der Strukturgrößen von hochintegrierten Schaltungen führt dazu, dass die zur Verfügung stehenden Elektrodenflächen und Abstände, sowie die möglichen Schichtdicken, immer kleiner werden. Zur Erzielung einer hinreichend großen Kapazität bei kleinen Flächen wird also oft die Dielektrizitätskonstante möglichst groß gewählt. So finden beispielsweise in modernen DRAM-Speicherbausteinen sogenannte high-k Materialien Anwendung, die eine große Dielektrizitätskonstante aufweisen. Beispiele für derartige high-k Materialien sind hafnium- oder zirkonhaltige Oxide, Übergangsmetalloxide oder Barium-Strontiumtitanat.
  • Die Miniaturisierung der Strukturgrößen führt neben einer Verkleinerung der zur Verfügung stehenden Elektrodengrößen auch zu einer Minimierung von Schichtdicken. Dünne Schichten können zwar eine Erhöhung der Kapazität erlauben, jedoch können nachteilige Effekte entstehen, wie beispielsweise die Erhöhung von Leckströmen. Ein Leckstrom kann zwei Elektroden über das dazwischen angeordnete dielektrische Material in nachteiliger Weise kurzschließen, sodass, beispielsweise, gespeicherte Ladung in nachteiliger Art und Weise abfließt.
  • Industrielle und wissenschaftliche Verfahren zur Herstellung von dielektrischen Schichten umfassen ausgeklügelte und gut reproduzierbare Verfahren, wie beispielsweise Schichtabscheidungen (Atomic Layer Deposition, ALD), Gas- bzw. Dampf-Phasen Abscheideverfahren (Physical Vapor Deposition – PVD, Chemical Vapor Deposition – CVD) und andere verwandte Verfahren.
  • Diese Verfahren erzeugen amorphe, kristalline, teilkristalline oder polykristalline Schichten mit ein oder mehreren Grenzflächen zu benachbarten Schichten oder zwischen jeweils zwei benachbarten Kristalliten der dielektrischen Schicht. Im Zusammenhang von Grenzflächen zwischen zwei Kristalliten eines polykristallinen Materials spricht man auch von sog. Korngrenzen. An diesen Grenzflächen können ungesättigte Bindungen zu so genannten Grenzflächenzuständen führen, die einerseits zu einer Ladungsakkumulation und andererseits zum Ladungstransport führen können. Diese Ladungsakkumulation und/oder der Ladungstransport kann hinsichtlich der dielektrischen Konstante und/oder der Leckströme nachteilig sein.
  • Konventionelle Verfahren zur Herstellung moderner dielektrischen Schichten umfassen daher einen Schritt, diese ungesättigten Bindungen zu saturieren, beispielsweise durch eine Implantation von speziellen Elementen. Implantationsverfahren können jedoch die Struktur der bestrahlten Materialien empfindlich stören und/oder eine thermische Ausheilung erfordern, sodass die implantierten Atome zu den Grenzflächen diffundieren, um dort die ungesättigten Bindungen zu saturieren. Die Störung der inneren Struktur und/oder die thermische Nachbehandlung kann bei modernen integrierten Schaltungen nachteilig sein. So steht beispielsweise bei der Herstellung moderner integrierter Schaltungen nur ein begrenztes thermisches Budget zur Verfügung, dessen Überschreiten sich nachteilig auf bereits strukturierte elektronische Einheiten auswirken kann.
  • Es ist daher Aufgabe der vorliegenden Erfindung ein verbessertes Verfahren zur Herstellung einer dielektrischen Schicht bereit zu stellen. Es ist weiterhin Aufgabe der vorliegenden Erfindung eine verbesserte dielektrische Schicht bereit zu stellen.
  • Diese Aufgaben werden durch das Verfahren gemäß Anspruch 1, sowie die dielektrische Schicht gemäß Anspruch 23 gelöst.
  • Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung ist ein Verfahren zur Herstellung einer dielektrischen Schicht auf einem Substrat vorgesehen. Dabei wird die dielektrische Schicht in einer Prozessatmosphäre abgeschieden, wobei die Prozessatmosphäre zu einem ersten Zeitpunkt eine erste Ausgangskomponente, zu einem zweiten Zeitpunkt eine zweite Ausgangskomponente und zu einem dritten Zeitpunkt eine dritte Ausgangskomponente aufweist, und wobei die dritte Ausgangskomponente ein Halogen umfasst.
  • Das erfindungsgemäße Verfahren hat den Vorteil, dass die dritte Ausgangskomponente, die ein Halogen umfasst, während der Abscheidung der dielektrischen Schicht in die dielektrische Schicht inkorporiert wird. Ein nachfolgendes Implantieren oder Diffundieren, unter Umständen bei erhöhten Temperaturen, wird dadurch vermieden und die thermische Belastung des Bauteils wird auf ein Minimum beschränkt. Dies erhöht nicht nur die Prozessökonomie wesentlich, sondern führt auch zu einer zuverlässigeren und erhöhten Ausbeute des Herstellungsprozesses.
  • Gemäß eines zweiten Aspekts der vorliegenden Erfindung ist eine dielektrische Schicht auf einem Substrat vorgesehen, wobei die dielektrische Schicht einen Volumenbereich mit einer Grenzfläche zu dem Substrat aufweist, wobei der Volumenbereich eine erste Komponente, eine zweite Komponente und eine dritte Komponente aufweist, und wobei die dritte Komponente ein Halogen umfasst.
  • Es kann vorgesehen sein, dass die Zusatzkomponente wenigstens eines der Elemente der Halogene Fluor, Chlor, Brom oder Jod umfasst.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung kann die Schicht durch ein schichtweises Abscheideverfahren abgeschieden werden. Ein derartiges schichtweises Abscheideverfahren ist beispielsweise die Atomic Layer Deposition (ALD) oder die Atomic Layer Epitaxy (ALE). Die dielektrische Schicht wird dabei schichtweise abgeschieden, wobei die Prozessatmosphäre zu dem ersten Zeitpunkt die erste Ausgangskomponente und die dritte Ausgangskomponente aufweist. Es wird also auf dem Substrat eine erste Teilschicht gebildet, die zumindest Teile der ersten Ausgangskomponente, beispielsweise die erste Komponente, und Teile der dritten Ausgangskomponente, beispielsweise die zweite Komponente, aufweist.
  • Daraufhin kann die Prozessatmosphäre geleert werden, beispielsweise durch Abpumpen auf ein Mindestvakuum oder durch ein Spülen mit einem Spülgas (engl. purge gas). Gemäß der vorliegenden Erfindung kann auch das Spülgas die dritte Ausgangskomponente aufweisen, um so die dritte Komponente in die dielektrische Schicht einzubauen. In diesem Falle ist es optional, dass die dritte Ausgangskomponente zusammen mit der ersten und/oder zweiten Ausgangskomponente in der Prozessatmosphäre vorhanden ist. Das Spülen mit einem Spülgas, das die dritte Ausgangskomponente aufweist, kann auch selektiv nur für bzw. zwischen bestimmte Abscheidezyklen erfolgen. Ferner kann gemäß der vorliegenden Erfindung die dritte Komponente auch in eine Metallelektrode inkorporiert werden, zum Bei spiel in Metalle, Metalloxide, Metallnitride oder verwandte Materialien.
  • In die geleerte Prozessatmosphäre kann nun die zweite Ausgangskomponente eingelassen werden. Es kann jedoch auch die erste Ausgangskomponente und die dritte Ausgangskomponente durch die zweite Ausgangskomponente ersetzt werden, beispielsweise durch ein Spülen der Prozessatmosphäre mit der zweiten Ausgangskomponente. Eine nächste Teilschicht wird so gebildet, die zumindest Teile der zweiten Ausgangskomponente, beispielsweise die zweite Komponente, aufweist. Teile der ersten Teilschicht, beispielsweise die erste und/oder dritte Ausgangskomponente, können mit der zweiten Ausgangskomponente reagieren um so schrittweise die dielektrische Schicht abzuscheiden. Prozessprodukte können laufend oder intervallmäßig durch Spülen oder Abpumpen aus der Prozessatmosphäre abgeführt werden. Vorzugsweise kann eine Substrattemperatur des Substrats während des Abscheidens der dielektrischen Schicht zwischen 150°C und 500°C betragen.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird die dielektrische Schicht durch ein Gas-/Dampf-Phasen-Abscheideverfahren abgeschieden. Bekannte Gas-/Dampf-Phasen-Abscheideverfahren sind beispielsweise die Chemical Vapor Deposition (CVD), Physical Vapor Depositon (PVD), und deren zahlreiche Varianten. Gemäß dieser Ausführungsform kann die Prozessatmosphäre zu dem ersten Zeitpunkt die erste Ausgangskomponente, die zweite Ausgangskomponente und die dritte Ausgangskomponente aufweisen. Diese drei Ausgangskomponenten können reagieren um auf dem Substrat die dielektrische Schicht abzuscheiden. Prozessprodukte können laufend oder intervallmäßig durch Spülen oder Abpumpen aus der Prozessatmosphäre abgeführt werden. Eine Substrattemperatur des Sub strats während des Abscheidens kann hierbei zwischen 0°C und 700°C betragen, oder auch einer Raumtemperatur von ca. 20°C entsprechen.
  • Es kann vorgesehen sein, dass die erste Ausgangskomponente wenigstens eine der folgenden Stoffe aufweist: Hafnium, Barium, Strontium, Titan, Silizium, Zirkon, Blei, Tantal, Aluminium und/oder ein Metall. Die zweite Ausgangskomponente kann Sauerstoff und/oder Stickstoff aufweisen. Ein Beispiel kann eine Kombination aus einer ersten Ausgangskomponente, die Hafnium aufweist, einer zweiten Ausgangskomponente, die Sauerstoff aufweist und einer dritten Ausgangskomponente, die Fluor aufweist, bestehen.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung kann die Prozessatmosphäre zu einem vierten Zeitpunkt die erste Ausgangskomponente aufweisen, wobei zu dem vierten Zeitpunkt die dritte Ausgangskomponente in der Prozessatmosphäre im Wesentlichen fehlt. Das die dritte Ausgangskomponente in der Prozessatmosphäre im Wesentlichen fehlt bedeutet, dass beispielsweise nur noch eine Restmenge der dritten Ausgangskomponente in der Prozessatmosphäre enthalten ist. Die Prozessatmosphäre kann vorher geleert werden, indem sie z. B., gepumpt wird. Ferner kann die Prozessatmosphäre geleert werden, indem die Prozessatmosphäre durch ein Spülgas gespült wird. Hiermit werden die vorher enthaltenen Ausgangskomponenten im Wesentlichen aus der Prozessatmosphäre entfernt, sodass die Konzentration einer als Restmenge enthaltenen Ausgangskomponente weniger als 5%, weniger als 1% oder weniger als 0,1% beträgt.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung kann die Prozessatmosphäre die dritte Ausgangskomponente zu dem dritten Zeitpunkt in einer ersten Konzentration aufweisen und die Prozessatmosphäre die dritte Ausgangskomponente zu dem fünften Zeitpunkt in einer zweiten Konzentration aufweisen. Hierdurch kann während der Abscheidung der dielektrischen Schicht die Konzentration der dritten Ausgangskomponente in der Prozessatmosphäre und somit die Konzentration der dritten Komponente in der abgeschiedenen Schicht variiert werden. Somit ist ein wohldefinierter Verlauf der Konzentration der dritten Komponente in der dielektrischen Schicht realisierbar.
  • So kann beispielsweise die dielektrische Schicht die dritte Komponente am Beginn, dass heißt an einer Grenzfläche zu dem Substrat, eine hohe Konzentration der dritten Komponente aufweisen, um eine Saturierung der ungesättigten Bindungen zu ermöglichen. Ferner kann die Konzentration entlang einer Normalen der Grenzfläche variieren, dies beispielsweise in einem linearen Verlauf, oder in einem nichtlinearen Verlauf. Ferner kann die Konzentration entlang der Normalen auch ein Maximum aufweisen, sodass nur bestimmte Bereiche mit die dritte Komponente aufweisen.
  • Bevorzugte Ausführungsformen der vorliegenden Erfindung werden nachfolgend anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:
  • 1A bis 1C schematische Ansichten von verschiedenen Anwendungen der dielektrischen Schicht gemäß einer der im Folgenden beschriebenen Ausführungsformen der vorliegenden Erfindung;
  • 2A eine schematische Darstellung eines Transistors mit einer dielektrischen Schicht gemäß einer der im Folgenden beschriebenen Ausführungsformen der vorliegenden Erfindung;
  • 2B eine schematische Darstellung eines Graben-Kondensators mit einer dielektrischen Schicht gemäß einer der im Folgenden beschriebenen Ausführungsformen der vorliegenden Erfindung;
  • 2C eine schematische Darstellung eines gestapelten Kondensators mit einer dielektrischen Schicht gemäß einer der im Folgenden beschriebenen Ausführungsformen der vorliegenden Erfindung;
  • 2D eine schematische Darstellung eines Stapel-Kondensators mit einer dielektrischen Schicht gemäß einer der im Folgenden beschriebenen Ausführungsformen der vorliegenden Erfindung;
  • 3A bis 3F schematische Darstellungen eine dielektrische Schicht gemäß einer ersten, zweiten, dritten, vierten, fünften und sechsten Ausführungsform der vorliegenden Erfindung;
  • 4A bis 4E schematische Ablaufdiagramme von Verfahren zur Herstellung einer dielektrischen Schicht gemäß einer siebten, achten, neunten, zehnten und elften Ausführungsform der vorliegenden Erfindung.
  • Die 1A, 1B und 1C zeigen drei Anwendungen der dielektrischen Schicht gemäß einer der im Folgenden beschriebenen Ausführungsformen der vorliegenden Erfindung. In 1A ist als Grundkonfiguration eine dielektrische Schicht 10 auf einem Substrat 20 gezeigt. In 1B ist neben der dielektrischen Schicht 10 und dem Substrat 20 eine Elektrode 30 gezeigt. Die Elektrode 30 grenzt an einer ersten Seite an die dielektrische Schicht 10 an, während das Substrat 20 an einer gegenüberliegenden Seite an die dielektrische Schicht 10 angrenzt. Das Substrat 20 kann eine Gegenelektrode der Elektrode 30, beispielsweise in Form eines dotierten Bereiches, aufweisen. 1C zeigt eine weitere Verwendung der dielektrischen Schicht 10 in Verbindung mit dem Substrat 20, der Elektrode 30 und einer weiteren Elektrode 40. Die dielektrische Schicht 10 ist hierbei zwischen der Elektrode 30 und der weiteren Elektrode 40 angeordnet. Diese Konfiguration ist beispielsweise typisch für einen Kondensator, z. B. einen MIS- oder MIM-Kondensator, der auf dem Substrat 20 angeordnet ist.
  • Die 2A zeigt eine Anwendung der dielektrischen Schicht einer der im Folgenden beschriebenen Ausführungsformen der vorliegenden Erfindung in einem Transistor. Dabei ist die dielektrische Schicht 10 auf einem Substrat 21, beispielsweise einem Siliziumsubstrat, angeordnet. Das Substrat 21 weist dotierte Bereiche 210 auf, beispielsweise einen Source- und einen Drain-Bereich. Eine Gate-Elektrode 31 ist auf der dielektrischen Schicht 10 angeordnet und kann den Transistorkanal, der sich zwischen den beiden Bereichen 210 ausbildet, steuern. Gemäß der vorliegenden Erfindung, weist die dielektrische Schicht 10 eine dritte Komponente auf, die eine Optimierung der Dielektrizitätskonstante der dielektrischen Schicht 10 und gleichzeitig eine wirksame Verringerung der Leckströme bereitstellt. Eine hohe Dielektrizitätskonstante der dielektrischen Schicht 10 ermöglicht eine hinreichend gute Steuerung des Transistorkanals, und eine Verringerung oder Unterdrückung von Leckströmen reduziert oder verhindert ein Übersprechen zwischen dem Source-Bereich, dem Drain-Bereich und/oder dem Transistorkanal mit der Gate-Elektrode 31.
  • 2B zeigt eine Anwendung der dielektrischen Schicht 10 einer der im Folgenden beschriebenen Ausführungsformen der vorliegenden Erfindung in einem Graben-Kondensator. Dabei ist ein Graben in einem Substrat 22, beispielsweise in einem Siliziumsubstrat, angeordnet. An den Grabenwänden ist eine erste Elektrode 32 angeordnet, die als separate leitfähige Schicht oder als entsprechend dotierter Bereich des Substrats 22 ausgebildet sein kann. An die erste Elektrode 32 grenzt die dielektrische Schicht 10 an. Das Innere des Grabens ist, zumindest teilweise, mit einer zweiten Elektrode 42 ausgefüllt. Die Anordnung erste Elektrode 32 – dielektrische Schicht 10 – zweite Elektrode 42 stellt einen üblichen Kondensator dar, wie er z. B. in DRAM-Speicherbausteinen zum Einsatz kommt. Die erfindungsgemäße dielektrische Schicht 10 weist eine dritte Komponente auf, die ein Halogen umfasst. Hierdurch werden Leckströme wirksam verringert oder unterdrückt. In dem Einsatz als Kondensator würden durch zu hohe Leckströme Ladungen zwischen den Elektroden 32 und 42 abfließen. Der Kondensator verliert daher schneller seinen Ladungszustand und die Performance eines entsprechenden Speicherbausteins wird nachteilig verschlechtert. Eine wirksame Verringerung oder Unterdrückung von Leckströmen ist gerade bei miniaturisierten Kondensatoren im Einsatz als Speicherelement von Vorteil, da ein definierter Ladungszustand des Kondensators länger erhalten bleibt.
  • Das erfindungsgemäße Verfahren eignet sich zur Abscheidung der dielektrischen Schicht 10 auch mit gekrümmter Topographie, da die Ausgangskomponenten in der Prozessatmosphäre die Substratoberfläche, unabhängig von der Topographie, bedecken.
  • So kann mit dem erfindungsgemäßen Verfahren auch das Dielektrikum eines Kondensators, beispielsweise des Grabenkondensators aus 2B, in vorteilhafter Weise hergestellt werden.
  • 2C zeigt eine Anwendung der dielektrischen Schicht 10 einer der im Folgenden beschriebenen Ausführungsformen der vorliegenden Erfindung in einem gestapelten Kondensator, wie z. B. in einem Planarkondensator. Dabei ist ein Kondensator auf einem Substrat 24, beispielsweise auf einem Siliziumsubstrat, angeordnet. Der Kondensator umfasst eine erste Elektrode 33, die dielektrische Schicht 10 und eine zweite Elektrode 43. Die erste Elektrode 33 kann als separate leitfähige Schicht oder als entsprechend dotierter Bereich des Substrats 24 ausgebildet sein. An die erste Elektrode 33 grenzt die dielektrische Schicht 10 an. Die Anordnung erste Elektrode 33 – dielektrische Schicht 10 – zweite Elektrode 43 stellt einen üblichen Kondensator dar, wie er z. B. in DRAM-Speicherbausteinen zum Einsatz kommt. Die erfindungsgemäße dielektrische Schicht 10 weist eine dritte Komponente auf, die ein Halogen umfasst. Hierdurch werden Leckströme wirksam verringert oder unterdrückt. In dem Einsatz als Kondensator würden durch zu hohe Leckströme Ladungen zwischen den Elektroden 33 und 43 abfließen.
  • 2D zeigt eine Anwendung der dielektrischen Schicht 10 einer der im Folgenden beschriebenen Ausführungsformen der vorliegenden Erfindung in einem Stapel-Kondensator, wie er z. B. auch als sog. Stack-Kondensator Anwendung findet. Dabei ist ein Stapel-Kondensator auf einem Substrat 25, beispielsweise auf einem Siliziumsubstrat, angeordnet. Der Stapel-Kondensator umfasst eine erste Elektrode 34, die dielektrische Schicht 10 und eine zweite Elektrode 44. Das Substrat 25 kann dabei einen Kontakt zur Ankontaktierung der ersten Elektrode 34 aufweisen. An die erste Elektrode 34 grenzt die dielektrische Schicht 10 an. Die Anordnung erste Elektrode 34 – dielektrische Schicht 10 – zweite Elektrode 44 stellt einen üblichen Kondensator dar, wie er z. B. in DRAM-Speicherbausteinen als sog. Zylinder-Typ (engl. cylinder type) oder Tassen-Typ (engl. cup type) zum Einsatz kommt. Der in 2D gezeigte Freiraum kann ferner durch Oxide, wie z. B. Siliziumdioxid, oder sog. Plate-Materialien, wie z. B. Wolfram, zumindest teilweise ausgefüllt sein. Die erfindungsgemäße dielektrische Schicht 10 weist eine dritte Komponente auf, die ein Halogen umfasst. Hierdurch werden Leckströme wirksam verringert oder unterdrückt. In dem Einsatz als Kondensator würden durch zu hohe Leckströme Ladungen zwischen den Elektroden 34 und 44 abfließen.
  • 3A zeigt eine schematische Darstellung einer dielektrischen Schicht gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Eine dielektrische Schicht 11 ist dabei auf einem Substrat 23 angeordnet. Eine Grenzfläche 1100 grenzt einen Volumenbereich 110 der dielektrischen Schicht 11 von dem Substrat 23 ab. Die dielektrische Schicht weist eine dritte Komponente 50 auf, die ein Halogen aufweist. Ferner kann die dielektrische Schicht 11 eine erste und/oder zweite Komponente aufweisen. Die erste Komponente kann eines der folgenden Stoffe aufweisen: Hafnium, Barium, Strontium, Titan, Silizium, Zirkon, Blei, Tantal, Aluminium und/oder ein Metal. Die zweite Komponente kann Sauerstoff und/oder Stickstoff aufweisen. Im Allgemeinen kann die dritte Komponente 50 ein Halogen umfassen, beispielsweise Fluor, Chlor, Brom, oder Jod. Ferner kann die dritte Komponente 50 durch einzelne Atome eines Halogens dargestellt sein. Ein beispielhaftes Mate rialsystem der dielektrischen Schicht 11 kann somit Hafniumoxid mit Fluoratomen sein.
  • Gemäß dieser Ausführungsform der vorliegenden Erfindung weist der Volumenbereich 110 der dielektrischen Schicht 11 die dritte Komponente 50 auf. Die Verteilung der dritten Komponente 50 in dem Volumenbereich 110 kann homogen, oder auch inhomogen ausgeführt sein. Eine homogene Verteilung der dritten Komponente 50 sei dadurch charakterisiert, dass bei Aufteilung des Volumenbereichs 110 in zwei gleichgroße Teilvolumenbereiche die Anzahl der dritten Komponenten 50 in einem ersten Teilbereich nicht mehr als 10% von der Anzahl der dritten Komponente 50 in einem zweiten Teilbereich abweicht. Der Volumenbereich 110 kann weniger als 20%, weniger als 10% oder weniger als 5% der dritten Komponente 50 aufweisen.
  • 3B zeigt eine schematische Ansicht einer dielektrischen Schicht gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Eine dielektrische Schicht 12 ist auf dem Substrat 23 angeordnet. Eine Grenzfläche 1200 grenzt einen Volumenbereich 120 der dielektrischen Schicht 12 von dem Substrat 23 ab. Die dielektrische Schicht 12 weist die dritte Komponente 50 auf. Hinsichtlich der verwendeten Zusatzkomponenten, Komponenten, Stoffe oder Materialien und deren Verteilung sei auf die Beschreibung von 3A verwiesen.
  • Gemäß dieser Ausführungsform der vorliegenden Erfindung, weist die dielektrische Schicht 12 die dritte Komponente 50 in dem Volumenbereich 120 und an der Grenzfläche 1200 auf. Die dritte Komponente 50 kann daher ungesättigte Zustände, die vor allem entlang der Grenzfläche 1200 angeordnet sein können, saturieren. Eine nachteilige Akkumulation von Ladung an der Grenzfläche 1200 und/oder ein nachteiliger Leckstrom durch die dielektrische Schicht 12, bzw. entlang der Grenzfläche 1200, kann so wirksam verringert oder unterdrückt sein. Die ungesättigten Bindungen, die an der Grenzfläche 1200 angeordnet sind, können durch freie Orbitale der ersten oder zweiten Komponente oder einer Komponente des Substrats 23 dargestellt sein.
  • 3C zeigt eine schematische Darstellung einer dielektrischen Schicht gemäß einer dritten Ausführungsform der vorliegenden Erfindung. Eine dielektrische Schicht 13 ist auf dem Substrat 23 angeordnet. Eine Grenzfläche 1300 eines Volumenbereichs 130 der dielektrischen Schicht 13 grenzt den Volumenbereich 130 gegen das Substrat 23 ab. Eine Grenzfläche 1310 eines weiteren Volumenbereichs 131 grenzt den weiteren Volumenbereich 131 von dem Volumenbereich 130 ab. Eine weitere Grenzfläche 1311 des weiteren Volumenbereichs 131 grenzt den weiteren Volumenbereich 131 gegen das Substrat 23 ab. Die dielektrische Schicht 13 weist ferner die dritte Komponente 50 auf. Die Grenzflächen 1300 und 1311, die die dritte Komponente 50 zur Passivierung von ungesättigten Bindungen aufweisen können, können Grenzflächen zwischen einem Silziumsubstrat und einer high-k dielektrischen Schicht sein.
  • Gemäß dieser Ausführungsform der vorliegenden Erfindung weist die dielektrische Schicht 13 wenigstens zwei Volumenbereiche, den Volumenbereich 130 und den weiteren Volumenbereich 131, auf. Die Volumenbereiche 130, 131 können beispielsweise durch Kristallite einer polykristallinen dielektrischen Schicht 13 dargestellt sein. Die Grenzfläche 1310 ist in diesem Fall als Korngrenze zu identifizieren. Gemäß dieser Ausführungsform der vorliegenden Erfindung, weist die dielektrische Schicht 13 die dritte Komponente 50 sowohl in dem Volumenbereichen 130, 131, als auch an den Grenzflächen 1300, 1311 zu dem Sub strat 23 und an der Grenzfläche 1310 zwischen den Volumenbereichen 130, 131 auf. Gemäß dieser Ausführungsform werden ungesättigte Zustände an den Grenzflächen 1310, 1300 und 1311 durch die dritte Komponente 50 saturiert, passiviert bzw. gesättigt. Neben der Verringerung bzw. Unterdrückung von Ladungsakkumulation kann auch eine wesentliche Verringerung oder Unterdrückung eines Leckstroms, vor allem entlang der Grenzfläche 1310 unterdrückt werden. Gerade Leckströme entlang einer Grenzfläche, die von einer Seite der dielektrischen Schicht 13 zu der anderen Seite der dielektrischen Schicht 13 in Richtung einer Elektroden-Normalen reicht, wie beispielsweise die Grenzfläche 1310, können sich nachteilig auswirken, da ein Strom zwischen zwei gegenüberliegenden Elektroden, jeweils angeordnet an den beiden Seiten, entstehen kann und Ladung abfließen kann. Das erfindungsgemäße Vorsehen der dritten Komponente 50 in den Volumenbereichen 130, 131 und an den Grenzflächen 1300, 1311, 1310, verringert oder unterdrückt die Bildung von Leckströmen. Hinsichtlich der verwendeten Komponenten, Stoffe oder Materialien und deren Verteilung sei auf die Beschreibung von 3A verwiesen.
  • 3D zeigt eine schematische Darstellung einer dielektrischen Schicht gemäß einer vierten Ausführungsform der vorliegenden Erfindung. Eine dielektrische Schicht 14 ist auf dem Substrat 23 angeordnet. Eine erste Grenzfläche 1400 eines Volumenbereichs 140 der dielektrischen Schicht 14 grenzt den Volumenbereich 140 gegen das Substrat 23 ab. Eine erste Grenzfläche 1410 eines weiteren Volumenbereichs 141 grenzt den weiteren Volumenbereich 141 von dem Volumenbereich 140 ab. Eine zweite Grenzfläche 1411 des weiteren Volumenbereichs 141 grenzt den weiteren Volumenbereich 141 gegen das Substrat 23 ab. Ferner weisen eine zweite Grenzfläche 1401 des Volumenberichs 140 und eine dritte Grenzfläche 1412 des weiteren Volumenbereichs die Volumenbereiche der dielektrischen Schicht 14 gegen weitere Einheiten ab, wie beispielsweise gegen eine Elektrode, die auf der dielektrischen Schicht 14 angeordnet ist. Die dielektrische Schicht 14 weist ferner die dritte Komponente 50 auf.
  • Gemäß dieser Ausführungsform der vorliegenden Erfindung weist die dielektrische Schicht 14 wenigstens zwei Volumenbereiche, den Volumenbereich 140 und den weiteren Volumenbereich 141, auf. Die Volumenbereiche 140, 141 können beispielsweise durch Kristallite einer polykristallinen dielektrischen Schicht 14 dargestellt sein. Die Grenzfläche 1410 ist in diesem Fall als Korngrenze zu identifizieren. Gemäß dieser Ausführungsform der vorliegenden Erfindung, weist die dielektrische Schicht 14 die dritte Komponente 50 sowohl in dem Volumenbereichen 140, 141, als auch an den Grenzflächen 1400, 1401, 1410, 1411 und 1412 zu dem Substrat 23, zwischen den Volumenbereichen 140, 141 und gegen weitere Einheiten auf. Gemäß dieser Ausführungsform werden ungesättigte Zustände an den Grenzflächen 1400, 1401, 1410, 1411 und 1412 durch die dritte Komponente 50 saturiert, passiviert bzw. gesättigt. Hinsichtlich der Vorteile, Eigenschaften, der verwendeten Komponenten, Stoffe oder Materialien und deren Verteilung sei auf die Beschreibung von 3A verwiesen.
  • Die Konzentrationen der dritten Komponente 50 an den Grenzflächen 1400 und 1411 zu dem Substrat 23 oder einer etwaigen Elektrode und die Konzentrationen der dritten Komponente 50 an den Grenzflächen 1401 und 1412 zu einer etwaigen weiteren Elektrode können unterschiedlich sein, aufeinander abgestimmt sein oder auf das jeweilige benachbarte Element, Substrat oder Elektrode bzw. weitere Elektrode, abgestimmt sein. Die Elektrode und die weitere Elektrode können eine Bottom-Elektrode und eine Top-Elektrode darstellen.
  • 3E zeigt eine dielektrische Schicht gemäß einer fünften Ausführungsform der vorliegenden Erfindung. Demgemäß weist eine dielektrische Schicht 15 die dritte Komponente 50 auf. Die dielektrische Schicht 15 weist eine erste Grenzfläche 1501 und eine zweite Grenzfläche 1502 auf. Angrenzend an die Grenzflächen 1501, 1502 können Substrate oder Elektroden angeordnet sein. Eine Grenzflächennormale Z sei senkrecht auf die Grenzflächen 1501, 1502 angeordnet. Gemäß dieser Ausführungsform variiert eine Konzentration der dritten Komponente 50 ρ entlang der Normalen Z. Gezeigt ist hier ein linearer Verlauf 150 der Konzentration ρ entlang der Normalen Z. Der Begriff „linear" im Sinne dieser Ausführungsform der vorliegenden Erfindung kann sich auf die Ist-Konzentration, die Soll-Konzentration oder eine Durchschnittskonzentration beziehen. In Anwendungen in hochintegrierten Schaltungen können die Strukturgrößen, so auch die laterale und vertikale Ausdehnung der dielektrischen Schicht 15, sehr klein sein, dass heißt in dem Bereich unter einem um, unter 100 nm, oder unter 10 nm fallen. Bei einer sehr kleinen dielektrischen Schicht lässt sich ein streng linearer Soll-Konzentrationswert 150 nicht mehr realisieren, da die Anzahl der dritten Komponente 50 keine kontinuierliche Größe darstellt, und vor allem im atomaren Bereich nur einige wenige dritte Komponenten 50 umfasst. Jedoch soll hier ein tatsächlicher Konzentrationsverlauf in der dielektrischen Schicht 15 umfasst sein, der einem linearen Verlauf 150 für den idealisierten kontinuierlichen Fall entspricht. Hinsichtlich der Vorteile, Eigenschaften, der verwendeten Komponenten, Stoffe oder Materialien und deren Verteilung sei auf die Beschreibung von 3A verwiesen.
  • 3F zeigt eine dielektrische Schicht gemäß einer sechsten Ausführungsform der vorliegenden Erfindung. Demgemäß weist eine dielektrische Schicht 16 die dritte Komponente 50 auf. Die dielektrische Schicht 16 weist eine erste Grenzfläche 1601 und eine zweite Grenzfläche 1602 auf. Angrenzend an die Grenzflächen 1601, 1602 können Substrate oder Elektroden angeordnet sein. Eine Grenzflächennormale Z sei senkrecht auf die Grenzflächen 1601, 1602 angeordnet. Gemäß dieser Ausführungsform variiert eine Konzentration der dritten Komponente 50 ρ entlang der Normalen Z. Gezeigt ist hier ein nichtlinearer Verlauf 160 der Konzentration ρ entlang der Normalen Z. Ein nicht-linearer Verlauf kann auch einen Verlauf mit wenigstens einem Maximum und/oder einem Minimum umfassen. In diesem Fall weist die dielektrische Schicht 16 wenigstens eine Teilschicht parallel zu einer der Grenzflächen 1601, 1602 auf, die eine erhöhte Konzentration der dritten Komponente 50 aufweist. Weitere Beispiele für Schichten mit einer erhöhten Konzentration sind die Grenzflächen 1601, 1602 zu Substraten oder Elektroden hin selbst oder eine Mittelschicht. Im Übrigen kann die Konzentration der dritten Komponente (50) wesentlich geringer ausfallen oder auch vernachlässigbar gering sein oder verschwinden. Dies können auch die Grenzflächen 1601 und/oder 1602 selbst sein. Hinsichtlich des Begriffs nicht-linear wird auf die Beschreibung von 3E verwiesen. Hinsichtlich der Vorteile, Eigenschaften, der verwendeten Komponenten, Stoffe oder Materialien und deren Verteilung sei auf die Beschreibung von 3A verwiesen.
  • 4A zeigt ein Verfahren zur Herstellung einer dielektrischen Schicht gemäß einer siebten Ausführungsform der vorliegenden Erfindung. Zunächst werden in einem ersten Einbringen S10 eine erste Ausgangskomponente und eine dritte Ausgangs komponente in eine Prozessatmosphäre eingebracht. Die erste Ausgangskomponente und die dritte Ausgangskomponente werden so schichtweise auf einem Substrat abgeschieden. Die Prozessatmosphäre kann vorher geleert worden sein. Ein Leeren S11 der Prozessatmosphäre kann erfolgen, indem die Prozessatmosphäre auf ein Vakuum, beispielsweise auf einen Druck kleiner als 10–2 mbar, gepumpt wird oder mit einem Spülgas, beispielsweise einem Inertgas wie Helium, Neon, Argon, Krypton, Xenon, oder Stickstoff, gespült wird.
  • Generell können die erste Komponente und die dritte Komponente auch durch eine Ausgangskomponente bereitgestellt werden. Dabei umfasst diese Ausgangskomponente dann die erste Komponente und die dritte Komponente. Beispiele hierfür sind die auch unten explizit aufgeführten Metall-Halogenverbindungen.
  • Daraufhin wird die Prozessatmosphäre geleert S11. Nun wird in einem zweiten Einbringen S12 die zweite Ausgangskomponente in die Prozessatmosphäre eingebracht. Die zweite Ausgangskomponente kann mit der ersten Ausgangskomponente und/oder der dritten Ausgangskomponente auf dem Substrat reagieren um schichtweise die dielektrische Schicht abzuscheiden. Etwaige Reaktionsprodukte können während eines Leerens S11 oder auch während der Einbringung S10, S12 aus der Prozessatmosphäre, beispielsweise durch ein Spülen mit einem Spülgas entfernt werden. In einer Bifurkation S13 wird entschieden ob eine Sollschichthöhe der dielektrischen Schicht erreicht ist. Ist die Sollschichthöhe noch nicht erreicht worden, wird die Prozessatmosphäre erneut geleert (S11). Hierauf folgt eine neue Sequenz S10, S11, S12 um eine weitere Teilschicht der dielektrischen Schicht abzuscheiden. Ist die Sollschichthöhe erreicht wird die Abscheidung beendet und es können weitere Verfahrensschritte, auch in-situ, folgen.
  • Beispiele für schichtweise Abscheideverfahren sind die sogenannte Atomic Layer Deposition (ALD), die Nano Layer Deposition (NLD), die Atomic Layer Epitaxy (ALE), die Atomic Layer Chemical Vapor Deposition (ALCVD), die Pseudo ALD, die i-ALD, die Plasma enhanced ALD (PEALD), die plasmaaktivierte ALD (PAALD), die metallorganische ALD (MOALD), die thermisch aktivierte ALD (TAALD), die Rapid ALD (RALD) oder die Sequential Flow Deposition (SFD). Allen oben genannten schichtweisen Abscheideverfahren ist gemeinsam, dass nicht alle Ausgangskomponenten, die die abzuscheidende Schicht bilden, gleichzeitig in der Prozessatmosphäre enthalten sind.
  • So kann beispielsweise eine erste Ausgangskomponente Hafnium, Barium, Strontium, Titan, Silizium, Zirkon, Blei, Tantal, Aluminium und/oder ein Metall aufweisen. Eine zweite Ausgangskomponente kann Sauerstoff und/oder Stickstoff aufweisen. Im Allgemeinen kann eine dritte Ausgangskomponente ein Halogen umfassen, beispielsweise Fluor, Chlor, Brom, oder Jod.
  • Beispiele für die dritte Ausgangskomponente gemäß der vorliegenden Erfindung umfassen Gase oder Dämpfe von flüssigen oder festen Halogenen oder Pseudo-Halogenen, F2, Cl2, Br2, I2, ClF, ClF3, ClF5, BrF, BrF3, BrF5, BrCl, IF3, IF5, IF7, ICl, ICL3, IBr, HF, LiF, NaF, KBr, HBr, LiBr, NaBr, KBr, HCl, LiCl, NaCl, KCl, HI, LiI, NaI, KI, Metall-Halide, Ti (F, Cl, Br, I)2..4, ZrF, Cl, Br, I)2..4, Hf (F, Cl, Br, I)2..4, Nb(F, Cl, Br, I)2..5, Ta(F, Cl, Br, I)2..5, Lanthanid Metall-Halide, Sc(F, Cl, Br, I)3, Y(F, Cl, Br, I)3, La(F, Cl, Br, I)2..3, Silizium-Halide, Germanium-Halide, SiF4, SiCl4, SiBr4, SiI4, GeF2, GeCl2, GeBr2, GeI2, GeF4, GeCl4, GeBr4, GeI4, Fluoro-, Chloro-, Bromo- oder Iodo-Silane, halogenierte Methyl-Silane, Gase oder Dämpfe von flüssigen oder festen halogenierten metall organischen Verbindungen oder Organometalle, halogenierte Silzium-Alkylamide, halogenierte Metall-Alkylamide, halogenierte Zyklopentadienyle (ZPD), halogenierte Metall-Zyklopentadienyle, halogenierte Metalocene, ZPDR1ZPDR2MR3(F, Cl, Br, I), ZPDR1ZPDR2M(F, Cl, Br, I)2, wobei die R(1, 2, 3) für Wasserstoff, eine Hydrocarbongruppe, eine Methylgruppe, eine Ethylgruppe, eine Alkoxylgruppe, eine Methoxygruppe, eine Ethoxygruppe oder eine Amidgruppe stehen, halogenierte Alkylamidinate, halogenierte Metallalkylamidinate, halogenierte Alkoxide, halogenierte Metallalkoxide. Ferner können oben genannte Beispiele verdünnt sein, als Präkursoren (engl. precursors) vorliegen, plasmaaktiviert sein, oder Radikale derselben sein. Generell kann eine Plasmaverstärkung oder eine Plasmaaktivierung entfernt von dem eigentlichen Abscheideort des Substrats erfolgen (remote plasma). Hierbei können Halogenatome und/oder Halogenionen als dritte Ausgangskomponente bereitgestellt werden.
  • Während des ersten Schrittes S11 sind die erste Ausgangskomponente und die zusätzliche Ausgangskomponente in der Prozessatmosphäre vorhanden. Die jeweiligen Präkursoren können mit den Präkursoren der zweiten Ausgangskomponente reagieren, um beispielsweise eine fluorhaltige Hafniumoxidschicht abzuscheiden.
  • 4B zeigt ein Verfahren zur Herstellung einer dielektrischen Schicht gemäß einer achten Ausführungsform der vorliegenden Erfindung. Zunächst werden in einem ersten Einbringen S20 die erste Ausgangskomponente und die dritte Ausgangskomponente in eine Prozessatmosphäre eingebracht, wobei das Einbringen der dritten Ausgangskomponente gemäß einer vorgegebenen Konzentration erfolgt. Die Prozessatmosphäre kann vorher geleert worden sein. Ist die Prozessatmosphäre geleert kann die Konzentration der dritten Ausgangskomponente dadurch eingestellt werden, dass ein Fluss und/oder eine Einbringzeit entsprechend angepasst wird. Eine Konzentration der dritten Ausgangskomponente kann im Verhältnis zu der ersten Ausgangskomponente in einem Bereich unter 50%, unter 10% oder unter 2% liegen. Die erste Ausgangskomponente und die dritte Ausgangskomponente werden so schichtweise auf einem Substrat abgeschieden. Ein Leeren S21 der Prozessatmosphäre kann darauf erfolgen, indem die Prozessatmosphäre auf ein Vakuum, beispielsweise auf einen Druck kleiner als 10–2 mbar, gepumpt wird oder mit einem Spülgas, beispielsweise einem Inertgas wie Helium, Neon, Argon, Krypton, Xenon, oder Stickstoff, gespült wird.
  • Nun wird in einem zweiten Einbringen S22 die zweite Ausgangskomponente in die Prozessatmosphäre eingebracht. Die zweite Ausgangskomponente kann mit der ersten Ausgangskomponente und/oder der dritten Ausgangskomponente auf dem Substrat reagieren um schichtweise die dielektrische Schicht abzuscheiden. Etwaige Reaktionsprodukte können während eines Leerens S21 oder auch während der Einbringung S20, S22 aus der Prozessatmosphäre, beispielsweise durch ein Spülen mit einem Spülgas entfernt werden.
  • In einer Bifurkation S23 wird entschieden ob eine Sollschichthöhe der dielektrischen Schicht erreicht ist. Ist die Sollschichthöhe noch nicht erreicht worden, wird die Prozessatmosphäre erneut geleert (S21). In einem Einstellen S24 wird die Konzentration der Zusatzkomponente eingestellt. Während der verschiedenen Iterationen kann die Konzentration in dem Einstellen S24 entsprechend einem linearen Konzentrationsverlauf, einem nicht-linearen Konzentrationsverlauf und/oder einem Konzentrationsverlauf mit einem oder mehreren Maxima er folgen. Hierauf folgt eine neue Sequenz S20, S21, S22 um eine weitere Teilschicht der dielektrischen Schicht abzuscheiden. Ist die Sollschichthöhe erreicht wird die Abscheidung beendet und es können weitere Verfahrensschritte, auch in-situ, folgen.
  • 4C zeigt ein Verfahren zur Herstellung einer dielektrischen Schicht gemäß einer neunten Ausführungsform der vorliegenden Erfindung. Demgemäß wird die erste Ausgangskomponente, die zweite Ausgangskomponente und die dritte Ausgangskomponente in eine Prozessatmosphäre eingebracht (S30). Die dielektrische Schicht wird solange in einem Abscheideschritt S31 abgeschieden bis die Sollschichthöhe erreicht ist. Diese Entscheidung kann laufend oder in Intervallen (S32) erfolgen.
  • 4D zeigt ein Verfahren zur Herstellung einer dielektrischen Schicht gemäß einer zehnten Ausführungsform der vorliegenden Erfindung. Demgemäß wird die erste Ausgangskomponente, die zweite Ausgangskomponente und die dritte Ausgangskomponente in eine Prozessatmosphäre eingebracht (S40). Die dielektrische Schicht wird solange in einem Abscheideschritt S41 abgeschieden bis die Sollschichthöhe erreicht ist. Diese Entscheidung kann laufend oder in Intervallen (S42) erfolgen. Während der verschiedenen Iterationen oder während der Abscheidung S41 kann die Konzentration der dritten Ausgangskomponente in der Prozessatmosphäre in dem Einstellen S24 entsprechend einem linearen Konzentrationsverlauf, einem nichtlinearen Konzentrationsverlauf und/oder einem Konzentrationsverlauf mit einem oder mehreren Maxima erfolgen. Die Konzentration der dritten Ausgangskomponente kann dadurch eingestellt werden, dass ein Fluss und/oder eine Einbringzeit entsprechend angepasst wird. Eine Konzentration der dritten Ausgangskomponente kann sich im Verhältnis zu der ersten Aus gangskomponente in einem Bereich unter 50%, unter 10% oder unter 2% liegen. Die erste Ausgangskomponente und die dritte Ausgangskomponente werden so schichtweise auf einem Substrat abgeschieden.
  • Charakteristisch für das Verfahren gemäß der neunten und zehnten Ausführungsform der vorliegenden Erfindung ist, dass die erste Ausgangskomponente, die zweite Ausgangskomponente und die dritte Ausgangskomponente gleichzeitig in der Prozessatmosphäre eingebracht sind. Die Ausgangskomponenten können reagieren um die dielektrische Schicht auf einem Substrat abzuscheiden. Die Präkursoren, die die erste Komponente, die zweite Komponente und die dritte Komponente aufweisen reagieren, und lassen diese in der abgeschiedenen dielektrischen Schicht zurück, die erste, zweite und dritte Komponente aufweist. Prozessprodukte, die die erste Ausgangskomponente, die zweite Ausgangskomponente und die dritte Ausgangskomponente gegenüber der ersten Komponente, der zweiten Komponente und der dritten Komponente aufweisen werden schrittweise oder laufend aus der Prozessatmosphäre entfernt. Dies kann durch leeren der Prozessatmosphäre, pumpen der Prozessatmosphäre oder Spülen der Prozessatmosphäre erfolgen. Beispiele für Abscheidungsverfahren gemäß dieser Ausführungsform der vorliegenden Erfindung sind die Metal Organic Chemical Vapor Deposition (MOCVD), Chemical Vapor Deposition (CVD), Atomic Vapor Deposition (AVD), Plasma Enhanced Chemical Vapor Deposition (PECVD), die Plasma Activated Chemical Vapor Deposition (PACVD), oder die Pulsed Chemical Vapor Deposition (PCVD).
  • Die erfindungsgemäßen Verfahren können ein Überführen in einen gasförmigen Zustand der dritten Ausgangskomponente ausgehend von einem flüssigen oder festen Zustand umfassen. Eine derartige Überführung kann auch für die erste und zweite Aus gangskomponente erfolgen. Allgemein bestimmt im Wesentlichen die Konzentration der dritten Ausgangskomponente in der Prozessatmosphäre während der Abscheidung die Konzentration der dritten Komponente in der abgeschiedenen Schicht. Ein weiterer Bestimmungsfaktor für die Konzentration der dritten Komponente in der abgeschiedenen Schicht kann auch ein Verhältnis zu den Konzentration der ersten und/oder zweiten Ausgangskomponente gegeben sein. Ferner können neben einer ersten Ausgangskomponente wenigstens eine weitere erste Ausgangskomponente vorgesehen sein, um beispielsweise zwei unterschiedliche Metalle mit einer zweiten Komponente zu kombinieren. Die dritte Ausgangskomponente kann darauf abgestimmt sein, d. h. beispielsweise nur zusammen mit der ersten Ausgangskomponente oder nur zusammen mit der weiteren ersten Ausgangskomponente in der Prozessatmosphäre vorhanden sein, um eine entsprechende Teilschicht der erfindungsgemäßen dielektrischen Schicht abzuscheiden.
  • 4E zeigt ein Verfahren zur Herstellung einer dielektrischen Schicht gemäß einer elften Ausführungsform der vorliegenden Erfindung. Das Verfahren gemäß dieser Ausführungsform kann ein Verfahren gemäß einer der im Vorangegangenen beschriebenen Verfahren umfassen. In einem Bereitstellen S100 wird ein Substrat bereitgestellt. Dieses Bereitstellen S100 kann Teile eines CMOS-Prozesses umfassen, um beispielsweise eine integrierte Schaltung herzustellen. Das Substrat kann in diesem Stadium bereits elektronische und/oder optische funktionale Einheiten umfassen. Dies umfasst beispielsweise dotierte Bereiche und/oder strukturierte Gräben oder Leiterbahnen in oder auf einem Halbleitersubstrat.
  • In einem Abscheiden S200 wird eine erfindungsgemäße dielektrische Schicht auf dem Substrat abgeschieden. Hinsicht lich der Verfahren wird auf die Verfahren verwiesen, die im Zusammenhang mit den 4A bis 4D beschrieben wurden.
  • Optional kann vor einer weiteren Prozessierung S400, das Teile eines CMOS-Prozesses umfassen kann, ein Verdichten S300 erfolgen. Das Verdichten S300 erhöht die Dichte der dielektrischen Schicht und kann ein Aktivieren und/oder Diffundieren der Zusatzkomponente in der dielektrischen Schicht umfassen. Das Verdichten kann durch ein Erhitzen erfolgen. Ein Diffundieren kann ferner im Zusammenhang mit einer thermischen Ausheilung, die auch zur Aktivierung etwaiger elektronischer Einheiten in dem Substrat dienen kann, erfolgen.
    • 10
    dielektrische Schicht
    11
    dielektrische Schicht
    12
    dielektrische Schicht
    13
    dielektrische Schicht
    14
    dielektrische Schicht
    15
    dielektrische Schicht
    16
    dielektrische Schicht
    20
    Substrat
    21
    Substrat
    22
    Substrat
    23
    Substrat
    24
    Substrat
    25
    Substrat
    30
    Elektrode
    31
    Elektrode
    32
    erste Elektrode
    33
    erste Elektrode
    34
    erste Elektrode
    40
    weitere Elektrode
    42
    zweite Elektrode
    43
    zweite Elektrode
    44
    zweite Elektrode
    50
    Zusatzkomponente
    110
    Volumenbereich
    120
    Volumenbereich
    130
    Volumenbereich
    131
    weiterer Volumenbereich
    140
    Volumenbereich
    141
    weiterer Volumenbereich
    150
    lineares Konzentrationsprofil
    160
    nicht-lineares Konzentrationsprofil
    210
    dotierte Bereiche
    1100
    Grenzfläche
    1200
    Grenzfläche
    1300
    Grenzfläche des Volumenbereichs
    1310
    Grenzfläche des weiteren Volumenbereichs
    1311
    weitere Grenzfläche des weiteren Volumenbereichs
    1400
    erste Grenzfläche des Volumenbereichs
    1401
    zweite Grenzfläche des Volumenbereichs
    1410
    erste Grenzfläche des weiteren Volumenbereichs
    1411
    zweite Grenzfläche des weiteren Volumenbereichs
    1412
    dritte Grenzfläche des weiteren Volumenbereichs
    1501
    erste Grenzfläche
    1502
    zweite Grenzfläche
    1601
    erste Grenzfläche
    1602
    zweite Grenzfläche
    S10
    erstes Einbringen
    S11
    Leeren
    S12
    zweites Einbringen
    S13
    Bifurkation
    S20
    erstes Einbringen
    S21
    Leeren
    S22
    zweites Einbringen
    S23
    Bifurkation
    S24
    Einstellen
    S30
    Einbringen
    S31
    Abscheiden
    S32
    Bifurkation
    S40
    Einbringen
    S41
    Abscheiden
    S42
    Bifurkation
    S43
    Einstellen
    S100
    Bereitstellen des Substrats
    S200
    Abscheiden der dielektrischen Schicht
    S300
    optionales Verdichten
    S400
    weitere Prozessierung

Claims (36)

  1. Verfahren zur Herstellung einer dielektrischen Schicht (10–16) auf einem Substrat (20–25), wobei die dielektrische Schicht (10–16) in einer Prozessatmosphäre abgeschieden wird, wobei die Prozessatmosphäre zu einem ersten Zeitpunkt eine erste Ausgangskomponente, zu einem zweiten Zeitpunkt eine zweite Ausgangskomponente und zu einem dritten Zeitpunkt eine dritte Ausgangskomponente aufweist, und wobei die dritte Ausgangskomponente ein Halogen umfasst.
  2. Verfahren nach Anspruch 1, wobei die dritte Ausgangskomponente wenigstens eines der Elemente der Halogene Fluor, Chlor, Brom oder Jod umfasst.
  3. Verfahren nach Anspruch 1 oder 2, wobei die dielektrische Schicht (10–16) durch ein schichtweises Abscheideverfahren abgeschieden wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Prozessatmosphäre zu dem ersten Zeitpunkt die erste Ausgangskomponente und die dritte Ausgangskomponente aufweist.
  5. Verfahren nach Anspruch 3 oder 4, wobei eine Substrattemperatur des Substrats (20–25) während des Abscheidens der dielektrischen Schicht (10–16) zwischen 150°C und 500°C beträgt.
  6. Verfahren nach Anspruch 1 oder 2, wobei die dielektrische Schicht (10–16) durch ein Gas-/Dampf-Phasen Abscheideverfahren erfolgt.
  7. Verfahren nach Anspruch 6, wobei die Prozessatmosphäre zu dem ersten Zeitpunkt die erste Ausgangskomponente, die zweite Ausgangskomponente und die dritte Ausgangskomponente aufweist.
  8. Verfahren nach Anspruch 6 oder 7, wobei eine Substrattemperatur des Substrats (20–25) während des Abscheidens der dielektrischen Schicht (10–16) zwischen 0°C und 700°C beträgt.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei ein Druck der Prozessatmosphäre zwischen 10–10 Torr und 10 Torr beträgt.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei die dritte Ausgangskomponente gasförmig der Prozessatmosphäre zugeführt wird.
  11. Verfahren nach Anspruch 10, wobei die dritte Ausgangskomponente zunächst aus einem festen oder flüssigen Zustand in einen gasförmigen Zustand umgewandelt wird.
  12. Verfahren nach Anspruch 10 oder 11, wobei das Halogen der dritten Ausgangskomponente durch ein Plasma atomisiert wird.
  13. Verfahren nach einem der Ansprüche 10 bis 12, wobei das Halogen der dritten Ausgangskomponente durch ein Plasma ionisiert wird.
  14. Verfahren nach einem der Ansprüche 1 oder 13, wobei die erste Ausgangskomponente wenigstens einen der folgenden Stof fe aufweist: Hafnium, Barium, Strontium, Titan, Silizium, Zirkon, Blei, Tautal, Aluminium und/oder ein Metall.
  15. Verfahren nach einem der Ansprüche 1 oder 14, wobei das Abscheiden der dielektrischen Schicht (10–16) durch ein Plasma verstärkt wird.
  16. Verfahren nach einem der Ansprüche 1 oder 15, wobei das Abscheiden der dielektrischen Schicht (10–16) durch ein Plasma aktiviert wird.
  17. Verfahren nach einem der Ansprüche 1 bis 16, wobei die Prozessatmosphäre zu einem vierten Zeitpunkt die erste Ausgangskomponente aufweist, und wobei zu dem vierten Zeitpunkt die dritte Ausgangskomponente in der Prozessatmosphäre im Wesentlichen fehlt.
  18. Verfahren nach Anspruch 17, wobei die Prozessatmosphäre zu einem fünften Zeitpunkt die dritte Ausgangskomponente aufweist.
  19. Verfahren nach Anspruch 18, wobei die Prozessatmosphäre die dritte Ausgangskomponente zu dem dritten Zeitpunkt in einer ersten Konzentration aufweist und die Prozessatmosphäre die dritte Ausgangskomponente zu dem fünften Zeitpunkt in einer zweiten Konzentration aufweist.
  20. Verfahren nach Anspruch 19, wobei die erste Konzentration im Wesentlichen der zweiten Konzentration entspricht.
  21. Verfahren nach einem der Ansprüche 1 oder 20, wobei die Prozessatmosphäre zu wenigstens einem weiteren Zeitpunkt wenigstens eine weitere erste Ausgangskomponente umfasst.
  22. Verfahren nach einem der Ansprüche 1 oder 21, wobei das Verfahren ein Verdichten der dielektrischen Schicht (10–16) umfasst.
  23. Dielektrische Schicht (10–16) auf einem Substrat (20–25), wobei die dielektrische Schicht (10–16) einen Volumenbereich (110, 120, 130, 131, 140, 141) mit einer Grenzfläche (1100, 1200, 1300, 1310, 1311, 1400, 1401, 1410, 1411, 1412, 1501, 1502, 1601, 1602) zu dem Substrat (20–23) aufweist, wobei der Volumenbereich (110, 120, 130, 131, 140, 141) eine erste Komponente, eine zweite Komponente und eine dritte Komponente (50) aufweist, und wobei die dritte Komponente (50) ein Halogen umfasst.
  24. Dielelektrische Schicht nach Anspruch 23, wobei die dritte Komponente (50) eines der Halogene Fluor, Chlor, Brom oder Jod umfasst.
  25. Dielelektrische Schicht (10–16) nach Anspruch 23 oder 24, wobei die erste Komponente wenigstens einen der folgenden Stoffe aufweist: Hafnium, Barium, Strontium, Titan, Silizium, Zirkon, Blei, Tantal, Aluminium und/oder ein Metall.
  26. Dielelektrische Schicht (10–16) nach einem der Ansprüche 23 bis 25, wobei die zweite Komponente Sauerstoff und/oder Stickstoff aufweist.
  27. Dielelektrische Schicht (10–16) nach einem der Ansprüche 23 bis 26, wobei die dielektrische Schicht (10–16) die dritte Komponente (50) an der Grenzfläche (1100, 1200, 1300, 1310, 1311, 1400, 1401, 1410, 1411, 1412, 1501, 1502, 1601, 1602) aufweist.
  28. Dielektrische Schicht (10–16) nach einem der Ansprüche 23 bis 27, wobei sich der Volumenbereich (110, 120, 130, 131, 140, 141) über eine Schichtdicke der dielektrischen Schicht (10–16) erstreckt.
  29. Dielelektrische Schicht (10–16) nach einem der Ansprüche 23 bis 28, wobei die dielektrische Schicht (10–16) einen weiteren Volumenbereich (131, 141) mit einer weiteren Grenzfläche (1311, 1310, 1410, 1411, 1412) zu dem Volumenbereich (110, 120, 130, 140) und/oder Substrat (20–25) aufweist.
  30. Dielektrische Schicht (10–16) nach Anspruch 29, wobei sich der weitere Volumenbereich (131, 141) über eine Schichtdicke der dielektrischen Schicht (10–16) erstreckt.
  31. Dielelektrische Schicht (10–16) nach Anspruch 29 oder 30, wobei die dielektrische Schicht (10–16) die dritte Komponente (50) an der weiteren Grenzfläche (1311, 1310, 1410, 1411, 1412) aufweist.
  32. Dielelektrische Schicht (10–16) nach einem der Ansprüche 23 bis 31, wobei eine Konzentration (150, 160) der dritten Komponente (50) entlang einer Normalen zu der Grenzfläche (1501, 1502, 1601, 1602) variiert.
  33. Dielelektrische Schicht (10–16) nach Anspruch 32, wobei die Konzentration (150, 160) entlang der Normalen ein Maximum aufweist.
  34. Dielelektrische Schicht (10–16) nach Anspruch 32 oder 33, wobei die Konzentration (150, 160) entlang der Normalen ein Minimum aufweist.
  35. Dielelektrische Schicht (10–16) nach Anspruch 32, wobei die Konzentration (150, 160) entlang der Normalen im Wesentlichen linear verläuft.
  36. Halbleiterbauelement, aufweisend eine dielektrische Schicht nach einem der Ansprüche 23 bis 35.
DE102007018013A 2007-04-17 2007-04-17 Dielektrische Schicht sowie Verfahren zur Herstellung einer dielektrischen Schicht Withdrawn DE102007018013A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007018013A DE102007018013A1 (de) 2007-04-17 2007-04-17 Dielektrische Schicht sowie Verfahren zur Herstellung einer dielektrischen Schicht
US12/104,814 US20080283973A1 (en) 2007-04-17 2008-04-17 Integrated circuit including a dielectric layer and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007018013A DE102007018013A1 (de) 2007-04-17 2007-04-17 Dielektrische Schicht sowie Verfahren zur Herstellung einer dielektrischen Schicht

Publications (1)

Publication Number Publication Date
DE102007018013A1 true DE102007018013A1 (de) 2008-10-23

Family

ID=39767788

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007018013A Withdrawn DE102007018013A1 (de) 2007-04-17 2007-04-17 Dielektrische Schicht sowie Verfahren zur Herstellung einer dielektrischen Schicht

Country Status (2)

Country Link
US (1) US20080283973A1 (de)
DE (1) DE102007018013A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230193460A1 (en) * 2021-12-17 2023-06-22 American Air Liquide, Inc. Deposition of iodine-containing carbon films

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5112736A (en) * 1989-06-14 1992-05-12 University Of Utah Dna sequencing using fluorescence background electroblotting membrane
US5763005A (en) * 1992-08-26 1998-06-09 Fujitsu Limited Method for forming multilayer insulating film of semiconductor device
US20040208994A1 (en) * 2003-02-06 2004-10-21 Planar Systems, Inc. Deposition of carbon-and transition metal-containing thin films
US6866890B2 (en) * 2000-03-30 2005-03-15 Tokyo Electron Limited Method of forming a dielectric film
US7132346B2 (en) * 2002-07-19 2006-11-07 Hynix Semiconductor Inc. Atomic layer deposition of titanium using batch type chamber and method for fabricating capacitor by using the same
US7144771B2 (en) * 2002-10-16 2006-12-05 Samsung Electronics Co., Ltd. Methods of forming electronic devices including dielectric layers with different densities of titanium
EP1266054B1 (de) * 2000-03-07 2006-12-20 Asm International N.V. Gradierte dünne schichten

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080044986A1 (en) * 2006-08-18 2008-02-21 Olaf Storbeck Method for improved dielectric performance

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5112736A (en) * 1989-06-14 1992-05-12 University Of Utah Dna sequencing using fluorescence background electroblotting membrane
US5763005A (en) * 1992-08-26 1998-06-09 Fujitsu Limited Method for forming multilayer insulating film of semiconductor device
EP1266054B1 (de) * 2000-03-07 2006-12-20 Asm International N.V. Gradierte dünne schichten
US6866890B2 (en) * 2000-03-30 2005-03-15 Tokyo Electron Limited Method of forming a dielectric film
US7132346B2 (en) * 2002-07-19 2006-11-07 Hynix Semiconductor Inc. Atomic layer deposition of titanium using batch type chamber and method for fabricating capacitor by using the same
US7144771B2 (en) * 2002-10-16 2006-12-05 Samsung Electronics Co., Ltd. Methods of forming electronic devices including dielectric layers with different densities of titanium
US20040208994A1 (en) * 2003-02-06 2004-10-21 Planar Systems, Inc. Deposition of carbon-and transition metal-containing thin films

Also Published As

Publication number Publication date
US20080283973A1 (en) 2008-11-20

Similar Documents

Publication Publication Date Title
DE102006000615B4 (de) Verfahren zum Bilden eines Halbleiterbauelements mit einer Dielektrikumschicht
DE102006000613A1 (de) DRAM mit High-K-Dielektrikum-Speicherkondensator und Verfahren zum Herstellen desselben
DE102004020157A1 (de) Kondensator mit legierter dielektrischer Hafnium-Oxid und Aluminium-Oxid-Schicht und Verfahren zur Herstellung desselben
DE60015578T2 (de) Dielektrische filme und deren herstellungsverfahren
DE102005014619A1 (de) Integriertes Schaltkreisbauelement mit Gatestruktur und zugehöriges Herstellungsverfahren
DE102007055880B4 (de) Verfahren zur Herstellung eines Isoliermaterials, insbesondere in einer Halbleiteranordnung
DE10022425A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102013101113A1 (de) Vorrichtung und Verfahren für einen Leistungs-MOS-Transistor
WO2000041459A2 (de) Halbleiterbauelement mit einer wolframoxidschicht und verfahren zu dessen herstellung
DE112005002160T5 (de) Dünnfilmkondensator und Verfahren zum Bilden desselben sowie computerlesbares Speichermedium
DE102017118485A1 (de) Verfahren zum Bilden von Metallschichten in Öffnungen und Vorrichtung zu deren Bildung
DE102007000677A1 (de) Halbleiteranordnungen und Verfahren zur Herstellung derselben
KR19990088240A (ko) 반도체기억장치및그제조방법
DE102019116992A1 (de) Bildungs- und in-situ-ätzprozesse für metallschichten
DE102008000003A1 (de) Halbleiteranordnungen und Verfahren zur Herstellung derselben
DE60311016T2 (de) Dielektrischer film mit hohem k, herstellungsverfahren dafür und diesbezügliches halbleiterbauelement
DE102019109861A1 (de) Gatestapel-Behandlung
DE10055431A1 (de) Verfahren zum Herstellen von Kondensatoren eines Halbleiterbauelements
DE102004016162A1 (de) Verfahren zum Bilden eines Metalloxidfilmes
DE10032213B4 (de) Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement
DE10031056B4 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiterspeichervorrichtung
DE102006000614A1 (de) Verfahren zur Steuerung von Grenzflächeneigenschaften für Kondensatoren unter Verwendung einer Metall-Flash-Schicht
DE102006023607A1 (de) Seitenwand-Distanzstruktur, Verfahren zur Ausbildung von Seitenwand-Distanzstrukturen und Feldeffekttransistoren sowie Strukturierungsverfahren
DE10055450A1 (de) Verfahren zum Herstellen eines Ta205-Kondensators unter Verwendung einer Ta205-Dünnschicht als dielektrische Schicht
DE102007018013A1 (de) Dielektrische Schicht sowie Verfahren zur Herstellung einer dielektrischen Schicht

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative

Representative=s name: WILHELM & BECK, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: WILHELM & BECK, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee