DE102006000615B4 - Verfahren zum Bilden eines Halbleiterbauelements mit einer Dielektrikumschicht - Google Patents

Verfahren zum Bilden eines Halbleiterbauelements mit einer Dielektrikumschicht Download PDF

Info

Publication number
DE102006000615B4
DE102006000615B4 DE102006000615A DE102006000615A DE102006000615B4 DE 102006000615 B4 DE102006000615 B4 DE 102006000615B4 DE 102006000615 A DE102006000615 A DE 102006000615A DE 102006000615 A DE102006000615 A DE 102006000615A DE 102006000615 B4 DE102006000615 B4 DE 102006000615B4
Authority
DE
Germany
Prior art keywords
layer
forming
thickness
dielectric
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006000615A
Other languages
English (en)
Other versions
DE102006000615A1 (de
Inventor
Shrinivas Govindarajan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of DE102006000615A1 publication Critical patent/DE102006000615A1/de
Application granted granted Critical
Publication of DE102006000615B4 publication Critical patent/DE102006000615B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H01L21/3142—Deposition using atomic layer deposition techniques [ALD] of nano-laminates, e.g. alternating layers of Al203-Hf02
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zum Bilden eines Halbleiterbauelements, wobei das Verfahren folgende Schritte aufweist: Bereitstellen eines Halbleitersubstrats; und Bilden einer Dielektrikumschicht auf dem Halbleitersubstrat umfassend: Bilden einer ersten Schicht aus einem ersten Material mit einer Dicke von weniger als 10 nm, wobei das erste Material eine Dielektrizitätskonstante von mehr als 30 aufweist, und wobei das erste Material TiO2 aufweist, Bilden einer zweiten Schicht aus einem zweiten Material mit einer Dicke von weniger als 10 nm, wobei das zweite Material einen Leitungsbandversatz zu Silizium von mehr als 1,5 eV aufweist, und wobei das zweite Material HfO2 aufweist, Bilden einer dritten Schicht aus dem ersten Material mit einer Dicke von weniger als 10 nm, Bilden einer vierten Schicht aus dem zweiten Material mit einer Dicke von weniger als 10 nm, und Bilden einer Schicht aus einem dritten Material benachbart zu einer Schicht aus dem ersten Material oder einer...

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich allgemein auf ein Verfahren zum Bilden eines Halbleiterelements insbesondere neuartige Materialien mit hoher Dielektrizitätskonstante.
  • Hintergrund
  • Kondensatoren sind Elemente, die weit verbreitet in Halbleiterbauelementen zum Speichern einer elektrischen Ladung verwendet werden. Kondensatoren weisen im Wesentlichen zwei leitfähige Platten auf, die durch einen Isolator getrennt sind. Die Kapazität oder Ladungsmenge, die durch den Kondensator pro angelegter Spannung gehalten wird, wird in Farad gemessen und hängt von der Fläche der Platten, der Entfernung zwischen denselben und dem dielektrischen Wert des Isolators ab. Kondensatoren werden in Filtern, in Analog-Digital-Wandlern, Speichervorrichtungen und Steueranwendungen und vielen weiteren Typen von Halbleiterbauelementen verwendet. Eine Zelle eines dynamischen Direktzugriffsspeichers (DRAM) z. B. umfasst einen Speicherkondensator, der in Serie zu einem Zugriffstransistor geschaltet ist. Daten können in den Speicherkondensator gespeichert und aus demselben herausgelesen werden, indem eine Ladung durch den Zugriffstransistor und in den Kondensator geführt wird.
  • Für DRAM-Kondensatoren sind einige Schlüsselanforderungen für Sub-70 nm-Technologien ein geringer Leckstrom, eine geringe Äquivalenz-Oxiddicke (EOT), eine Minimierung einer Polysiliziumerschöpfung, angemessene Bandversätze (für das Dielektrikum) und Wärmestabilität während nachfolgender Verarbeitung. Um diese Anforderungen zu erzielen, ist die Idee eines Verwendens von MIS-(Metall-Isolator-Silizium-) oder MIM-(Metall-Isolator-Metall-)Kondensatoren bekannt. Eine Schlüsselherausforderung besteht darin, die verschiedenen Grenzflächenstelleneigenschaften zu optimieren und Dielektrika mit hoher Kapazität zu verwenden. Für Anwendungen, die Gate-Elektroden beinhalten, umfassen zusätzliche Anforderungen eine Minimierung eines Tunnelungsleckstroms und eines Gate-Widerstandswerts.
  • Eine Anzahl von Materialien mit hoher Dielektrizitätskonstante ist für Kondensatoren bekannt. Beispiele von Materialien mit hoher Dielektrizitätskonstante, die als Kondensatordielektrika vorgeschlagen wurden, sind Tantal-Pentoxid, Titan-Oxid, Barium-Strontium-Titanat und Titan-Oxid. Um eine Dielektrizitätskonstante zu erhalten, die größer als 10 ist, hat sich die bisherige Technik auf Materialien konzentriert, die auf dem HfuAlvSiwOxNy- oder LauAlySiwOxNy-System basieren. Diese Materialien sind auf eine maximale Dielektrizitätskonstante von etwa 30 beschränkt.
  • Die Patentveröffentlichung WO 02/31875 A2 bezieht sich unter anderem auf die Herstellung eines Dielektrikums als Nanolaminat aus mindestens vier abwechselnden Schichten, wobei ein Schichtmaterial Aluminiumoxid und das andere z. B. Titanoxid ist.
  • Die Patentveröffentlichung US 2004/0262700 A1 bezieht sich beispielsweise auf dielektrische Schichten, die ein durch chemische Aufdampfung aufgebrachtes Hafnium-Oxid und ein durch einen Elektronenstrahl verdampftes Lanthanid-Oxid beinhalten, und ein Verfahren zum Herstellen einer derartigen dielektrischen Schicht, um eine zuverlässige dielektrische Schicht mit einer Äquivalent-Oxid-Dicke, die dünner ist als diejenige, die unter Verwendung von SiO2 erhältlich ist, zu erzeugen. Ein Bilden einer Schicht aus Hafnium-Oxid durch chemische Aufdampfung und ein Bilden einer Schicht eines Lanthanid-Oxids durch Elektronenstrahlverdampfung, wobei die Schicht aus Hafnium-Oxid benachbart zu und in Kontakt mit der Schicht aus Lanthanid ist, schaffen eine dielektrische Schicht mit einer relativ hohen Dielektrizitätskonstante verglichen mit Siliziumdioxid. Ein Bildender Schicht aus Hafnium-Oxid durch chemische Aufdampfung unter Verwendung von Vorläufern, die keinen Kohlenstoff beinhalten, erlaubt die Erzeugung der dielektrischen Schicht ohne Kohlenstoffverunreinigung. Das Dielektrikum kann als ein Nanolaminat aus Hafnium-Oxid und einem Lanthanid-Oxid gebildet sein.
  • Die Patentveröffentlichung der US 2004/0266217 A1 bezieht sich beispielsweise auf ein Verfahren zum Bilden eines stark dielektrischen Films unter Verwendung eines ALD-Verfahrens und auf ein Verfahren zum Herstellen eines Kondensators mit einem stark dielektrischen Film mittels Zuführen eines Vorläufers, der ein Metallelement beinhaltet, zu einem Halbleitersubstrat und Spülen eines Reaktors;
    Zuführen eines Oxidationsmittels und Spülen des Reaktors;
    und Zuführen einer Reaktionsquelle, die Stickstoff beinhaltet, und Spülen des Reaktors.
  • Die Patentveröffentlichung der US 2004/0171280 A1 bezieht sich beispielsweise auf ein Verfahren zur Aufbringung einer atomaren Schicht zum Aufbringen eines Oxid-Nanolaminat-Dünnfilms. Das Verfahren verwendet einen Nitrat-Liganden in stark dielektrischen Films unter Verwendung eines ALD-Verfahrens und auf ein Verfahren zum Herstellen eines Kondensators mit einem stark dielektrischen Film mittels Zuführen eines Vorläufers, der ein Metallelement beinhaltet, zu einem Halbleitersubstrat und Spülen eines Reaktors; Zuführen eines Oxidationsmittels und Spülen des Reaktors; und Zuführen einer Reaktionsquelle, die Stickstoff beinhaltet, und Spülen des Reaktors.
  • Die Patentveröffentlichung der US 2004/0171280 A1 bezieht sich beispielsweise auf ein Verfahren zur Aufbringung einer atomaren Schicht zum Aufbringen eines Oxid-Nanolaminat-Dünnfilms. Das Verfahren verwendet einen Nitrat-Liganden in einem ersten Vorläufer als ein Oxidationsmittel für einen zweiten Vorläufer, um die Oxid-Nanolaminate zu bilden. Unter Verwendung eines Hafnium-Nitrat-Vorläufers und eines Aluminium-Vorläufers ist das Verfahren gut geeignet für die Aufbringung eines Hafnium-Oxid/Aluminium-Oxid-Nanolaminat-Dielektrikums mit hohem k für Gatedielektrikum- oder Kondensatordielektrikum-Anwendungen auf einer mit Wasserstoff abgeschlossenen Siliziumoberfläche.
  • Die Patentveröffentlichung der US 2004/0238872 A1 bezieht sich beispielsweise auf ein Verfahren zum Herstellen eines dielektrischen Oxidfilms mit hohem k, einen Kondensator mit einem dielektrischen Film, der unter Verwendung des Verfahrens gebildet ist, und ein Verfahren zum Herstellen des Kondensators. Ein dielektrischer Oxidfilm mit hohem k wird hergestellt durch (a) Laden eines Halbleitersubstrats in eine ALD-Vorrichtung, (b) Aufbringen eines Reaktionsmaterials mit einer vorbestimmten Zusammensetzungsrate eines ersten Elements und eines zweiten Elements auf das Halbleitersubstrat und (c) Bilden eines ersten dielektrischen Oxidfilms mit hohem k, der zwei Elemente aufweist, auf dem Halbleitersubstrat durch derartiges Oxidieren des Reaktionsmaterials, dass das erste Element und das zweite Element gleichzeitig oxidiert werden.
  • Zusammenfassung der Erfindung
  • Aufgabe der Erfindung ist es ein Verfahren zum Bilden eines Halbleiterbauelements mit einer Dielektrikumschicht bereitzustellen mit verbesserten elektrischen Eigenschaften, insbesondere bezogen auf Kapazität und Leckstrom.
  • Die Aufgabe wird mit einem Verfahren gemäß Anspruch 1 oder 9 gelöst. Bevorzugte Weiterbildungen sind in den abhängigen Ansprüchen angegeben.
  • Bei einem Aspekt stellt die vorliegende Erfindung eine dielektrische Schicht mit k größer als 25 und einem angemessenen Leitungsbandversatz mit Silizium bereit. Exemplarische Ausführungsbeispiele, die durch diese Erfindung Vorgeschlagen werden, umfassen die folgenden Materialsysteme: HfuTivTawOxNy, HfuTivOxNy (wobei u, v, w, x und y die Atomverhältnisse der Elemente in dem dielektrischen Stapel sind).
  • Die Erfindung umfasst ein Verfahren zum Bilden eines Halbleiterbauelements ein Bilden einer ersten Schicht aus einem ersten Material auf eine Dicke von weniger als 10 nm. Das erste Material weist eine Dielektrizitätskonstante von mehr als 30 (und vorzugsweise mehr als etwa 50) auf. Eine erste Schicht aus einem zweiten Material ist auf eine Dicke von weniger als 10 nm gebildet. Das zweite Material weist einen Bandversatz von mehr als 1,5 eV auf.
  • Zusätzliche Schichten aus dem ersten und dem zweiten Material werden dann aufeinanderfolgend gebildet, was zu einem Film mit der anvisierten Dicke führt. Erfindungsgemäß ist das ist das erste Material TiO2. Das zweite Material mit einem Leitungsbandversatz zu Si von mehr als ~1,5 eV weist Hf3N4und ggf. HfO2 auf.
  • Kurze Beschreibung der Zeichnungen
  • Für ein vollständiges Verständnis der vorliegenden Erfindung und die Vorteile derselben wird nun Bezug auf die folgende Beschreibung in Verbindung mit den beigefügten Zeichnungen genommen. Es zeigen:
  • 1 ein Schema, das eine generische Konfiguration eines Kondensators (wie aufgebracht) zeigt;
  • 2 ein nicht erfindungsgemäßes Beispiel basierend auf abwechselnden Schichten aus TiO2 und AlO3;
  • 3 ein Ausführungsbeispiel basierend auf abwechselnden Schichten aus Hf3N4 und TiO2; und
  • 4 eine Querschnittsansicht eines Transistors mit einem Gate-Dielektrikum der vorliegenden Erfindung.
  • Detaillierte Beschreibung darstellender Ausführungsbeispiele
  • Die vorliegende Erfindung wird Bezug nehmend auf bevorzugte Ausführungsbeispiele in einem spezifischen Zusammenhang, nämlich einem Kondensator, beschrieben. Die Erfindung könnte jedoch auch auf andere Vorrichtungen und Strukturen angewendet werden, die Dielektrika einsetzen, insbesondere diejenigen Dielektrika mit einer hohen Dielektrizitätskonstante. Ein Material mit hoher Dielektrikzitätskonstante z. B. könnte als das Gate-Dielektrikum in einem Feldeffekttransistor verwendet werden.
  • Bei einem Aspekt identifiziert die vorliegende Erfindung potentielle Materialsysteme, die die Dielektrizitätskonstante und andere Eigenschaften erfüllen können, die erforderlich sind, um ein geringes Lecken und eine hohe Kapazität zu erzielen. Erfindungsgemäß basieren diese Materialsysteme auf TiO2, das eine Dielektrizitätskonstante von etwa 80 aufweist, jedoch einen sehr niedrigen Leitungsbandversatz (Ec) zu Silizium (< 1,2 eV) und eine geringe Bandlücke (Eg ~ 3,5 eV) aufweist.
  • Kandidaten zur Kombination mit TiO2sind: zumindest Hf3N4(k ~ 30) und ggf. HfO2(k = 20, Ec =1, 5 eV, Eg = 5, 8 eV). Kombinationen dieser Materialien mit Ta2O5(k = 26, Ec < 1,5 eV, eG ~ 4, 5), Al2O3(k = 9, Ec = 2, 8 eV, Eg ~ 8), La2O3(k = 30, Ec = 2,3 eV, Eg = 4,3 eV), SrTiO3(k > 100) und weiteren kommen ebenso in Frage.
  • Bei dem bevorzugten Ausführungsbeispiel können die einzelnen Komponenten durch Atomschichtaufbringung (ALD) aufgebracht werden. Geeignete Vorläufer werden zur Aufbringung der verschiedenen Komponenten (Oxide, Nitride), die oben aufgelistet sind, verwendet. Mögliche Quellen fur z. B.:
    • a. Sauerstoff – H2, O2 oder O3
    • b. Stickstoff – NH3, N2
    • c. Hafnium – Metall-Alkyl-Amide (z. B. Tert-Ethyl-Methyl-Amino-Hafnium), Metall-Halide (z. B. HfCl2), Metall-Alkoxide
    • d. Titan – Metall-Halide (z. B. TiCl4), metallorganische Stoffe (z. B. TDMAT), Metall-Alkoxide (z. B. Ti(OEt)4)
    • e. Aluminium – Metall-Alkyl-Amide (z. B. Trimethyl-Aluminium), Metall-Alkoxide
    • f. Ta – Metall-Alkyl-Amide (z. B. Terbutylimidotris-Diethylamido-Tantal oder TBTDET), metallorganische Stoffe, Metall-Alkoxide
    • g. Ru – Metall-Zyklopentadienyle (z. B. Ru(Cp)2 – Bis-Zyklopentadienyl-Ruthenium, Ru(EthylCp)2)
    • h. Sr – Metall-Zyklopentadienyle, Metall-Alkyl-Amide, Metall-Beta-Diketonate, Metall-Alkoxide
  • 1 zeigt ein Beispiel, herstellbar mit einem bevorzugten Ausführungsbeispiel dieser Erfindung. Ein Kondensator 10 umfasst zwei Leiter (d. h. Substrat 12, Elektrode 14 und Elektrode 18), die durch eine dielektrische Schicht 16 getrennt sind. Bei dem dargestellten Ausführungsbeispiel ist eine untere Metallelektrodenschicht 14 zwischen dem Substrat 12 und der Elektrode 18 enthalten. Diese Schicht kann eine Metallblitzschicht umfassen, um die Grenzfläche zu reinigen. Diese Blitz- bzw. Flashschicht kann ein beliebiges Metall mit einer hohen Affinität für Sauerstoff und einem Schmelzpunkt (sowohl für das Metall als auch das Oxid) oberhalb 1000°C sein. Die Metallelektrode 14 könnte aus entweder einem reinen Metall (z. B. Ru, Hf, Ti, Ta, ...), Nitriden (z. B. TiN, TaN, HfN, Mischungen derselben) oder Karbo-Nitriden (z. B. TiCn, NbCN, HfCn, TaCn, ...) gebildet sein. TiN z. B. könnte durch ALD unter Verwendung von TiCl4 und NH3 aufgebracht werden.
  • Das Substrat 12 kann ein oberer Abschnitt eines massiven Siliziumsubstrats oder eine Siliziumschicht über einer weiteren Schicht sein. Als Beispiel kann die Siliziumschicht 12 Teil eines Silizium-auf-Isolator-(SOI-)Substrats, eine epitaktisch aufgewachsene Schicht über einer weiteren Schicht (z. B. Silizium über Silizium-Germanium) oder eine Siliziumschicht, die durch eine Waferbondtechnik gebildet ist, sein. Die Siliziumschicht könnte auch eine Schicht, die über einem Substrat gebildet ist, z. B. eine Polysiliziumschicht, die als eine Gate-Elektrode verwendet wird, oder eine Elektrode, die in einem gestapelten Kondensator verwendet wird, sein. Andere Halbleiter als Silizium, wie z. B. Germanium, Silizium-Germanium, Gallium-Arsenid und andere, könnten alternativ verwendet werden. Alternativ kann ein Nicht-Halbleiter-Substrat 12 verwendet werden. Die Kondensatorstruktur kann z. B. auf einer dielektrischen Schicht 12 gebildet sein.
  • Das in 1 dargestellte Ausführungsbeispiel umfasst eine Metallschicht 14 in direktem Kontakt mit einem Siliziumsubstrat 12. Die Metallschicht 14 ist optional. Falls enthalten, kann die Metallelektrodenschicht durch Atomschichtaufbringung unter Verwendung eines Wärmeverfahrens oder eines geeigneten plasmagestützten Aufbringungsverfahrens aufgebracht werden.
  • Eine weitere optionale Metallschicht 18 ist in 1 dargestellt. Die obere Metallelektrode 18 könnte aus entweder reinem Metall (z. B. Ru, Hf, Ti, Ta, ...), Nitriden (z. B. TiN, TaN, HfN, Mischungen derselben) oder Karbo-Nitriden (z. B. TiCN, NbCN, HfCN, TaCN, ...) gebildet sein. TiN z. B. konnte durch ALD unter Verwendung von TiCl4 und NH3 aufgebracht werden.
  • Die dielektrische Schicht 16 ist über dem Substrat 12 (und bei dem dargestellten Ausführungsbeispiel der Elektrode 14, falls enthalten) gebildet. Bei dem bevorzugten Ausführungsbeispiel ist die dielektrische Schicht 16 durch ALD der einzelnen Komponenten aufgebracht. Spezifische Beispiele von Materialien sind unten angefuhrt. Die Dicke dieser Schicht (üblicherweise etwa 2 nm bis etwa 20 nm) ist variabel und hängt von der zu erzielenden Kapazitätsverbesserung ab.
  • Bei einem ersten Ausführungsbeispiel ist ein Nanolaminat durch aufeinanderfolgende Schichten eines Materials, das eine hohe Dielektrizitätskonstante aufweist, und nachfolgende Schichten, die einen hohen Bandversatz (z. B. größer als etwa 1,5 bis 2 eV) aufweisen, gebildet. Diese Kombination von Materialien wird bevorzugt, da ein Material mit hoher Dielektrizitätskonstante eine Ladung behält und ein hoher Bandversatz ein Lecken vermeidet. Wie oben erläutert wurde, weist TiO2 z. B. eine hervorragende Dielektrizitätskonstante von etwa 80 auf, der Leitungsbandversatz jedoch ist ziemlich niedrig. So wird TiO2 alleine nicht bevorzugt. Vielmehr wird dieses Material mit einem bestimmten Material kombiniert, was eine Erhöhung des Bandversatzes unterstützt. Zwei Beispiele sind Bezug nehmend auf die 2 und 3 beschrieben.
  • Ein nicht erfindungsgemäßes Beispiel weist ein Nanolaminat aus TiO2und Al2O3, wie in 2 gezeigt ist, auf, ein erfindungsgemäßes TiO2und Hf3N4, wie in 3 gezeigt ist. Wie unten erläutert wird könnten zusätzlich andere Materialien verwendet werden. In beiden dieser Figuren ist eine Schicht aus TiO2 über der Metallelektrode 14, falls enthalten, aufgebracht. Die untere Elektrode könnte entweder aus nur der Metallblitzschicht, einer Kombination der Blitzschicht und einer Metallelektrode oder nur einer Metallelektrode gebildet sein. Das TiO2 ist üblicherweise sehr dünn, z. B. weniger als 10 nm und vorzugsweise in der Größenordnung von etwa 1 nm. In dem Beispiel aus 2 ist eine Schicht aus Al2O3 über der TiO2-Schicht aufgebracht und in dem Ausführungsbeispiel aus 3 ist eine Schicht aus Hf3N4 uber der TiO2-Schicht aufgebracht. In jedem Fall ist die neu aufgebrachte Schicht etwa gleich dick wie die TiO2-Schicht. Der Nanolaminatstapel wird dann durch ein Wiederholen der Aufbringungsabfolge (die auch variiert werden kann, um so die Gesamtzusammensetzung der Elemente in dem Stapel zu verändern), bis die Zieldicke erzielt ist, aufgebaut. Ein alternativer Ansatz bestünde darin, die Nanolaminatstruktur mit dem Material (z. B. Al2O3), das den höheren Leitungsbandversatz mit Silizium und vorzugsweise eine höhere Bandlücke aufweist als das Material mit der höheren Dielektrizitätskonstante, z. B. TiO2, zu beginnen. Die Struktur kann dann wie oben beschrieben aufgebaut werden.
  • Nach einer Aufbringung der dielektrischen Schicht kann ein optionales RTP-Ausheilen/Ofenausheilen eingeführt werden. Vorzugsweise wird das Ausheilen unter Verwendung eines schnellen thermischen Verfahrens (RTP) mit einer kontrollierten Atmosphare durchgeführt. Alternativ konnte ein kontrolliertes Ofenausheilen eingesetzt werden. Bei dem RTP-Beispiel kann die Struktur für eine Zeit von etwa 10 bis etwa 60 Sekunden auf eine Temperatur zwischen etwa 400°C und etwa 1.100°C erwärmt werden. Bei dem Ofenausheilbeispiel kann die Struktur für eine Zeit von etwa 5 bis etwa 30 Minuten auf eine Temperatur zwischen etwa 400°C und etwa 1.000°C erwärmt werden.
  • Nach dem optionalen Ausheilen kann eine optionale obere Metallelektrode 18 aufgebracht werden. Die obere Metallelektrode 18 könnte aus entweder einem reinen Metall (z. B. Ru, Hf, Ti, Ta, ...), Nitriden (z. B. TiN, TaN, HfN, Mischungen derselben) oder Karbo-Nitriden (z. B. TiCN, NbCN, HfCN, TaCN, ...) gebildet sein. TiN z. B. könnte durch ALD unter Verwendung von TiCl4 und NH3 aufgebracht werden.
  • Für Nanolaminate sind die einzelnen Schichten (z. B. SrO, Al2O3, TiO2, Hf3N4, AlN, HfO2) einige nm dick. Bei einem bevorzugten Ausführungsbeispiel betragt die Dicke vorzugsweise etwa 0,5 nm bis etwa 4 nm, ublicherweise etwa 1 nm. Die Schichten sind idealerweise wie aufgebracht intakt. Ein bestimmtes Vermischen oder bestimmte Reaktionen jedoch können an den Grenzflächen zwischen jeder Schicht während eines Hochtemperaturausheilens auftreten.
  • Bei einem weiteren Ausführungsbeispiel kann das Dielektrikum 16 eine gemischte Verbindung sein. In diesem Fall werden Dünnschichten gebildet und dann wird die Struktur ausgeheilt, um z. B. eine einzelne Verbindung zu bilden. Für gemischte Verbindungen ist die Einzelschichtdicke (wie aufgebracht) üblicherweise kleiner als 0,5 nm, um einen homogeneren Film sicherzustellen. Nach einem Hochtemperaturausheilen ist das Idealszenario, dass keine Kristallisierung des Films vorliegt, und dass derselbe sich nicht in einige unterschiedliche Verbindungen trennt (was abhängig von der Zusammensetzung der Filme möglich ist). Der typische Ansatz, der verwendet werden könnte, um vorherzusagen, welche Phasen nach einem Ausheilen vorhanden sind, besteht darin, quantenchemische Berechnungen, eine Molekularorbitaltheorie und Minimierungstechniken der freien Energie zu verwenden. Da die exakten Details der Wirkung eines Ausheilens auf die gemischten Verbindungen aufgrund der Tatsache, dass dies unter Umständen kein vollständig stabiles thermodynamisches System ist ziemlich schwierig vorherzusagen sind, erfordert eine mögliche Implementierung eine tatsächliche Verifizierung unter Verwendung einer Kombination von Techniken, wie z. B. TEM mit hoher Auflösung, Elektronenenergieverlust-Spektroskopie, Rutherford-Rückstreuung, Röntgenphotoelektronen-Spektroskopie und anderen. In jedem Fall umfasst die vorliegende Erfindung alle Phasen von einem Nanolaminat bis zu einer gemischten Verbindung und Phasen dazwischen.
  • Bei einem weiteren Ausführungsbeispiel beinhaltet ein Verfahren zur Bildung von Kondensatoren mit geringem Lecken und hoher Kapazität ein vernunftiges Mischen von Oxiden/Nitriden/Oxynitriden basierend auf TiO2 und Perovskiten, wie z. B. SrTiO3. Funf exemplarische Systeme sind hier offenbart. Jedes derselben wird nun erlautert. Diese Systeme können als entweder ein Nanolaminat oder eine gemischte Verbindung implementiert sein.
  • Ein erstes System verwendet HfuTivTawOxNy. Bei dem bevorzugten Ausfuhrungsbeispiel gilt 0 < u < 60, 0 < v < 60, 0 < w < 60, 0 < x < 50 und 0 < y < 50 und u + v + w + x + y ~ 100. (Es ist zu erkennen, dass bestimmte Verunreinigungen, wie z. B. Cl, C und H, abhängig von dem Aufbringungsvorgang vorliegen könnten. Diese Verunreinigungen werden zu Zwecken einer Bestimmung des Verhältnis von Materialien in dem System ignoriert.) Dieses Ausführungsbeispiel umfasst alle möglichen Kombinationen gemischter Oxide, Nitride und Oxynitride. Ein gemischtes Oxid z. B. kann durch ein Aufbringen abwechselnder Schichten aus Hf3N4, HfO2, TiO2 und Ta2O5 gebildet werden. Dies kann dann in eine Nanolaminatstruktur umgewandelt werden, indem die Dicke der Teilschichten erhoht wird. Die Zusammensetzung kann durch ein Variieren der Anzahl von Zyklen jeder Teilschicht spezifisch zugeschnitten werden.
  • Als ein Beispiel wird eine Schicht aus Hf3N4 auf eine Dicke zwischen etwa 0,5 nm und etwa 3 nm, vorzugsweise etwa 2 nm, aufgebracht. Als Nächstes wird eine Schicht aus HfO2 auf eine Dicke zwischen etwa 0,5 nm und etwa 3 nm, vorzugsweise etwa 2 nm, aufgebracht. Eine Schicht aus TiO2 kann auf eine Dicke zwischen etwa 0,5 nm und etwa 3 nm, vorzugsweise etwa 2 nm, aufgebracht werden. Schließlich kann eine Schicht aus Ta2O5 auf eine Dicke zwischen etwa 0,5 nm und etwa 3 nm, vorzugsweise etwa 2 nm, aufgebracht werden. Diese vier Schichten konnen zwischen ein und zehn Mal wiederholt werden.
  • Die Abfolge einer Aufbringung und die Dicke der einzelnen Schichten können auch verändert werden, um die Eigenschaften des folgenden dielektrischen Stapels zu modifizieren. Dies wäre der Ansatz zum Bilden einer Nanolaminatstruktur. Die gleiche Gruppe von Binarmischungen kann in der Form gemischter Oxynitride verarbeitet werden, indem die Schichtdicke auf 1 nm oder weniger reduziert wird (vorzugsweise näher an einer Monoschicht oder etwa 0,5 nm dick). Eine weitere Variation besteht darin, nur einen Teilsatz dieser Binärmischungen zu verwenden. HfO2 und TiO2 z. B. können verwendet werden, um ein HfuTivOx zu entwickeln (was das Ergebnis eines Setzens von w und y in HfuTivTawOxNy gleich 0 ist). Sobald eine Aufbringung des dielektrischen Stapels abgeschlossen ist, kann eine nachfolgende Verarbeitung durchgeführt werden, wie oben beschrieben wurde.
  • Ein zweites Beispiel verwendet ein HfuTivOxNy-System, einschließlich aller möglichen Kombinationen gemischter Oxide, Nitride und Oxynitride. Bei dem bevorzugten Ausführungsbeispiel gilt 0 < u < 60, 0 < v < 60, 0 < x < 50 und 0 < y < 50 und u + v + x + y ~ 100 (einige Verunreinigungen, wie z. B. Cl, C und H, könnten abhängig von dem Aufbringungsvorgang vorhanden sein). Ein gemischtes Oxid z. B. kann durch ein Aufbringen abwechselnder Schichten aus Hf3N4, HfO2 und TiO2 gebildet werden. Dies kann in eine Nanolaminatstruktur umgewandelt werden, indem die Dicke der Teilschichten erhöht wird. Ein Nanolaminat aus TiO2 und HfO2 kann z. B. gebildet werden. Stickstoff kann in diese Struktur durch ein Verwenden eines geeigneten Nitrierungsausheilens (z. B. in einem Formiergas, einer NH3-Atmosphäre oder N2-Atmosphäre) eingeschlossen werden. Die Zusammensetzung kann durch ein Variieren der Anzahl von Zyklen jeder Teilschicht spezifisch zugeschnitten werden.
  • Eine weitere Option besteht darin, HfO2-, TiO2- und Ti-Schichten aufzubringen. (Dies ist ein Beispiel, bei dem y in HfuTivOxNy gleich 0 gesetzt wird.) Der Ti-Gehalt des Stapels kann dann unabhängig gesteuert werden. Der Getter-Effekt von Ti kann verwendet werden, um den Sauerstoffgehalt der verschiedenen Oxide zu steuern. Eine erste Schicht aus Ti (z. B. 0,3 bis 1 nm dick) kann z. B. aufgebracht werden. Dem konnte eine HfO2-Schicht (0,3 bis 1 nm dick) folgen. Eine weitere Ti-Schicht kann aufgebracht werden (z. B. 0,3 bis 1 nm dick). Eine Schicht aus TiO2 kann als Nachstes aufgebracht werden (z. B. 0,3 bis 1 nm dick). Diese Abfolge kann wiederholt werden, um eine Ti-reiche Struktur zu erhalten. Dickere Schichten der Binarmischungen (1 nm oder größer) konnen zur Bildung von Nanolaminatstrukturen verwendet werden. Zur Reduzierung des Ti-Gehalts könnte z. B. die Ti-Schicht zwischen HfO2 und TiO2 beseitigt werden. Alternativ kann die relative Dicke der Ti-Schicht in Bezug auf die Dicke der HfO2- oder TiO2-Schicht erhöht werden.
  • Nachdem eine geeignete Filmdicke eines Dielektrikums aufgebracht ist, kann der Film entweder einem Hochtemperaturausheilen unterzogen werden oder zur Aufbringung der oberen Metallelektrode weitergeschickt werden. Wenn ein Ausheilen durchgeführt wird, verwendet das bevorzugte Ausführungsbeispiel ein schnelles thermisches Verarbeiten (RTP) mit einer kontrollierten Atmosphare. Die Vorrichtung konnte z. B. auf eine Temperatur zwischen etwa 400°C und 1.000°C fur eine Zeit zwischen etwa 10 Sekunden und 60 Sekunden in einer Atmosphare aus N2 oder NH3 ausgeheilt werden. Bei einem alternativen Ausführungsbeispiel kann ein gesteuertes Ofenausheilen eingesetzt werden. Bei einem Beispiel dieses Ausführungsbeispiels wird die Vorrichtung für eine Zeit zwischen etwa 5 Minuten und 30 Minuten in einer Atmosphare aus N2 oder NH3 auf eine Temperatur zwischen etwa 500°C und 1.100°C erwarmt.
  • Nach einer Bildung des Dielektrikums kann eine obere Elektrode 18 gebildet werden. Wie oben erlautert wurde, konnte die obere Elektrode 18 entweder ein reines Metall (oder Metalle), ein leitfähiges Nitrid, ein Karbo-Nitrid oder verschiedene Kombinationen dieser Materialien sein. Das Dielektrikum 16 zwischen zwei Leitern 18 und 12/14 bildet einen Kondensator.
  • Diese Struktur kann dann einem Ausheilen ((RTP) oder auf Ofenbasis, mit kontrolliertem Sauerstoff- und/oder Stickstoffpartialdruck), falls erforderlich, unterzogen werden. Ein alternativer Ansatz wäre der, das Ausheilen wegzulassen und diese Struktur mit polykristallinem (oder amorphem) Silizium zu verschließen. Ein nachgeordnetes Ausheilen könnte die erforderliche Filmstabilisierung erzielen. Einige Nitride, wie z. B. HfN, sind extrem anfällig für eine Oxidation und sollten vor der Aussetzung gegenüber der Atmosphäre mit einem stabileren Film (z. B. TiN) verschlossen werden.
  • Das Dielektrikum der vorliegenden Erfindung kann in einer Anzahl von Anwendungen eingesetzt werden. Beispiele von DRAM-Strukturen, die diese Erfindung verwenden konnen, sind in der ebenfalls anhangigen Anmeldung Serien-Nr. 11/031,691, die hierin durch Bezugnahme aufgenommen ist, beschrieben. Bei einem weiteren Beispiel konnen MIM-(Metall-Isolator-Metall-)Kondensatoren unter Verwendung von Aspekten der vorliegenden Erfindung in Mischsignal- und Analoganwendungen implementiert werden.
  • Das Dielektrikum der vorliegenden Erfindung könnte auch als ein Gate-Dielektrikum eines Transistors verwendet werden. 4 stellt einen Transistor 30 dar, der Aspekte der vorliegenden Erfindung nutzen kann. Der Transistor 30 umfasst einen Kanal 32, der in einem Halbleiter-(z. B. monokristallines Silizium)Körper 10 zwischen einer Source- und Drainregion 43 und 36 gebildet ist. Ein Gate-Dielektrikum 14, das ein beliebiges der hierin beschriebenen Dielektrika sein kann, ist über der Kanalschicht gebildet. Eine Gate-Elektrode 38 ist unter Verwendung einer bekannten Verarbeitung über die Kanalregion gebildet.

Claims (20)

  1. Verfahren zum Bilden eines Halbleiterbauelements, wobei das Verfahren folgende Schritte aufweist: Bereitstellen eines Halbleitersubstrats; und Bilden einer Dielektrikumschicht auf dem Halbleitersubstrat umfassend: Bilden einer ersten Schicht aus einem ersten Material mit einer Dicke von weniger als 10 nm, wobei das erste Material eine Dielektrizitätskonstante von mehr als 30 aufweist, und wobei das erste Material TiO2 aufweist, Bilden einer zweiten Schicht aus einem zweiten Material mit einer Dicke von weniger als 10 nm, wobei das zweite Material einen Leitungsbandversatz zu Silizium von mehr als 1,5 eV aufweist, und wobei das zweite Material HfO2 aufweist, Bilden einer dritten Schicht aus dem ersten Material mit einer Dicke von weniger als 10 nm, Bilden einer vierten Schicht aus dem zweiten Material mit einer Dicke von weniger als 10 nm, und Bilden einer Schicht aus einem dritten Material benachbart zu einer Schicht aus dem ersten Material oder einer Schicht aus dem zweiten Material, wobei das dritte Material Hf3N4 aufweist.
  2. Das Verfahren gemäß Anspruch 1, das ferner ein Bilden einer Schicht aus einem vierten Material benachbart zu einer Schicht aus einem ersten Material oder einer Schicht aus dem zweiten Material aufweist, wobei das vierte Material TaO5 aufweist.
  3. Das Verfahren gemäß Anspruch 1 oder 2, bei dem die erste Schicht aus dem ersten Material auf einem ersten Leiter ausgebildet wird.
  4. Das Verfahren gemäß Anspruch 3, bei dem die erste Schicht aus dem ersten Material auf einer Metallelektrode gebildet wird, die auf dem Halbleitersubstrat ausgebildet ist.
  5. Das Verfahren gemäß Anspruch 3 oder 4, das ferner ein Bilden eines zweiten Leiters auf der zweiten Schicht aus dem zweiten Material aufweist, derart, dass der erste Leiter eine erste Platte eines Kondensators bildet und der zweite Leiter eine zweite Platte des Kondensators bildet.
  6. Das Verfahren gemäß einem der Ansprüche 1 bis 5, bei dem die erste Schicht vor der zweiten Schicht gebildet wird, die zweite Schicht vor der dritten Schicht gebildet wird und die dritte Schicht vor der vierten Schicht gebildet wird.
  7. Das Verfahren gemäß einem der Ansprüche 1 bis 6, das ferner ein Ausheilen der ersten Schicht aus dem ersten Material, der zweiten Schicht aus dem ersten Material, der ersten Schicht aus dem zweiten Material und der zweiten Schicht aus dem zweiten Material aufweist.
  8. Das Verfahren gemäß Anspruch 7, bei dem das Ausheilen eine gemischte Verbindung des ersten Materials und des zweiten Materials bildet.
  9. Ein Verfahren zum Bilden eines Halbleiterbauelements, wobei das Verfahren folgende Schritte aufweist: Bereitstellen eines Halbleitersubstrats; und Bilden einer Dielektrikumschicht auf dem Halbleitersubstrat umfassend: Bilden einer ersten Schicht aus einem ersten Material mit einer Dicke von weniger als 10 nm, wobei das erste Material eine Dielektrizitätskonstante von mehr als 30 aufweist, und wobei das erste Material TiO2 aufweist, Bilden einer zweiten Schicht aus einem zweiten Material mit einer Dicke von weniger als 10 nm, wobei das zweite Material einen Leitungsbandversatz zu Silizium von mehr als 1,5 eV aufweist, und wobei das zweite Material Hf3N4 aufweist, Bilden einer dritten Schicht aus dem ersten Material mit einer Dicke von weniger als 10 nm, und Bilden einer vierten Schicht aus dem zweiten Material mit einer Dicke von weniger als 10 nm.
  10. Das Verfahren gemäß Anspruch 9, bei dem das zweite Material SrO aufweist.
  11. Das Verfahren gemäß Anspruch 9, bei dem das zweite Material Al2O3 aufweist.
  12. Das Verfahren gemäß Anspruch 9, bei dem das zweite Material HfO2 aufweist.
  13. Das Verfahren gemäß Anspruch 12, das ferner ein Bilden einer Schicht aus einem dritten Material benachbart zu einer Schicht aus dem ersten Material oder einer Schicht aus dem zweiten Material aufweist, wobei das dritte Material Hf3N4 aufweist.
  14. Das Verfahren gemäß Anspruch 13, das ferner ein Bilden einer Schicht aus einem vierten Material benachbart zu einer Schicht aus einem ersten Material oder einer Schicht aus einem zweiten Material aufweist, wobei das vierte Material TaO5 aufweist.
  15. Das Verfahren gemäß einem der Ansprüche 9 bis 14, bei dem die erste Schicht aus dem ersten Material auf einem ersten Leiter gebildet wird.
  16. Das Verfahren gemäß Anspruch 15, bei dem die erste Schicht aus dem ersten Material auf einer Metallelektrode gebildet wird, die auf dem Halbleitersubstrat ausgebildet ist.
  17. Das Verfahren gemäß Anspruch 15 oder 16, das ferner ein Bilden eines zweiten Leiters auf der zweiten Schicht aus dem zweiten Material aufweist, derart, dass der erste Leiter eine erste Platte eines Kondensators bildet und der zweite Leiter eine zweite Platte des Kondensators bildet.
  18. Das Verfahren gemäß einem der Ansprüche 9 bis 17, bei dem die erste Schicht vor der zweiten Schicht gebildet wird, die zweite Schicht vor der dritten Schicht gebildet wird und die dritte Schicht vor der vierten Schicht gebildet wird.
  19. Das Verfahren gemäß einem der Ansprüche 9 bis 18, das ferner ein Ausheilen der ersten Schicht aus dem ersten Material, der zweiten Schicht aus dem ersten Material, der ersten Schicht aus dem zweiten Material und der zweiten Schicht aus dem zweiten Material aufweist.
  20. Das Verfahren gemäß Anspruch 19, bei dem das Ausheilen eine gemischte Verbindung des ersten Materials und des zweiten Materials bildet.
DE102006000615A 2005-01-07 2006-01-02 Verfahren zum Bilden eines Halbleiterbauelements mit einer Dielektrikumschicht Expired - Fee Related DE102006000615B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/031,716 US7316962B2 (en) 2005-01-07 2005-01-07 High dielectric constant materials
US11/031,716 2005-01-07

Publications (2)

Publication Number Publication Date
DE102006000615A1 DE102006000615A1 (de) 2006-07-27
DE102006000615B4 true DE102006000615B4 (de) 2012-06-14

Family

ID=36650743

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006000615A Expired - Fee Related DE102006000615B4 (de) 2005-01-07 2006-01-02 Verfahren zum Bilden eines Halbleiterbauelements mit einer Dielektrikumschicht

Country Status (3)

Country Link
US (2) US7316962B2 (de)
CN (1) CN1832143B (de)
DE (1) DE102006000615B4 (de)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6921702B2 (en) * 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
US20070001231A1 (en) * 2005-06-29 2007-01-04 Amberwave Systems Corporation Material systems for dielectrics and metal electrodes
US7432139B2 (en) 2005-06-29 2008-10-07 Amberwave Systems Corp. Methods for forming dielectrics and metal electrodes
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
KR100717768B1 (ko) * 2005-08-30 2007-05-11 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 형성방법과, 비휘발성메모리 소자 및 그 제조방법
KR100648860B1 (ko) * 2005-09-08 2006-11-24 주식회사 하이닉스반도체 유전막 및 그 형성방법과, 상기 유전막을 구비한 반도체메모리 소자 및 그 제조방법
US7592251B2 (en) * 2005-12-08 2009-09-22 Micron Technology, Inc. Hafnium tantalum titanium oxide films
TWI267879B (en) * 2005-12-21 2006-12-01 Ind Tech Res Inst Metal-insulator-metal capacitor
US7763923B2 (en) * 2005-12-29 2010-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal capacitor structure having low voltage dependence
US8012442B2 (en) * 2006-03-31 2011-09-06 Tokyo Electron Limited Method of forming mixed rare earth nitride and aluminum nitride films by atomic layer deposition
US7759746B2 (en) * 2006-03-31 2010-07-20 Tokyo Electron Limited Semiconductor device with gate dielectric containing aluminum and mixed rare earth elements
US7816737B2 (en) * 2006-03-31 2010-10-19 Tokyo Electron Limited Semiconductor device with gate dielectric containing mixed rare earth elements
US20070237697A1 (en) * 2006-03-31 2007-10-11 Tokyo Electron Limited Method of forming mixed rare earth oxide and aluminate films by atomic layer deposition
US8097300B2 (en) * 2006-03-31 2012-01-17 Tokyo Electron Limited Method of forming mixed rare earth oxynitride and aluminum oxynitride films by atomic layer deposition
JP2008028051A (ja) * 2006-07-20 2008-02-07 Elpida Memory Inc ナノラミネート構造誘電膜の形成方法
US7727908B2 (en) 2006-08-03 2010-06-01 Micron Technology, Inc. Deposition of ZrA1ON films
US8404306B2 (en) * 2006-09-22 2013-03-26 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés George Claude Method for the deposition of a ruthenium containing film
US7767262B2 (en) * 2006-09-29 2010-08-03 Tokyo Electron Limited Nitrogen profile engineering in nitrided high dielectric constant films
US20080079111A1 (en) * 2006-09-29 2008-04-03 Tokyo Electron Limited Semiconductor devices containing nitrided high dielectric constant films
WO2008042695A2 (en) * 2006-09-29 2008-04-10 Tokyo Electron Limited Semiconductor devices containing nitrided high dielectric constant films and method of forming
EP1942528A1 (de) * 2007-01-04 2008-07-09 Interuniversitair Microelektronica Centrum Elektronische Vorrichtung und Verfahren zu ihrer Herstellung
KR101483318B1 (ko) 2007-02-21 2015-01-16 레르 리키드 쏘시에떼 아노님 뿌르 레？드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 기판상에 루테늄계 막을 형성하는 방법
US7851915B2 (en) * 2007-04-30 2010-12-14 Stmicroelectronics S.A. Electronic component comprising a titanium carbonitride (TiCN) barrier layer and process of making the same
US7772073B2 (en) * 2007-09-28 2010-08-10 Tokyo Electron Limited Semiconductor device containing a buried threshold voltage adjustment layer and method of forming
WO2009116004A2 (en) * 2008-03-19 2009-09-24 L'air Liquide-Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Alkali earth metal precursors for depositing calcium and strontium containing films
KR20100122960A (ko) * 2008-03-26 2010-11-23 레르 리키드 쏘시에떼 아노님 뿌르 레드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 루테늄 및 알칼리 토금속 함유 3원 산화물 필름의 증착
JP2009283850A (ja) * 2008-05-26 2009-12-03 Elpida Memory Inc キャパシタ用絶縁膜及びその形成方法、並びにキャパシタ及び半導体装置
US7811840B2 (en) * 2008-05-28 2010-10-12 Micron Technology, Inc. Diodes, and methods of forming diodes
KR100928456B1 (ko) * 2009-06-01 2009-11-25 주식회사 동진쎄미켐 이온화되지 않는 열활성 나노촉매를 포함하는 화학 기계적 연마 슬러리 조성물 및 이를 이용한 연마방법
US8107218B2 (en) * 2009-06-02 2012-01-31 Micron Technology, Inc. Capacitors
JPWO2010143410A1 (ja) * 2009-06-11 2012-11-22 パナソニック株式会社 コンデンサおよびコンデンサの製造方法
US8236372B2 (en) * 2009-06-12 2012-08-07 Micron Technology, Inc. Methods of forming capacitors having dielectric regions that include multiple metal oxide-comprising materials
US8310807B2 (en) * 2009-06-12 2012-11-13 Micron Technology, Inc. Capacitors having dielectric regions that include multiple metal oxide-comprising materials
FI20095947A0 (fi) * 2009-09-14 2009-09-14 Beneq Oy Monikerrospinnoite, menetelmä monikerrospinnoitteen valmistamiseksi, ja sen käyttötapoja
TWI392759B (zh) * 2009-09-28 2013-04-11 Univ Nat Taiwan 透明導電薄膜及其形成方法
US8076241B2 (en) * 2009-09-30 2011-12-13 Tokyo Electron Limited Methods for multi-step copper plating on a continuous ruthenium film in recessed features
JP5375497B2 (ja) * 2009-10-01 2013-12-25 トヨタ自動車株式会社 半導体装置、及び、半導体装置の製造方法
WO2011106072A2 (en) 2010-02-23 2011-09-01 L'air Liquide Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Use of ruthenium tetroxide as a precursor and reactant for thin film depositions
US8357614B2 (en) 2010-04-19 2013-01-22 L'air Liquide Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Ruthenium-containing precursors for CVD and ALD
EP2434529B1 (de) * 2010-09-28 2020-02-12 IMEC vzw Metall-Isolator-Metall-Kondensator zur Verwendung in Halbleitervorrichtungen und Herstellungsverfahren dafür
JP5932221B2 (ja) * 2011-01-14 2016-06-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
US8440520B2 (en) 2011-08-23 2013-05-14 Tokyo Electron Limited Diffused cap layers for modifying high-k gate dielectrics and interface layers
US8633118B2 (en) 2012-02-01 2014-01-21 Tokyo Electron Limited Method of forming thin metal and semi-metal layers by thermal remote oxygen scavenging
US8865538B2 (en) 2012-03-30 2014-10-21 Tokyo Electron Limited Method of integrating buried threshold voltage adjustment layers for CMOS processing
US20130264680A1 (en) * 2012-04-05 2013-10-10 Uchicago Argonne Llc NANOLAMINATES OF Al2O3/TiO2 WITH GIANT DIELECTRIC CONSTANT LOW-LEAKAGE-LOW LOSS-EXTENDED FREQUENCY OPERATION FOR NEW-GENERATION NANOELECTRONICS AND ENERGY STORAGE DEVICES
CN102903756A (zh) * 2012-09-07 2013-01-30 中国电子科技集团公司第五十五研究所 金刚石金属-绝缘体-半导体结构场效应晶体管及制备法
US8865581B2 (en) 2012-10-19 2014-10-21 Tokyo Electron Limited Hybrid gate last integration scheme for multi-layer high-k gate stacks
US20150187900A1 (en) * 2013-12-26 2015-07-02 Sadasivan Shankar Composite materials for use in semiconductor components
US10102977B2 (en) 2014-06-10 2018-10-16 Smart Hybrid Systems Incorporated High energy density capacitor with micrometer structures and nanometer components
US10312026B2 (en) 2015-06-09 2019-06-04 Smart Hybird Systems Incorporated High energy density capacitor with high aspect micrometer structures and a giant colossal dielectric material
CN105161415B (zh) * 2015-08-31 2018-06-22 上海集成电路研发中心有限公司 高介电常数薄膜-氧化铝叠层结构绝缘薄膜及其制备方法
US10164003B2 (en) * 2016-01-14 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. MIM capacitor and method of forming the same
US10840350B2 (en) * 2016-10-31 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Nanolaminate structure, semiconductor device and method of forming nanolaminate structure
US10847316B2 (en) * 2018-09-20 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. MIM device with laminated dielectric layers
CN111834209A (zh) * 2019-04-22 2020-10-27 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111223669B (zh) * 2020-01-10 2021-08-03 河南理工大学 一种高储能密度的固态电介质薄膜电容器及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002031875A2 (en) * 2000-10-10 2002-04-18 Asm America, Inc. Dielectric interface films and methods therefor
US20020089023A1 (en) * 2001-01-05 2002-07-11 Motorola, Inc. Low leakage current metal oxide-nitrides and method of fabricating same
US20040171280A1 (en) * 2003-02-27 2004-09-02 Sharp Laboratories Of America, Inc. Atomic layer deposition of nanolaminate film
US20040238872A1 (en) * 2003-03-11 2004-12-02 Samsung Electronics Co., Ltd. Method for manufacturing oxide film having high dielectric constant, capacitor having dielectric film formed using the method, and method for manufacturing the same
US20040262700A1 (en) * 2003-06-24 2004-12-30 Micron Technology, Inc. Lanthanide oxide / hafnium oxide dielectrics
US20040266217A1 (en) * 2003-06-24 2004-12-30 Kyoung-Seok Kim Method of forming high dielectric film using atomic layer deposition and method of manufacturing capacitor having the high dielectric film

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62111432A (ja) * 1985-11-08 1987-05-22 Fujitsu Ltd 半導体装置の製造方法
US4884123A (en) 1987-02-19 1989-11-28 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
KR930012120B1 (ko) * 1991-07-03 1993-12-24 삼성전자 주식회사 반도체장치 및 그의 제조방법
EP0558304B1 (de) 1992-02-28 2000-01-19 STMicroelectronics, Inc. Herstellungsverfahren von Submikronkontakten
EP0614226A1 (de) 1992-10-05 1994-09-07 Texas Instruments Incorporated Gate-Elektrode mit übereinandergelagerten Schichten aus TiN und Polysilizium
US5510173A (en) * 1993-08-20 1996-04-23 Southwall Technologies Inc. Multiple layer thin films with improved corrosion resistance
US6181498B1 (en) 1994-01-20 2001-01-30 Sony Corporation Recording and reproducing apparatus, information signal recording and reproducing system and method of managing invalid area information
JP3500707B2 (ja) 1994-06-28 2004-02-23 ソニー株式会社 接続構造の形成方法、及び接続構造の設計方法
US6294420B1 (en) 1997-01-31 2001-09-25 Texas Instruments Incorporated Integrated circuit capacitor
TW406317B (en) 1997-06-27 2000-09-21 Siemens Ag Method to produce a barrier-layer in a semiconductor-body and semiconductor component with such a barrier-layer
US6258675B1 (en) 1997-12-18 2001-07-10 Advanced Micro Devices, Inc. High K gate electrode
US6222218B1 (en) 1998-09-14 2001-04-24 International Business Machines Corporation DRAM trench
US6211544B1 (en) 1999-03-18 2001-04-03 Infineon Technologies North America Corp. Memory cell layout for reduced interaction between storage nodes and transistors
US6640403B2 (en) 1999-03-22 2003-11-04 Vanguard International Semiconductor Corporation Method for forming a dielectric-constant-enchanced capacitor
US6228192B1 (en) * 1999-04-20 2001-05-08 Altantic Research Corporation Double base propellant containing 5-aminotetrazole
US6150209A (en) 1999-04-23 2000-11-21 Taiwan Semiconductor Manufacturing Company Leakage current reduction of a tantalum oxide layer via a nitrous oxide high density annealing procedure
US6465828B2 (en) * 1999-07-30 2002-10-15 Micron Technology, Inc. Semiconductor container structure with diffusion barrier
KR100705926B1 (ko) 1999-12-22 2007-04-11 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
US6407435B1 (en) * 2000-02-11 2002-06-18 Sharp Laboratories Of America, Inc. Multilayer dielectric stack and method
US6261917B1 (en) 2000-05-09 2001-07-17 Chartered Semiconductor Manufacturing Ltd. High-K MOM capacitor
US6383873B1 (en) 2000-05-18 2002-05-07 Motorola, Inc. Process for forming a structure
US6617206B1 (en) 2000-06-07 2003-09-09 Micron Technology, Inc. Method of forming a capacitor structure
KR100403611B1 (ko) 2000-06-07 2003-11-01 삼성전자주식회사 금속-절연체-금속 구조의 커패시터 및 그 제조방법
US6451646B1 (en) 2000-08-30 2002-09-17 Micron Technology, Inc. High-k dielectric materials and processes for manufacturing them
US6518634B1 (en) * 2000-09-01 2003-02-11 Motorola, Inc. Strontium nitride or strontium oxynitride gate dielectric
US6812091B1 (en) 2000-09-26 2004-11-02 Infineon Technologies Ag Trench capacitor memory cell
US6664186B1 (en) * 2000-09-29 2003-12-16 International Business Machines Corporation Method of film deposition, and fabrication of structures
US20020137329A1 (en) 2000-11-01 2002-09-26 Edberg Fang Method for fabricating a barrier layer
US6485828B2 (en) 2000-12-01 2002-11-26 Oji Paper Co., Ltd. Flat synthetic fiber, method for preparing the same and non-woven fabric prepared using the same
US6794705B2 (en) 2000-12-28 2004-09-21 Infineon Technologies Ag Multi-layer Pt electrode for DRAM and FRAM with high K dielectric materials
US6451664B1 (en) 2001-01-30 2002-09-17 Infineon Technologies Ag Method of making a MIM capacitor with self-passivating plates
US7371633B2 (en) * 2001-02-02 2008-05-13 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
US6518610B2 (en) 2001-02-20 2003-02-11 Micron Technology, Inc. Rhodium-rich oxygen barriers
EP1366517A2 (de) 2001-03-09 2003-12-03 Infineon Technologies AG Halbleiterspeicherzelle mit grabenkondensator und verfahren zu ihrer herstellung
KR100417855B1 (ko) 2001-04-30 2004-02-11 주식회사 하이닉스반도체 반도체소자의 캐패시터 및 그 제조방법
KR100422565B1 (ko) 2001-06-12 2004-03-12 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
JP3863391B2 (ja) * 2001-06-13 2006-12-27 Ｎｅｃエレクトロニクス株式会社 半導体装置
US6642131B2 (en) 2001-06-21 2003-11-04 Matsushita Electric Industrial Co., Ltd. Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film
US6511876B2 (en) * 2001-06-25 2003-01-28 International Business Machines Corporation High mobility FETS using A1203 as a gate oxide
US20030006480A1 (en) * 2001-06-29 2003-01-09 Jenny Lian MIMCap with high dielectric constant insulator
US6495428B1 (en) 2001-07-11 2002-12-17 Micron Technology, Inc. Method of making a capacitor with oxygenated metal electrodes and high dielectric constant materials
US6783997B2 (en) 2001-12-19 2004-08-31 Texas Instruments Incorporated Gate structure and method
US6787831B2 (en) 2002-01-15 2004-09-07 Infineon Technologies Aktiengesellschaft Barrier stack with improved barrier properties
US6767795B2 (en) 2002-01-17 2004-07-27 Micron Technology, Inc. Highly reliable amorphous high-k gate dielectric ZrOXNY
US6667669B2 (en) 2002-04-02 2003-12-23 Northrop Grumman Corporation Differential pin diode attenuator
US6664161B2 (en) 2002-05-01 2003-12-16 International Business Machines Corporation Method and structure for salicide trench capacitor plate electrode
CN1288756C (zh) 2002-05-17 2006-12-06 台湾积体电路制造股份有限公司 具有高介电常数与低漏电流特性的金属电容器
US7054136B2 (en) 2002-06-06 2006-05-30 Avx Corporation Controlled ESR low inductance multilayer ceramic capacitor
US6734079B2 (en) * 2002-06-13 2004-05-11 Taiwan Semiconductor Manufacturing Co., Ltd Microelectronic fabrication having sidewall passivated microelectronic capacitor structure fabricated therein
KR100507860B1 (ko) 2002-06-21 2005-08-18 주식회사 하이닉스반도체 산화저항막을 구비한 캐패시터 및 그 제조 방법
DE10228547C1 (de) 2002-06-26 2003-10-30 Infineon Technologies Ag Verfahren zur Herstellung eines vergrabenen Strap-Kontakts in einer Speicherzelle
US6921702B2 (en) * 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
JP2004079687A (ja) 2002-08-13 2004-03-11 Tokyo Electron Ltd キャパシタ構造、成膜方法及び成膜装置
TW200408323A (en) 2002-08-18 2004-05-16 Asml Us Inc Atomic layer deposition of high k metal oxides
US6794262B2 (en) 2002-09-23 2004-09-21 Infineon Technologies Ag MIM capacitor structures and fabrication methods in dual-damascene structures
US6858524B2 (en) 2002-12-03 2005-02-22 Asm International, Nv Method of depositing barrier layer for metal gates
US7031138B2 (en) 2002-12-09 2006-04-18 Infineon Technologies Ag Ferroelectric capacitor and process for its manufacture
US20040168627A1 (en) 2003-02-27 2004-09-02 Sharp Laboratories Of America, Inc. Atomic layer deposition of oxide film
KR100505675B1 (ko) 2003-02-27 2005-08-03 삼성전자주식회사 전극 표면에 대한 다단계 습식 처리 과정을 도입한커패시터 제조 방법
KR100539198B1 (ko) 2003-03-10 2005-12-27 삼성전자주식회사 금속-절연체-금속 캐패시터 및 그 제조 방법
US7407895B2 (en) 2003-03-26 2008-08-05 Riken Process for producing dielectric insulating thin film, and dielectric insulating material
JP4563655B2 (ja) 2003-04-23 2010-10-13 株式会社日立製作所 半導体装置及びその製造方法
US6949442B2 (en) 2003-05-05 2005-09-27 Infineon Technologies Ag Methods of forming MIM capacitors
US20040226217A1 (en) * 2003-05-16 2004-11-18 University Of Chicago Fuel processor for producing hydrogen from hydrocarbon fuels
KR100508094B1 (ko) 2003-06-26 2005-08-17 삼성전자주식회사 커패시터를 구비하는 반도체 소자 및 그 형성 방법
KR100541551B1 (ko) * 2003-09-19 2006-01-10 삼성전자주식회사 적어도 3층의 고유전막들을 갖는 아날로그 커패시터 및그것을 제조하는 방법
US7282757B2 (en) 2003-10-20 2007-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitor structure and method of manufacture
US20050202659A1 (en) * 2004-03-12 2005-09-15 Infineon Technologies North America Corp. Ion implantation of high-k materials in semiconductor devices
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
US20060088660A1 (en) * 2004-10-26 2006-04-27 Putkonen Matti I Methods of depositing lead containing oxides films
US7064043B1 (en) * 2004-12-09 2006-06-20 Texas Instruments Incorporated Wafer bonded MOS decoupling capacitor
US7355235B2 (en) 2004-12-22 2008-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for high-k gate dielectrics

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002031875A2 (en) * 2000-10-10 2002-04-18 Asm America, Inc. Dielectric interface films and methods therefor
US20020089023A1 (en) * 2001-01-05 2002-07-11 Motorola, Inc. Low leakage current metal oxide-nitrides and method of fabricating same
US20040171280A1 (en) * 2003-02-27 2004-09-02 Sharp Laboratories Of America, Inc. Atomic layer deposition of nanolaminate film
US20040238872A1 (en) * 2003-03-11 2004-12-02 Samsung Electronics Co., Ltd. Method for manufacturing oxide film having high dielectric constant, capacitor having dielectric film formed using the method, and method for manufacturing the same
US20040262700A1 (en) * 2003-06-24 2004-12-30 Micron Technology, Inc. Lanthanide oxide / hafnium oxide dielectrics
US20040266217A1 (en) * 2003-06-24 2004-12-30 Kyoung-Seok Kim Method of forming high dielectric film using atomic layer deposition and method of manufacturing capacitor having the high dielectric film

Also Published As

Publication number Publication date
CN1832143B (zh) 2010-05-12
US7316962B2 (en) 2008-01-08
DE102006000615A1 (de) 2006-07-27
US20060151823A1 (en) 2006-07-13
US7863202B2 (en) 2011-01-04
CN1832143A (zh) 2006-09-13
US20080096363A1 (en) 2008-04-24

Similar Documents

Publication Publication Date Title
DE102006000615B4 (de) Verfahren zum Bilden eines Halbleiterbauelements mit einer Dielektrikumschicht
DE102006000613A1 (de) DRAM mit High-K-Dielektrikum-Speicherkondensator und Verfahren zum Herstellen desselben
DE60224379T2 (de) Methode, eine dielektrische Schicht abzuscheiden
DE69125323T2 (de) Verfahren zum Herstellen isolierender Filme, Kapazitäten und Halbleiteranordnungen
US7217643B2 (en) Semiconductor structures and methods for fabricating semiconductor structures comprising high dielectric constant stacked structures
DE10049257B4 (de) Verfahren zur Dünnfilmerzeugung mittels atomarer Schichtdeposition
DE60118817T2 (de) Integrierte Schaltung mit einem dielektrischen Schichtverbund und Verfahren
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
DE60023573T2 (de) Verfahren zur Herstellung eines Kondensators mit Tantalpentoxid in einem integrierten Schaltkreis
DE102007047857B4 (de) Halbleiteranordnungen und Verfahren zur Herstellung derselben
DE102006030707B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
DE102005062964A1 (de) Kondensator mit dielektrischer Nanokompositstruktur und Verfahren zur Herstellung desselben
DE102005062965A1 (de) Kondensator mit dielektrischer Nanokomposit-Schicht und Verfahren zur Herstellung desselben
DE60015578T2 (de) Dielektrische filme und deren herstellungsverfahren
DE10022425A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE112005002160T5 (de) Dünnfilmkondensator und Verfahren zum Bilden desselben sowie computerlesbares Speichermedium
DE102004020157A1 (de) Kondensator mit legierter dielektrischer Hafnium-Oxid und Aluminium-Oxid-Schicht und Verfahren zur Herstellung desselben
DE102007006596A1 (de) Abscheideverfahren für ein Dielektrikum auf Übergangsmetalloxidbasis
DE102008000003A1 (de) Halbleiteranordnungen und Verfahren zur Herstellung derselben
DE102019220521A1 (de) Halbleiterbauelement und verfahren zum herstellen desselben
DE60311016T2 (de) Dielektrischer film mit hohem k, herstellungsverfahren dafür und diesbezügliches halbleiterbauelement
DE102007000677A1 (de) Halbleiteranordnungen und Verfahren zur Herstellung derselben
DE102007055880A1 (de) Halbleiteranordnungen und Verfahren zur Herstellung derselben
DE102004016162A1 (de) Verfahren zum Bilden eines Metalloxidfilmes
DE102006000614A1 (de) Verfahren zur Steuerung von Grenzflächeneigenschaften für Kondensatoren unter Verwendung einer Metall-Flash-Schicht

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R016 Response to examination communication
R082 Change of representative

Representative=s name: WILHELM & BECK, DE

Representative=s name: WILHELM & BECK, 80639 MUENCHEN, DE

R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027080000

Ipc: H01L0021822000

R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027080000

Ipc: H01L0021822000

Effective date: 20120118

R020 Patent grant now final

Effective date: 20120915

R082 Change of representative
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee