DE102006000614A1

DE102006000614A1 - Verfahren zur Steuerung von Grenzflächeneigenschaften für Kondensatoren unter Verwendung einer Metall-Flash-Schicht

Info

Publication number: DE102006000614A1
Application number: DE102006000614A
Authority: DE
Inventors: Shrinivas Govindarajan
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 2005-01-07
Filing date: 2006-01-02
Publication date: 2006-07-20
Also published as: CN100386842C; US20060151845A1; CN1841658A

Abstract

Ein Kondensator kann durch Aufbringen einer Metall-Flash-Schicht (z. B. Ti) über einem Substrat (z. B. Silizium) gebildet werden. Eine dielektrische Schicht (z. B. ein High-K-Dielektrikum) ist über der Metall-Flash-Schicht gebildet. Eine leitfähige Schicht ist derart über der dielektrischen Schicht gebildet, dass die leitfähige Schicht kapazitiv mit dem Substrat und/oder der Metall-Flash-Schicht gekoppelt ist. Die Vorrichtung kann derart ausgeheilt werden, dass die Metall-Flash-Schicht einen Zustand verändert, und derart, dass eine Kapazität zwischen der leitfähigen Schicht und dem Substrat und/oder der Metall-Flash-Schicht ansteigt.

Description

Verweis auf verwandte Anmeldungen
Diese Anmeldung ist mit den folgenden ebenfalls anhängigen Anmeldungen verwandt, die hierin beide durch Bezugnahme aufgenommen sind: Anmeldung Seriennummer 11/031,716, eingereicht am 7. Januar 2005, mit dem Titel „High Dielectric Constant Materials" und Anmeldung Seriennummer 11/031,691, eingereicht am 7. Januar 2005, mit dem Titel „DRAM with High K Dielectric Storage Capacitor and Method of Making the Same".
Technisches Gebiet
Die vorliegende Erfindung bezieht sich allgemein auf Halbleitervorrichtungen und -verfahren und insbesondere auf ein Verfahren zur Steuerung von Grenzflächenstelleneigenschaften für Kondensatoren unter Verwendung einer Metall-Flah-Schicht.

Hintergrund

Kondensatoren sind Elemente, die weit verbreitet in Halbleiterbauelementen zum Speichern einer elektrischen Ladung verwendet werden. Kondensatoren weisen im Wesentlichen zwei leitfähige Platten auf, die durch einen Isolator getrennt sind. Die Kapazität oder Ladungsmenge, die durch den Kondensator pro angelegter Spannung gehalten wird, wird in Farad gemessen und hängt als Beispiel von der Fläche der Platten, der Entfernung zwischen denselben und dem dielektrischen Wert des Isolators ab. Kondensatoren werden in Filtern, in Analog-Digital-Wandlern, Speichervorrichtungen und Steueranwendungen und vielen weiteren Typen von Halb leiterbauelementen verwendet. Eine Zelle eines dynamischen Direktzugriffspeichers (DRAM) z. B. umfasst einen Speicherkondensator, der in Serie zu einem Zugriffstransistor geschaltet ist. Daten können in den Speicherkondensator gespeichert und aus demselben herausgelesen werden, indem eine Ladung durch den Zugriffstransistor und in den Kondensator geführt wird.

Für DRAM-Kondensatoren sind einige Schlüsselanforderungen für Sub-70nm-Technologien ein geringer Leckstrom, eine geringe Äquivalenz-Oxiddicke (EOT), eine Minimierung einer Polysiliziumerschöpfung, angemessene Bandversätze (für das Dielektrikum) und Wärmestabilität während nachfolgender Verarbeitung. Um diese Anforderungen zu erzielen, ist die Idee eines Verwendens von MIS- (Metall-Isolator-Silizium-) oder MIM- (Metall-Isolator-Metall-) Kondensatoren bekannt. Eine Schlüsselherausforderung besteht darin, die verschiedenen Grenzflächenstelleneigenschaften zu optimieren und Dielektrika mit hoher Kapazität zu verwenden. Für Anwendungen, die Gate-Elektroden beinhalten, umfassen zusätzliche Anforderungen eine Minimierung eines Tunnelungsleckstroms und eines Gate-Widerstandswerts.

Zusammenfassung der Erfindung

Bei einem Aspekt stellt die vorliegende Erfindung eine Technik zur Steuerung der Grenzfläche zwischen Silizium (das anfällig für die Bildung eines nativen Oxids ist) und der Metallelektrode oder dem Dielektrikum bereit, z. B. um eine EOT von weniger als 1 nm zu erzielen. Die Verwendung einer reinen Metallschicht in der Umgebung der Grenzfläche unterstützt eine Minimierung des Grenzflächenschichtbeitrags zu der EOT. Ein Kombinieren derselben mit einer geeigneten dielektrischen Schicht mit einer hohen Dielektrizitätskonstante unterstützt eine Minimierung der EOT. Ausführungsbeispiele dieser Erfindung schlagen die Verwendung einer reinen Metall-Flash-Schicht (z. B. Ti, Ta, Ru, V, Nb, Sr, Pr, Dy, La, Gd) vor, um den negativen Beitrag der Grenzflächenschicht zu minimieren.

Gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung kann ein Kondensator durch Aufbringen einer Metall-Flash-Schicht (z. B. Ti) über einem Substrat (z. B. Silizium) gebildet werden. Eine dielektrische Schicht (z. B. ein High-K-Dielektrikum) wird über der Metall-Flash-Schicht gebildet. Eine leitfähige Schicht wird derart über der dielektrischen Schicht gebildet, dass die leitfähige Schicht kapazitiv mit dem Substrat und/oder der Metall-Flash-Schicht (oder einer Metallverbindung, die an der Grenzfläche gebildet ist) gekoppelt ist. Die Vorrichtung kann derart ausgeheilt werden, dass die Metall-Flash-Schicht einen Zustand verändert, und derart, dass die Kapazität zwischen der leitfähigen Schicht und dem Substrat und/oder der Metall-Flash-Schicht zunimmt.

Gemäß einem weiteren bevorzugten Ausführungsbeispiel der vorliegenden Erfindung wird ein Kondensator durch ein Bilden einer Metallschicht in physischem Kontakt mit einem Siliziumkörper gebildet. Die Metallschicht ist aus einem Material mit einer hohen Affinität für Sauerstoff und einem Schmelzpunkt oberhalb von etwa 1.000°C gebildet (eine niedrigere Temperatur (z. B. 500 – 700°C) könnte abhängig von den nachfolgenden Verarbeitungsschritten tolerierbar sein). Eine Schicht aus einem High-K-Dielektrikum-Material wird in physischem Kontakt mit der Metallschicht gebildet. Das High-K-Dielektrikum-Material weist eine Dielektrizitätskonstante von mehr als etwa 10 (oder bei einigen Ausführungsbeispielen mehr als 20) auf. Eine leitfähige Schicht wird dann über der High-K-Dielektrikum-Materialschicht gebildet. Eine Grenzfläche zwischen der High-K-Dielektrikum-Schicht und der Metallschicht/dem Siliziumkörper kann durch ein Durchführen eines Ausheilungsschritts modifiziert werden.

Bei wiederum einem weiteren Ausführungsbeispiel wird eine Opfer-Getterschicht über einem Substrat gebildet. Eine dielektrische Schicht wird ebenso über dem Substrat gebildet. Eine Grenzfläche, die zwischen der dielektrischen Schicht und dem Substrat liegt, wird in einem Verfahrensschritt modifiziert, bei dem die Opfer-Getterschicht während des Modifizierungsschritts teilweise oder vollständig in eine neue Phase umgewandelt wird. Die Getterschicht könnte zwischen dem Substrat und dem Dielektrikum oder über dem Dielektrikum oder innerhalb des Dielektrikums sein.

Gemäß einem weiteren bevorzugten Ausführungsbeispiel der vorliegenden Erfindung wird ein Kondensator durch ein Bilden einer Metallschicht in physischem Kontakt mit einem Siliziumkörper gebildet. Die Metallschicht ist aus einem Material gebildet, das eine hohe Affinität für Sauerstoff und einen Schmelzpunkt oberhalb von etwa 1.000°C aufweist (eine niedrigere Temperatur, z. B. etwa 500 – 700°C, könnte abhängig von den nachfolgenden Verarbeitungsschritten tolerierbar sein). Ein Nitrid des Metalls wird über der Metallschicht gebildet – entweder als eine einzelne Schicht oder als eine zusammensetzungsmäßig abgestufte Schicht. Diese Schicht würde als eine Diffusionsbarriere für eine Si- oder O-Atom-Diffusion dienen. Eine dickere Metallelektrode ist eine optionale Schicht, die zum Entwickeln der unteren Elektrode für einen MIM-Kondensator verwendet werden kann. Eine Schicht aus einem High-K-Dielektrikum-Material wird in physischem Kontakt mit der Metallschicht gebildet. Das High-K-Dielektrikum-Material weist eine Dielektrizitätskonstante von mehr als etwa 10 (oder bei einigen Ausführungsbeispielen mehr als 20) auf. Eine leitfähige Schicht wird dann über der High-K-Dielektrikum-Materialschicht gebildet. Eine Grenzfläche zwischen der High-K-Dielektrikum-Schicht und der Metallschicht/dem Siliziumkörper kann durch ein Durchführen eines Ausheilungsschritts modifiziert werden.

Kurze Beschreibung der Zeichnungen
Für ein vollständigeres Verständnis der vorliegenden Erfindung und die Vorteile derselben wird nun Bezug auf die folgende Beschreibung in Verbindung mit den beigefügten Zeichnungen genommen. Es zeigen:
1 eine vereinfachte Ansicht einer Kondensatorstruktur der vorliegenden Erfindung;
2 ein Flussdiagramm eines bevorzugten Ausführungsbeispiels;
3 eine vereinfachte Ansicht einer Kondensatorstruktur eines anderen Ausführungsbeispiels; und
4 eine Querschnittsansicht eines Transistors, der Konzepte der vorliegenden Erfindung einsetzt.
Detaillierte Beschreibung darstellender Ausführungsbeispiele
Die Herstellung und Verwendung der gegenwärtig bevorzugten Ausführungsbeispiele sind unten detailliert erläutert. Es sollte jedoch zu erkennen sein, dass die vorliegende Erfindung viele anwendbare erfindungsgemäße Konzepte bereitstellt, die in einer breiten Vielzahl spezifischer Zusammenhänge ausgeführt werden können. Die spezifischen erläuterten Ausführungsbeispiele sind lediglich darstellend für spezifische Weisen zur Herstellung und Verwendung der Erfindung und schränken den Schutzbereich der Erfindung nicht ein.
Die vorliegende Erfindung wird Bezug nehmend auf bevorzugte Ausführungsbeispiele in einem spezifischen Zusammenhang, nämlich einer Kondensatorstruktur, beschrieben. Ausführungsbeispiele der Erfindung können jedoch auch auf andere integrierte Schaltungsstrukturen angewendet werden, die einen Leiter benachbart zu einem Dielektrikum umfassen. Zwei spezifische Beispiele, nämlich ein Kondensator und ein Transistorgate, werden bereitgestellt. Konzepte der Erfindung können auch auf andere Strukturen angewendet werden.
Bei einem Aspekt stellt die vorliegende Erfindung eine verbesserte Grenzfläche zwischen einem Leiter und einem Isolator bereit. Um das Grenzflächenproblem anzugehen, implementieren Ausführungsbeispiele der Erfindung die strategische Verwendung reiner Metalle, um das Sauerstoff- oder Stickstoff-) Potential an den Grenzflächen zu errichten. Ein Ausführungsbeispiel z. B. basiert auf der Tatsache, dass einige reine Metalle eine sehr starke Tendenz besitzen, vor einer Umwandlung in Oxide (oder Nitride)feste Lösungen mit Sauerstoff (oder Stickstoff) zu bilden. Die Reduktion eines Oxids auf Si-O-Basis zu Si und eine Übertragung von Sauerstoff zu der Metall-Flash-Schicht unterstützen eine Erhöhung der Gesamtkapazität und eine Reduzierung eines Leckstroms (für eine spezifische Dicke).
Abhängig von den Ausheilungsbedingungen nach der Aufbringung, dem Zustand der Ausgangsoberfläche (z. B. HF zuletzt, Nitrid, Oxid oder natives Oxid), der Dicke und dem Ort dieser Flash-Schicht kann ein Silicid (z. B. TiSi₂), ein Oxid (z. B. TiO₂) oder ein Silikat (z. B. TiSiO_x) gebildet werden (entweder als stöchiometrische Verbindungen oder sub-stöchiometrische feste Lösungen). Jede dieser Situationen schafft bestimmte Vorteile (z. B. durch Beseitigen und/oder Umwandeln der Grenzflächenschicht mit niedrigerem k). Die Bildung eines Metall-Silicids an der Grenzfläche z. B. würde die Erzeugung einer Metallelektrode unterstützen, da Metall-Silicide leitfähig sind. Die geeignete Phase von TiSi₂ (z. B. C54) oder TaSi₂ führt zu einem spezifischen Volumenwiderstand von weniger als 40 μΩ.cm. Die Einheitlichkeit dieser Schicht kann durch die Aufbringung und Behandlungen nach der Aufbringung gesteuert werden.
Eine weitere Option besteht darin, dass der Metallaufbringung die Bildung einer stickstoffhaltigen Metallschicht, z. B. TiN, folgt. Weitere Beispiele möglicher Materialien auf Nitridbasis, die in diesem Zusammenhang verwendet werden können, umfassen TaN, RuN, TaSiN, TiSiN, VN, NbN, HfN und Kombinationen derselben. Dies bietet das Potential, ein metallisches Nitrid zu bilden, das auch als eine Diffusionsbarriereschicht dienen könnte. Mögliche Aufbringungsschemata umfassen entweder einen direkten Kontakt des Metalls mit dem Siliziumsubstrat oder eine Beinhaltung der Metallschicht nach der Aufbringung einer sehr dünnen (z. B. etwa 1 – 5 nm dick) Schicht des dielektrischen Materials. In beiden Fällen wirkt die Metallschicht als ein „Sauerstoffschwamm" und erschöpft den Sauerstoffgehalt der Grenzflächenschicht.
Ein Schema einer Struktur, die Konzepte der vorliegenden Erfindung nutzt, ist in 1 gezeigt, die einen Kondensator, wie aufgebracht, darstellt. Bei diesem Ausführungsbeispiel beginnt der Kondensator (wie aufgebracht) mit dem Substrat (üblicherweise Si), gefolgt durch eine Dünn-Metall- (z. B. Ti, Ta, Ru, La, V, Nb, Pr, Dy, Sr, Gd) Flash-Schicht, eine optionale untere Metallelektrodenschicht (z. B. 1 – 5 nm dick, hergestellt aus Ru, Ti, Ta, Hf oder Nitriden/Carbonitriden, die durch verschiedene mögliche Verfahren aufgebracht sind – z. B. Atomschichtaufbringung, metallorganische CVD, Molekularstrahlepitaxie oder weitere), eine High-K-Dielektrikum-Schicht (z. B. HfO₂-Ti-Nanolaminat), gefolgt durch eine Metallelektrode (z. B. Ru, Ti, Ta, Hf und Nitride/Carbonitride).
Das Siliziumsubstrat 10 kann ein oberer Abschnitt eines Volumensiliziumsubstrats oder eine Siliziumschicht über einer weiteren Schicht sein. Als Beispiele kann die Siliziumschicht Teil eines Silizium-auf-Isolator- (SOI-) Substrats, eine epitaktisch aufgewachsene Schicht über einer weiteren Schicht (z. B. Silizium über Silizium-Germanium) oder eine Siliziumschicht, die durch eine Waferbondtechnik gebildet ist, sein. Die Siliziumschicht könnte auch eine Schicht sein, die über einem Substrat gebildet ist, z. B. eine Polysiliziumschicht, die als eine Gate-Elektrode verwendet wird, oder eine Elektrode, die in einem gestapelten Kondensator verwendet wird. Andere Halbleiter als Silizium, z. B. Germanium, Silizium-Germanium, Gallium-Arsenid und andere, könnten alternativ verwendet werden. Alternativ kann ein Nicht-Halbleiter-Substrat 10 verwendet werden. Die Kondensatorstruktur kann z. B. auf einer dielektrischen Schicht gebildet sein.
Das in der Figur dargestellte Ausführungsbeispiel umfasst eine Metallschicht 12 in direktem Kontakt mit einem Siliziumsubstrat 10. Bei einem Beispiel kann die Metall-Flash-Schicht 12 vorzugsweise ein beliebiges Metall mit einer hohen Affinität für Sauerstoff und einem Schmelzpunkt (sowohl für die feste Lösung mit Sauerstoff als auch das Oxid) von mehr als etwa 1.000°C sein. Bei verschiedenen Ausführungsbeispielen könnte das untere Elektrodenmetall entweder ein Flash-Metall (z. B. Ti) allein, ein Flash-Metall mit einer weiteren Metallelektrode (z. B. TiN, TaN, Ru oder andere) oder nur die Metallelektrode aufweisen.
Bei einem ersten Beispiel kann die erste Metallschicht 12 Titan sein, das auf eine Dicke von etwa 1 bis etwa 10 nm gebildet ist. Diese Schicht kann durch Atomschichtaufbringung unter Verwendung eines thermischen Verfahrens (bevorzugt) oder eines geeigneten plasmagestützten Aufbringungsverfahrens aufgebracht werden, z. B. Ti(OEt)₄ oder TiCl₄ mit einem H₂-Plasma. Die Metallschicht kann basierend auf der Filmdicke und Ausheilungsbedingungen (Temperatur, Anstiegsrate, Sauerstoff- oder Stickstoffpartialdruck) in eine Silicid- (oder Silikat-) oder Oxidschicht umgewandelt werden.
Die Metallschicht 12 kann als ein Beispiel unter Verwendung geeigneter Vorläufer und eines Atomschichtaufbringungs-(ALD-) Vorgangs aufgebracht werden. Eine Plasmastützung würde eine Reduktion des Metallliganden nach einer Anbringung an dem Substrat erleichtern. Ein Beispiel eines derartigen Aufbringungsvorgangs ist die Verwendung der PEALD (plasmagestützten ALD) zur Aufbringung von Ti. TiCl₄ ist der Vorläufer für Ti und atomarer Wasserstoff (mit einem RF-Plasma erzeugt) wird als das Reduktionsmittel verwendet. Ein geeignetes Beispiel einer Ti-ALD ist in Kim u. a., „Growth kinetics and initial stage growth during plasmaenhanced Ti atomic layer deposition", Journal of Vacuum Science and Technology, A 20(3), May/Juni 2002, S. 802 – 808, beschrieben, wobei diese Schrift hierin durch Bezugnahme aufgenommen ist.
Bei weiteren Ausführungsbeispielen könnten andere Aufbringungstechniken eingesetzt werden. Für tiefe Gräben, wie z. B. diejenigen, die in Graben-DRAMs verwendet werden, könnte ein thermischer ALD-Vorgang z. B. verwendet werden, um eine angemessene Stufenbedeckung sicherzustellen. Weitere Optionen umfassen eine thermische ALD unter Verwendung von TiCl₄, Ti-Amiden oder Ti-Alkoxiden mit H₂O oder O₃. Für Gate-Elektroden mit weniger aggressiven Aspektverhältnissen können andere Verfahren verwendet werden, um Ti aufzubringen, z. B. physische Aufdampfung (PVD) von einem Ti-Ziel, chemische Aufdampfung (CVD) oder Molekularstrahlepitaxie (MBE).
Nachdem eine geeignete Filmdicke aufgebracht wurde, kann der Film einem Hochtemperaturausheilen unterzogen werden. Ein Ausheilen an diesem Punkt in dem Prozessfluss ist optional. Vorzugsweise wird das Ausheilen unter Verwendung eines schnellen thermischen Verfahrens (RTP) mit einer kontrollierten Atmosphäre durchgeführt. Alternativ könnte ein gesteuertes Ofenausheilen eingesetzt werden. Bei dem RTP-Beispiel kann die Struktur für eine Zeit von etwa 10 bis etwa 60 Sekunden auf eine Temperatur zwischen etwa 400°C und etwa 1.100°C erwärmt werden. Bei dem Ofenausheilbeispiel kann die Struktur für eine Zeit von etwa 5 bis etwa 30 Minuten auf eine Temperatur zwischen etwa 400°C und etwa 1.000°C erwärmt werden.
Ein Dielektrikum 14 wird dann über der Schicht 12 aufgebracht. Eine breite Vielzahl von Dielektrika kann verwendet werden. Das Dielektrikum 14 kann z. B. ein Oxid (z. B. Siliziumdioxid) oder ein Nitrid (wie z. B. Siliziumnitrid, z. B. Si₃N₄) sein. Kombinationen von Oxiden und Nitriden können ebenso verwendet werden. Das Dielektrikum 14 kann z. B. Silizium-Oxynitrid (SiON) oder eine zusammengesetzte Schicht, wie z. B. eine Oxid-Nitrid-Oxid- (ONO-) Schicht, sein. Mit Siliziumoxid, Siliziumnitrid und Kombinationen derselben beträgt die bevorzugte physische Dicke des Dielektrikums 14 abhängig von der Dielektrizitätskonstante der Schicht zwischen etwa 1 nm und 10 nm, vorzugsweise etwa 3 nm.
Das Verfahren der vorliegenden Erfindung ist besonders nützlich bei High-K-Dielektrika, wie z. B. den Materialien mit einer Dielektrizitätskonstante von mehr als etwa 10 bei einem Ausführungsbeispiel und einer Dielektrizitätskonstante von mehr als etwa 20 bei einem weiteren Ausführungsbeispiel. Geeignete Beispiele umfassen Oxide auf Hf- oder Al-Basis, wie z. B. Al₂O, HfO₂ und Hf-Al-Ox. Weitere Beispiele umfassen Titanoxid (TiO₂), Lanthan-Oxid (z. B. La₂O₃), Barium-Strontium-Titanat (BST) ((BaSr)TiO₃ oder BSTO), und Strontium-Titanat (STO).
Die ebenfalls anhängige Anmeldung Seriennummer 11/031,716 beschreibt eine Anzahl von High-K-Dielektrika, die besonders nützlich bei Ausführungsbeispielen der vorliegenden Erfindung sind. Diese Anmeldung z. B. stellt eine dielektrische Schicht mit einem K von mehr als 25 und einem geeigneten Leitungsbandversatz mit Silizium bereit. Exemplarische Ausführungsbeispiele, die in der ebenfalls anhängigen Anmeldung vorgeschlagen sind, verwenden die folgenden Materialsysteme: Hf_uTi_va_wO_xN_y, Hf_uTi_vO_xN_y, Ti_uSr_vO_xN_y, TiuAl _vO_xN_y und Hf_uSr_vO_xN_y (wobei u, v, w, x und y die Atomverhältnisse der Elemente in dem dielektrischen Stapel sind).
Die dielektrische Schicht 14 kann durch ALD der einzelnen Komponenten aufgebracht werden. Die Dicke dieser Schicht, Dicken der einzelnen Teilschichten und die Abfolge der Schichten sind variabel und hängen von der zu erzielenden Kapazitätsverbesserung ab. Bei dem bevorzugten Ausführungsbeispiel weist die dielektrische Schicht 14 eine physische Dicke zwischen etwa 2 nm und etwa 20 nm auf.
Ein optionales Ausheilen kann nach einem Aufbringen der dielektrischen Schicht 14 durchgeführt werden. Dieses Ausheilen kann als Beispiel entweder ein schnelles thermisches Ausheilen oder ein Ofenausheilen sein. Bei dem Beispiel des schnellen thermischen Ausheilens kann die Struktur für eine Zeit von etwa 10 bis etwa 60 Sekunden auf eine Temperatur zwischen etwa 400°C und etwa 1.100°C erwärmt werden. In dem Ofenausheilbeispiel kann die Struktur für eine Zeit von etwa 5 bis etwa 30 Minuten auf eine Temperatur zwischen etwa 400°C und etwa 1.000°C erwärmt werden.
Nach einem Aufbringen der dielektrischen Schicht 14 kann das obere Metall 16 aufgebracht werden. Die obere Metallelektrode 16 könnte entweder ein reines Metall (z. B. Ru, Hf, Ti, Ta oder andere) oder Nitride (z. B. TiN, TaN, HfN, Kombinationen derselben) oder Carbo-Nitride (z. B. TiCN, NbCN, HfNC, TaCN oder andere) sein. TiN z. B. könnte durch ALD unter Verwendung von TiCl₄ und NH₃ aufgebracht werden. Alternative Aufbringungsverfahren umfassen PVD, MOCVD, MBE und andere.
Diese Struktur kann dann einem Ausheilen (z. B. RTP oder auf Ofenbasis, mit kontrolliertem Sauerstoff- und Stickstoffpartialdruck), falls erforderlich, unterzogen werden. Ein alternativer Ansatz wäre der, das Ausheilen zu überspringen und diese Struktur mit Polysilizium zu verschließen. Ein nachgeordnetes Ausheilen könnte die erforderliche Filmstabilisierung erzielen. Einige Nitride, z. B. HfN, sind extrem anfällig für eine Oxidation und deshalb ist es wünschenswert, dass diese Typen von Schichten vor einer Aussetzung gegenüber der Atmosphäre mit einem stabileren Film (z. B. TiN) verschlossen werden.
Das bevorzugte Ausführungsbeispiel dieser Erfindung verwendet eine Sauerstoff/Stickstoff-Getterschicht (mit Opfernatur, da diese teilweise oder vollständig in eine neue Phase umgewandelt werden kann) als ein Mittel zum Modifizieren der Grenzfläche zwischen der dielektrischen Schicht und der Metall-/Substratschicht. Metalle, wie z. B. Titan, bilden eine feste Lösung mit Sauerstoff und sind deshalb sehr wirksam als Getterschichten. Ferner wäre die Bildung einer Silicidschicht an der Grenzfläche sehr nützlich für MIM-Kondensatoren. Die Absonderung von Sauerstoff kann spezifisch zugeschnitten werden (durch Temperatur-, Zeit- und Partialdrucksteuerung), derart, dass ein reines Silicid in Kontakt mit dem Siliziumsubstrat ist und das Silikat/Oxid über der Silicidschicht gebildet wird. Diese Schicht kann mit PVD unter Verwendung eines Ti-Ziels für flache Strukturen, wie z. B. für Gates, aufgebracht werden.
2 zeigt ein vereinfachtes Flussdiagramm 20 der Schritte der vorliegenden Erfindung. Bei diesem Verfahren wird der Metall-Flash 12 gebildet (Schritt 21), gefolgt durch die Aufbringung des Dielektrikums 14 (Schritt 23) und die Aufbringung des Leiters 16 (Schritt 25). Dieses Diagramm dient dazu, zu zeigen, dass der oder die Ausheilungsschritte, die zuvor erwähnt wurden, in einer beliebigen Anzahl von Schritten in dem Verfahrensfluss durchgeführt werden können. Das Ausheilen kann z. B. nach einer Bildung des Metalls 12, jedoch vor einer Aufbringung des Dielektrikums 14 (Schritt 22), nach einer Bildung des Dielektrikums 14, jedoch vor der Aufbringung des Leiters 16 (Schritt 24), unmittelbar nach der Bildung des Metalls 16 (Schritt 26) oder sogar nach einer weiteren Verarbeitung (Schritte 27, 28) durchgeführt werden.
Ein anderes Ausführungsbeispiel der Erfindung ist in 3 dargestellt. Bei diesem Beispiel ist der Metall-Flash 12 über der dielektrischen Schicht 14 gebildet. Wenn die dielektrische Schicht 14 ausreichend dünn ist, z. B. 2 – 10 nm dick, kann die Grenzfläche zwischen der dielektrischen Schicht 14 und dem Substrat 10 durch einen Metall-Flash an diesem Ort gereinigt werden. Die Dicke des Dielektrikums könnte etwa 1 – 3 nm betragen. Ein optionaler Ausheilschritt könnte der Metall-Flash-Schicht-Aufbringung folgen. Das Ausheilen wäre für 10 – 60 Sekunden zwischen 400°C und 1.100°C und RTP für 5 – 30 Minuten bei 400° bis 1.000°C für ein Ausheilen. Das Ausheilen könnte so gesteuert werden, um entweder eine feste TiOx-Lösung oder ein Oxid von Ti (z. B. TiO₂) zu bilden. Wie bei der unteren Elektrode könnte die obere Elektrodenmetallschicht 12 entweder ein Flash-Metall (z. B. Ti) allein, ein Flash-Metall mit einer weiteren Metallelektrode (z. B. TiN, TaN, Ru oder andere) oder nur die Metallelektrode aufweisen.
Bei weiteren Ausführungsbeispielen sind die untere Metallelektrode 12 und ähnlich die obere Metallelektrode 16 optional. Außerdem kann das Ausführungsbeispiel aus 3 so modifiziert werden, dass eine Dielektrikum-Aufbringung über dem Metall 12 fortgesetzt wird. In diesem Fall wäre die Flash-Schicht 12 innerhalb des Dielektrikums eingekapselt. Wenn reines TiO₂ während des nachfolgenden Ausheilens gebildet wird, würde dies eine Erhöhung der Dielektrizitätskonstante des Stapels unterstützen.
Die Schritte der vorliegenden Erfindung können in einer Anzahl von Anwendungen eingesetzt werden. Ein Beispiel von DRAM-Strukturen, die diese Erfindung nutzen können, ist in der ebenfalls anhängigen Anmeldung Seriennummer 11/031,691 beschrieben, die hierin durch Bezugnahme aufgenommen ist. Bei einem weiteren Beispiel können MIM- (Metall-Isolator-Metall-) Kondensatoren, die Aspekte der vorliegenden Erfin dung nutzen, in Mischsignal- und Analoganwendungen implementiert werden.
4 stellt ein weiteres Beispiel einer Vorrichtung dar, nämlich einen Transistor 30, der Aspekte der vorliegenden Erfindung nutzen kann. In diesem Fall wird die Kapazitivstruktur aus 3 als eine Kanal/Gate-Struktur eines Transistors 30 genutzt. Der Transistor 30 umfasst, einen Kanal 32, der in einem Halbleiter- (z. B. Silizium-) Körper 10 zwischen einer Source- und Drainregion 34 und 36 gebildet ist. Ein Gate-Dielektrikum 14, das ein beliebiges der hierin beschriebenen Dielektrika sein kann, ist über der Kanalschicht gebildet.
Die Metall-Flash-Schicht 12 ist über der Gate-Dielektrikum-Schicht 14 gebildet. Diese Schicht 12 kann aus den Materialien und durch die Verfahren, die hierin beschrieben sind, gebildet werden. Eine Gate-Elektrode 16, die aus Polysilizium gebildet sein kann, ist über der Metallschicht 12 gebildet. Diese Materialien könnten so, wie oben beschrieben ist, verarbeitet werden. 4 zeigt auch Trennregionen 38 (z. B. Flachgrabentrennung) und Gate-Seitenwandabstandshalter 40, die in der Technik bekannt sind.
Um die Transistorvorrichtung zu bilden, sind die Trennregionen 38 in dem Halbleiterkörper unter Verwendung bekannter Techniken gebildet. Während eine Flachgrabentrennung die bevorzugte Technik ist, kann eine andere Trennung, wie z. B. Feldtrennung (z. B. LOCOS), verwendet werden.
Die Gate-Dielektrikum-Schicht 14 ist auf das Halbleitersubstrat aufgebracht. Das Gate-Dielektrikum kann ein Oxid (z. B. SiO₂), ein Nitrid (z. B. Si₃N₄) oder Kombinationen aus Oxiden und Nitriden (z. B. SiON oder ONO) sein. Alternativ auch ein High-K-Dielektrikum, wie hier und in diesen ebenfalls anhängigen Anmeldungen, die durch Bezugnahme aufgenommen sind, erläutert ist.
Die Flash-Metall-Schicht 12 wird dann über dem Dielektrikum 14 unter Verwendung der hierin beschriebenen Verfahren gebildet. Die Bildung der Flash-Metall-Schicht wurde oben beschrieben. Der Rest des Gates (falls enthalten) kann dann aufgebracht werden. Die obere Elektrode 16 z. B. kann aus Polysilizium gebildet sein. Eine Silicidschicht (z. B. Titan-Silicid, Tantal-Silicid, Kobalt-Silicid, Nickel-Silicid), die nicht gezeigt ist, kann über der Elektrode 16 gebildet sein (oder ein Teil derselben sein). Falls das Silicid enthalten ist, kann dasselbe vor oder nach einem (z. B. Salicid-) Gate-Strukturieren gebildet werden.
Die Gate-Schichten 12 und 16 und möglicherweise die dielektrische Schicht 14 können dann in der Form des Gates strukturiert werden. An diesem Punkt können leicht dotierte Source- und Drainregionen durch Implantierung gebildet werden. Nach einem Bilden von Seitenwandabstandshaltern unter Verwendung bekannter Techniken (z. B. Konformaufbringung eines Dielektrikums und anisotropes Ätzen) können die Source- und Drainregion 34 und 36 gebildet werden, z. B. durch Ionenimplantierung. Der Transistor kann entweder ein n-Kanal- oder ein p-Kanal-Transistor sein.
Während diese Erfindung Bezug nehmend auf darstellende Ausführungsbeispiele beschrieben wurde, soll diese Beschreibung in keinem einschränkenden Sinn aufgefasst werden. Verschiedene Modifizierungen und Kombinationen der darstellenden Ausführungsbeispiele, sowie weitere Ausführungsbeispiele der Erfindung werden für Fachleute auf dem Gebiet nach Bezugnahme auf die Beschreibung ersichtlich werden. Es ist deshalb beabsichtigt, dass die beigefügten Ansprüche alle derartigen Modifizierungen oder Ausführungsbeispiele umfassen.

Claims

Ein Verfahren zum Bilden einer Halbleitervorrichtung, wobei das Verfahren folgende Schritte aufweist: Bereitstellen eines Substrats; Bilden einer Metall-Flash-Schicht über dem Substrat; Bilden einer dielektrischen Schicht über der Metall-Flash-Schicht, wobei die dielektrische Schicht eine Dicke zwischen etwa 1 nm und etwa 40 nm aufweist; Bilden einer leitfähigen Schicht über der dielektrischen Schicht, derart, dass die leitfähige Schicht kapazitiv mit dem Substrat und/oder der Metall-Flash-Schicht gekoppelt ist; und Ausheilen der Vorrichtung, derart, dass die Metall-Flash-Schicht einen Zustand verändert, und derart, dass eine Kapazität zwischen der leitfähigen Schicht und dem Substrat und/oder der Metall-Flash-Schicht zunimmt.
Das Verfahren gemäß Anspruch 1, bei dem das Bilden einer dielektrischen Schicht ein Aufbringen eines Materials, das eine Dielektrizitätskonstante von mehr als 10 aufweist, aufweist.
Das Verfahren gemäß Anspruch 1, bei dem das Bilden einer Metall-Flash-Schicht ein Bilden einer Schicht, die Titan umfasst, aufweist.
Das Verfahren gemäß Anspruch 3, bei dem das Bilden einer Metall-Flash-Schicht ein Aufbringen von Titan unter Verwendung eines Atomschichtaufbringungs- (ALD-) Verfahrens aufweist.
Das Verfahren gemäß Anspruch 3, bei dem das Ausheilen der Vorrichtung bewirkt, dass das Titan eine Titan-Silicid-Schicht bildet.
Das Verfahren gemäß Anspruch 1, bei dem das Bilden einer Metall-Flash-Schicht ein Bilden einer Schicht, die ein Material aufweist, das aus der Gruppe ausgewählt wird, die aus Ta, Ru, V, Nb, Sr, Pr, Dy, La und Gd besteht, aufweist.
Das Verfahren gemäß Anspruch 1, bei dem das Ausheilen der Vorrichtung nach dem Bilden der Metall-Flash-Schicht, jedoch vor dem Bilden der dielektrischen Schicht auftritt.
Das Verfahren gemäß Anspruch 1, bei dem das Ausheilen der Vorrichtung nach dem Bilden der dielektrischen Schicht, jedoch vor dem Bilden der leitfähigen Schicht auftritt.
Ein Verfahren zum Bilden eines Kondensators, wobei das Verfahren folgende Schritte aufweist: Bereitstellen eines Siliziumkörpers; Bilden einer Metallschicht in physischem Kontakt mit dem Siliziumkörper, wobei die Metallschicht aus einem Material gebildet ist, das eine hohe Affinität für Sauerstoff und einen Schmelzpunkt oberhalb von etwa 1.000°C aufweist; Bilden einer Schicht aus einem High-K-Dielektrikum-Material in physischem Kontakt mit der Metallschicht, wobei das High-K-Dielektrikum-Material eine Dielektrizitätskonstante von mehr als etwa 5 aufweist; Bilden einer leitfähigen Schicht über der High-K-Dielektrikum-Material-Schicht; und Modifizieren einer Grenzfläche zwischen der High-K-Dielektrikum-Schicht und der Metallschicht/dem Siliziumkörper durch Durchführen eines Ausheilungsschritts.
Das Verfahren gemäß Anspruch 9, bei dem die Metallschicht eine Titanschicht aufweist.
Das Verfahren gemäß Anspruch 10, bei dem der Modifizierungsschritt ein Bilden eines Materials, das aus der Gruppe ausgewählt wird, die aus Titan-Silicid, Titan-Oxid und TiSiO_x besteht, aufweist.
Das Verfahren gemäß Anspruch 9, bei dem die Metallschicht ein Material aufweist, das aus der Gruppe ausgewählt wird, die aus Ta, Ru, V, Nb, Sr, Pr, Dy, La und Gd besteht.
Das Verfahren gemäß Anspruch 9, bei dem das High-K-Dielektrikum ein Material aufweist, das aus der Gruppe ausgewählt wird, die aus Hf_uTi_vTa_wO_xN_y, Hf_uTi_vO_xN_y, Ti_uSr_vO_xN_y, Ti_uAl_vO_xN_y und Hf_uSr_vO_xN_y besteht, wobei u, v, w, x und y die Atomverhältnisse der Elemente in dem Dielektrikum sind.
Ein Verfahren zum Bilden einer Halbleitervorrichtung, wobei das Verfahren folgende Schritte aufweist: Bereitstellen eines Substrats; Bilden einer Opfer-Getterschicht über dem Substrat; Bilden einer dielektrischen Schicht über dem Substrat; und Modifizieren einer Grenzfläche, die zwischen der dielektrischen Schicht und dem Substrat liegt, wobei die Opfer-Getterschicht während des Modifizierungsschritts teilweise oder vollständig in eine neue Phase umgewandelt wird.
Das Verfahren gemäß Anspruch 14, bei dem die Getterschicht eine Oxid-Getterschicht aufweist.
Das Verfahren gemäß Anspruch 15, bei dem die Getterschicht eine Titanschicht aufweist.
Das Verfahren gemäß Anspruch 16, bei dem die Titanschicht während des Modifizierungsschritts in eine Titan-Silicid-Schicht umgewandelt wird.
Das Verfahren gemäß Anspruch 14, bei dem das Bilden einer Opfer-Getterschicht ein Bilden einer Metall-Flash-Schicht aufweist.
Das Verfahren gemäß Anspruch 14, bei dem das Bilden einer Opfer-Getterschicht ein Bilden einer Opfer-Getterschicht in direktem physischen Kontakt mit dem Substrat aufweist.
Das Verfahren gemäß Anspruch 14, bei dem das Bilden einer Opfer-Getterschicht ein Bilden einer Opfer-Getterschicht über der dielektrischen Schicht aufweist.
Eine Transistorvorrichtung mit folgenden Merkmalen: einem Halbleiterkörper; einer Sourceregion, die in dem Halbleiterkörper angeordnet ist; einer Drainregion, die in dem Halbleiterkörper angeordnet ist; einer Kanalregion, die in dem Halbleiterkörper zwischen der Sourceregion und der Drainregion angeordnet ist; einer dielektrischen Schicht über der Kanalregion; einer Metallschicht, die über der dielektrischen Schicht liegt und in physischem Kontakt mit derselben ist; und einem leitfähigen Gateelektrodenmaterial, das über der Metallschicht liegt.
Die Vorrichtung gemäß Anspruch 21, bei der das leitfähige Gateelektrodenmaterial Silizium umfasst, und bei der die Metallschicht Titan aufweist.
Die Vorrichtung gemäß Anspruch 22, bei der die Metallschicht Titan-Nitrid aufweist.
Die Vorrichtung gemäß Anspruch 22, bei der die Metallschicht Titan-Silicid aufweist.
Die Vorrichtung gemäß Anspruch 21, bei der die dielektrische Schicht eine Dielektrizitätskonstante von mehr als etwa 10 aufweist.