JPH0383365A - 電子装置 - Google Patents

電子装置

Info

Publication number
JPH0383365A
JPH0383365A JP22121389A JP22121389A JPH0383365A JP H0383365 A JPH0383365 A JP H0383365A JP 22121389 A JP22121389 A JP 22121389A JP 22121389 A JP22121389 A JP 22121389A JP H0383365 A JPH0383365 A JP H0383365A
Authority
JP
Japan
Prior art keywords
chip
electronic component
pad
films
organic resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22121389A
Other languages
English (en)
Other versions
JP2802650B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP1221213A priority Critical patent/JP2802650B2/ja
Publication of JPH0383365A publication Critical patent/JPH0383365A/ja
Priority to US08/028,606 priority patent/US5438222A/en
Application granted granted Critical
Publication of JP2802650B2 publication Critical patent/JP2802650B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909Post-treatment of the bump connector or bonding area
    • H01L2224/81951Forming additional members, e.g. for reinforcing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、半導体装置等の電子部品をより小型化し、
より高信頼性化する手段を提供する電子装置に関する。
「従来の技術」 従来、電子部品チップの保護膜形成用のファイナル・コ
ーティングは、ウェハ・レベルにて行っていた。このた
め、その後工程にくるワイヤ・ボンディング用のパッド
部のボンディングされていない他部のアルミニューム(
一般には100 μm×100μm)はエポキシ・モー
ルド部に露呈してしまっていた。
アルミニューム・パッドはコロ−ジョンを起こしやすく
、半導体装置の特性劣化、信頼性低下を誘発してしまっ
ていた。
本発明はかかる従来の有機樹脂封止を施す電子部品にお
きる信頼性の低下を防ぐための電子装置に関するもので
ある。
従来、本発明人による特許願(半導体装置作製方法 昭
和58年特許願第106452号 昭和58年6月14
日出願)が知られている。
本発明人の提案は、パッドがコロ−ジョンをおこすこと
を防ぐのには有効であるが、長期間湿度のある雰囲気に
保持し、これに半田付を行う時、半田付の260°Cの
急激な温度変化で有機樹脂中の水分が急激に気化し、パ
ッケージにクランクを誘発してしまった。特に電子部品
チップの裏側にあるダイの部分での有機樹脂との剥離が
多かった。
これはこのダイか金属であり、有機樹脂との熱膨張係数
の差による歪エネルギの発生によると推定される。かか
る信頼性の低下を補う電子部品の構造およびその対策が
求められていた。
「目的」 この発明は、プラスチック・モールド(有機樹脂)封正
に関し、ファイナルコーティング用保護膜形成を半導体
チップ(トランジスタまたはそれが複数個集積化された
半導体装置等の電子部品を以下電子部品チップまたは単
にチップという)の表面のみならず、リードフレーム(
全面の最終的に電子部品のリードを構成するための集合
体をいう)およびその連結部(−電子部品チップのバッ
ドとリードフレームのステム部のバッドとを連結するた
めの領域のすべて)を覆って保護膜を設けることにより
、高信頼性の電子装置を形成することを目的としている
この発明は、プラスチック・モールド・パンケージにお
いて、信頼性を低下させる水等の湿度が単にプラスチッ
ク・パッケージのバルクのみならず、リードフレームの
表面を伝わって侵入する水に対しても、ブロッキング効
果を有した、高信頼性の半導体装置を設けたことを特徴
としている。
「発明の構成」 第1図(A) 、 (B)は本発明構造の有機樹脂封止
を施した電子部品の縦断面図の部分を示す。
第1図(A)は電子部品チップ(28)と、このチップ
の金属、例えばアルミニュームと金の2層バンド(38
)とリードフレームの電子部品チップとの連結のための
ステム(35)のバッド(38°)との間に導体(39
)例えば半田付による連結を行い、更にこのチップ(2
8)表面、バッド(38)表面、連結部(38) 。
(38“)、(39)、電子部品チップ(28)の裏面
および側面に対し、劣化防止用保護膜、特に窒化珪素膜
、酸窒化珪素膜、炭化珪素膜またはこれらとダイヤモン
ド状炭素(DLCという)との多層l!(27)のコテ
ィングを行う。
この窒化珪素膜の如き保護膜は室温またはその近傍の温
度において、珪化物気体と窒化物気体とを反応炉に導入
し、そこに電気エネルギを供給するいわゆるプラズマ気
相法により形成せしめた。
このようにして劣化防止用保護膜を300〜5000人
、−mには約1000人の厚さに形成した後、公知のイ
ンジェクション・モールド法によりエポキシ樹脂(33
)を注入・刺止させた。更にタイバー(リードフレーム
のリード間がばらつかないように一時的に連結している
もの)を切断するとともにフレームをリード(37)部
にて曲げ、さらにリード部の酸洗いを行った後、リード
(37)にハンダメツキを行った。
一般に半導体装置の構造においては、信頼性を低下させ
る水がモールド材(33)を含侵し、チップ(28)、
バッド(38)、ステム(35)のバッド(38”)の
表面に集合する。本発明はこの水に対しこれらの水が電
子部品チップ等に直接接触しないように高信頼性化を図
っている。
かくして第1図(A)はチップをワイヤボンドしないた
め電子部品チップの下にダイかなく、かつボンディング
ワイヤも省略され小型化されている。
第1図(B)においては、PCB (プリント回路基板
)への電子部品(29)の密接はダイのない側で行って
いる。このため、半田付の時の260°C110秒の急
激な熱上昇に対し、万が−の有機樹脂中に含侵している
水の膨張によるパッケージのクラックの発生をさらに防
ぐ。
第2図は、本発明の電子部品チップがリードフレームに
ボンディングまたはマウントされた構造で、1つがホル
ダに装着された基板、または複数個ホルダに装着して集
合させた基体(2)を複数配設させ、プラズマCVD法
により窒化珪素膜等の保il膜のコーティングを行うた
めのプラズマCVD装置の概要を示す。
図面において、反応系(6)、ドーピング系(5)を有
している。
反応系(6)は、反応空間を有する反応室(1)と予備
室(7)とを有し、ゲート弁(8) 、 (9)とを有
している。反応室(1)は内側に供給側フード(13)
を有し、フード(13)は入口側ノズル(3)より反応
性気体を下方向に吹き出し、プラズマ反応をさせ、基板
または基体上に保護膜形成を行った。反応後は排出側フ
ード(13”)より排気口(4)を経てバルブ(21)
、真空ポンプ(20)に至る。高周波型a(10)より
の電気エネルギはマツチングトランス(26)をへて、
50Kllz 〜50Ml1z例えば13.56Ktl
zの周波数を上下間の一対の同じ大きさの網状電極(1
1)、 (11’)に加える。さらにマツチングトラン
スの中点(25°)は接地レベル(25)とし、このレ
ヘルと基体(2)との間にはバイアス供給s (24)
により、DCまたはACバイアス(1〜500KIIz
例えば50Ktlz)を加えた。
また周辺の反応性気体を反応室の内壁にまで広がらない
ようにした。枠構造のホルダ(40)は導体の場合は浮
いたレベルとし、また絶縁体であってもよい。反応性気
体は一対の電極(11)、(11“)により供給された
高周波エネルギにより励起され、また低周波バイアスエ
ネルギにより被形成面を有する電子部品がバイアス印加
され、この電子部品チップ、このチップにボンディング
されたステムまたはリードフレーム上にコーティングさ
れるようにした。プラズマCVD法において、被膜の被
形成体(2)〈以下基体(2)という)はサポータ(4
0’)上に配設された枠構造のホルダ(40)内に一対
の電極間の電界の方向に平行とし、いずれの電極(11
) 、 (11′)からも離間させている。複数の基板
は互いに一定の間隔(3〜13Cff1例えば8cm)
または概略一定の間隔を有して配設されている。この多
数の基体(2)は、グロー放電により作られるプラズマ
中の陽光柱内に配設される。
第3図(A)は基体(2)の部品を拡大したものである
。即ち第2図の基体(2)は電子部品チップをリードフ
レームに5〜10ケマウントした基板(2″)を示す。
電子部品チップ(28)を第3図(A)で口型で略記し
ている。リードフレームのリード(図示せず)を−・時
的に固定している上下の補助バー(41) 、 (41
’)を第3図(A)で直線で示している。第3図(A)
の^−A′の縦断面図を(B)に示している。
第3図(B)ではそれぞれの電子部品(29−1) 、
 (29−2)・・・(29−n)即ち(29)に対応
して、補助バー(41)。
(41’)、リード(37) 、パッド(38) 、 
(38’ ) 、電子部品チップ(28)を示している
第1図、第2図、第3図に示した電子装置の保護膜形成
の実施例を示す。
「実施例1」 第1図において、電子部品チップ(28)のパッド(3
8)をアルごニウムと金の2層膜とした。リードフレー
ムのリード(37)より延在したステム(35)にはニ
ッケルメンキをしたバンド(38°)と、ここに半田が
局部的に連結部を構成するためにつけられている。この
リードフレームをそれぞれのパッド(38) 、 (3
8″)を位置合わせをし、260°Cの熱外線を照射し
、半田を溶かしかつ連結させた。
かくして第3図(B)の構造を作る。これを第3図(A
)のホルダ(2)に1ケまたは複数個装着して基体とし
、保護膜を第2図の装置で作製した。
第2図のプラズマCVD装置において、ドーピング系は
珪化物気体であるジシラン(sizu6)を(17)よ
り、また窒化物気体である窒素を(14)より、反応室
等のエツチング気体、例えば弗化窒素を(16)より、
またエチレン(Ca11.)を(15)より供給してい
る。それらは流量計(18)、バルブ(19)により制
御されている。
例えば、窒化珪素を作らんとする場合、基板温度は外部
加熱を特に積極的に行わない室温(プラズマによる自己
加熱を含む)またはその近傍の温度とし、反応性気体は
反応室に5idlJNz = 1/3として反応室の圧
力0.01〜0.1torr例えば0.05torrに
保持しつつ供給した。更に13.56Ktlzの周波数
の高周波エネルギをIKHの出力で一対の電極(11)
(11″)に供給した。またACバイアス用の50Kl
lZの周波数のバイアス(24)を基体(2)に100
〜500 −の出力で加える。かくして平均1000人
(1000入±200人)に約10分(平均速度2入/
秒)の被膜形成を行った。
窒化珪素膜は絶縁耐圧3 X10’V/co+以上を有
し、比抵抗は2 Xl015ΩclI+であった。赤外
線吸収スペクトルでは864cm+ −’の5i−N結
合の吸収ピークを有し、屈折率は1.7〜1.8であっ
た。
DLCを形成する場合、同様の室温でジシランおよび窒
素のかわりに(■5)よりエチレンを100Xの濃度で
反応室(1)に反応空間の圧力0.01〜0.5tor
r例えば0.05torrを保持しつつ供給した。高周
波エネルギバイアスは同様とした。すると2人/秒の成
長速度でDLC膜を300〜3000人例えば1000
人の厚さに形成することができた。
DLCは金属および酸化物には密着しにくいため、この
成膜はまず窒化珪素膜を200〜2000大形威して、
さらにその上にDLCを300〜3000人の厚さに形
威した。DLCはすべての酸に対して耐久性を有し、超
高温で電子部品を作るのに優れていた。
ホルダ(40)は枠の内側の大きさ60cm X 60
cn+を有し、電極間距離は30c+s (有効20c
IIl)としている。
また第2図の基体(2)の部分を拡大した図面を第3図
に示す。
第3図において、基体に電子部品チップをマウントした
リードフレーム(29−1) 、 (29−2)  ・
・・・(29−n)即ち(29)を配設したものである
。このジグのA−A’の断面図を(B)に示す。チップ
(28)をパッド(38) 、 (38’)を含む連結
部でステム(35)に連結してあり、これらが複数ケフ
レーム上に配設されている。
リードフレーム部はこの実施例では80ビンの例を示し
ている。4270イまたは銅フレームのステム(35)
と電子部品チップ(28)とのポンディングパッドとの
間に直接的にボンディングをしている。
しかしこの形状以外の任意のビン数、形状をも同様に有
せしめることが可能であることはいうまでもない。
即ち本発明は、単に保護膜として例えば窒化珪素膜、窒
化珪素膜とDLCの多層膜を電子部品チップとリードフ
レームとを連結部で連結した後にコーティングするとい
う特長を有するのみならず、パッド、チップの露呈した
表面に対しても均一な膜厚で保護膜をコーティングする
。そしてこのためにリードフレームの導体を通じて基体
(2)に印加されたACバイアスを成膜中にすべてのフ
レームに同じく加えることができるため、きわめて緻密
な膜厚を作ることができる。また反応性気体の活性化は
高周波を用いるため活性化率を高くすることができた。
さらに本発明においては、第1図(A) 、 (B)に
示した如く、トランスファモールド法によりエポキシ樹
脂をモールド(33) した。そしてリードと電子部品
チップとを一体物とした。
さらにタイバーおよび補助パーを除去した。そしてモー
ルドより外のリード部を第1図(A)のリード(37)
の如く所定の形状を曲げてリードの表面の酸洗いをし、
半田メンキを完成させた。
なお本発明においては、pcvo法において、電気エネ
ルギのみならず、10〜15μの波長の遠赤外線または
300nm以下の紫外光を同時に加えた光エネルギを用
いるフォトCVD(またはフォトFPCvD)法を併用
することは有効である。
「効果」 金属のリード、電子部品チップ、連結部と異なる材料は
一般に有機樹脂と密着性が悪い。しかし本発明では、こ
れらを密着性のよい保護膜を形威し、かつ保護膜と密着
性のよい面に有機樹脂膜で封止することにより高信頼性
化を図ることができた。特にリードと電子部品チップと
を機械的に有機樹脂で保護し、かつこの樹脂の欠点を保
護膜で覆った。さらに従来用いられていたグイとワイヤ
とを除去することにより超小型化を図ることができた。
加えて窒化珪素等の保護膜は水、塩素に対するブロッキ
ング効果(マスク効果)が大きい。このため本発明構造
の半導体においては、PCT (プレッシャー・クツカ
ー・テスト)10atom、100時間、150゛Cの
条件下においても、まったく不良が観察されず、従来の
ICチップは50〜100フイツトの不良率を有してい
たが、5〜10フイツトにまでその不良率を下げること
が可能になった。
本発明における保護膜は窒化珪素膜とした。しかしDL
C(ダイヤモンド・ライク・カーボン)膜、酸化珪素膜
、その他の絶縁膜の単層または多層膜であってもよい。
さらに本発明において、電子部品チップは半導体集積回
路として示したが、その他、抵抗、コンデンサであって
もよく、ボンディングもワイヤボンディングのみならず
フリップチップボンディング、ハンダバンブボンディン
グでもよい。
上述した説明においては、リードフレーム上に半導体チ
ップを載置した場合について述べているが、本発明は特
にリードフレームに限るものではなく、リードフレーム
と同様の機能を持つものであっても、同様の効果が期待
できるものである。
【図面の簡単な説明】
第1図は本発明の電子装置の縦断面図を示す。 第2図は本発明方法を実施するためのプラズマ気相反応
装置の概要を示す。 第3図は第2図の装置のうちの基体部の拡大図を示す。 2? 37 r 9 第 図

Claims (1)

  1. 【特許請求の範囲】 1、電子部品のチップのパッドと、リードフレームのス
    テム部のパッドとを導体により密接せしめた連結部と前
    記電子部品チップおよび前記ステム部を覆って保護膜を
    設け、該保護膜に密接して有機樹脂で覆ったことを特徴
    とする電子装置。 2、電子部品のパッドとリードフレームのステム部のパ
    ッドとを導体により密接せしめた連結部と前記電子部品
    チップおよび前記ステム部を覆って有機樹脂が設けられ
    たことを特徴とする電子部品。
JP1221213A 1989-08-28 1989-08-28 電子装置 Expired - Fee Related JP2802650B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1221213A JP2802650B2 (ja) 1989-08-28 1989-08-28 電子装置
US08/028,606 US5438222A (en) 1989-08-28 1993-03-08 Electronic device with plural pad connection of semiconductor chip to leads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1221213A JP2802650B2 (ja) 1989-08-28 1989-08-28 電子装置

Publications (2)

Publication Number Publication Date
JPH0383365A true JPH0383365A (ja) 1991-04-09
JP2802650B2 JP2802650B2 (ja) 1998-09-24

Family

ID=16763239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1221213A Expired - Fee Related JP2802650B2 (ja) 1989-08-28 1989-08-28 電子装置

Country Status (1)

Country Link
JP (1) JP2802650B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100591235B1 (ko) * 2001-08-30 2006-06-19 가부시키가이샤 히타치세이사쿠쇼 반도체 장치
US8524594B2 (en) 2010-10-04 2013-09-03 Sony Corporation Solid-state imaging device, method for manufacturing the same, and electronic apparatus
WO2014122892A1 (ja) * 2013-02-06 2014-08-14 三菱電機株式会社 半導体モジュール
WO2015187658A1 (en) * 2014-06-04 2015-12-10 Praxair S.T. Technology, Inc. Fluid tight low friction coating systems for dynamically engaging load bearing surfaces

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58206129A (ja) * 1982-05-27 1983-12-01 Seiko Epson Corp 半導体装置
JPH0276249A (ja) * 1988-09-10 1990-03-15 Semiconductor Energy Lab Co Ltd 電子装置およびその作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58206129A (ja) * 1982-05-27 1983-12-01 Seiko Epson Corp 半導体装置
JPH0276249A (ja) * 1988-09-10 1990-03-15 Semiconductor Energy Lab Co Ltd 電子装置およびその作製方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100591235B1 (ko) * 2001-08-30 2006-06-19 가부시키가이샤 히타치세이사쿠쇼 반도체 장치
US8524594B2 (en) 2010-10-04 2013-09-03 Sony Corporation Solid-state imaging device, method for manufacturing the same, and electronic apparatus
US8896039B2 (en) 2010-10-04 2014-11-25 Sony Corporation Solid-state imaging device, method for manufacturing the same, and electronic apparatus
WO2014122892A1 (ja) * 2013-02-06 2014-08-14 三菱電機株式会社 半導体モジュール
JP6024766B2 (ja) * 2013-02-06 2016-11-16 三菱電機株式会社 半導体モジュール
JPWO2014122892A1 (ja) * 2013-02-06 2017-01-26 三菱電機株式会社 半導体モジュール
WO2015187658A1 (en) * 2014-06-04 2015-12-10 Praxair S.T. Technology, Inc. Fluid tight low friction coating systems for dynamically engaging load bearing surfaces

Also Published As

Publication number Publication date
JP2802650B2 (ja) 1998-09-24

Similar Documents

Publication Publication Date Title
US5147822A (en) Plasma processing method for improving a package of a semiconductor device
US5057900A (en) Electronic device and a manufacturing method for the same
US5013688A (en) Method of manufacturing a semiconductor using plasma processing
US5208467A (en) Semiconductor device having a film-covered packaged component
EP0342681B1 (en) Method of manufacturing an electrical device
US6191492B1 (en) Electronic device including a densified region
US5205036A (en) Method of manufacturing a semiconductor device with selective coating on lead frame
US5276351A (en) Electronic device and a manufacturing method for the same
US5438222A (en) Electronic device with plural pad connection of semiconductor chip to leads
JPH0383365A (ja) 電子装置
US5192995A (en) Electric device utilizing antioxidation film between base pad for semiconductor chip and organic encapsulating material
US6756670B1 (en) Electronic device and its manufacturing method
US5121187A (en) Electric device having a leadframe covered with an antioxidation film
JP2684387B2 (ja) 電子装置およびその作製方法
JPS59231840A (ja) 半導体装置作成方法
JPH0383353A (ja) 電子装置の作製方法
JPH0383351A (ja) 電子装置作製方法
EP1134800B1 (en) Semiconductor device baking method
JPH01292849A (ja) 電子装置作製方法
JPH02106952A (ja) 電子装置
JPH0260154A (ja) リードフレームおよびそれを用いた電子装置の作製方法
JPH0276249A (ja) 電子装置およびその作製方法
JPH01292846A (ja) 電子装置作製方法
JPH01292833A (ja) 電子装置作製方法
JP2683694B2 (ja) 電子装置の作製方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080717

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090717

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees