CN204216021U - 晶圆级芯片封装结构 - Google Patents
晶圆级芯片封装结构 Download PDFInfo
- Publication number
- CN204216021U CN204216021U CN201420564129.0U CN201420564129U CN204216021U CN 204216021 U CN204216021 U CN 204216021U CN 201420564129 U CN201420564129 U CN 201420564129U CN 204216021 U CN204216021 U CN 204216021U
- Authority
- CN
- China
- Prior art keywords
- chip
- wafer stage
- cutting road
- encapsulating structure
- protecting glue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本实用新型涉及一种晶圆级芯片封装结构,包括芯片,上表面形成有切割道,切割道由芯片的上表面向芯片的下表面延伸;种子层,形成芯片的上表面,使切割道露出;金属凸块,形成于种子层上;焊球,形成于金属凸块上,并且焊球的顶部呈平面;保护胶,涂覆于种子层上表面和芯片外周,并且保护胶填充于切割道内,还包裹金属凸块以及焊球的外周,焊球顶部的平面从保护胶中露出;散热层,形成于芯片的下表面。用保护胶包裹、填充晶圆级芯片封装结构,至少能够保证保护胶覆盖的位置在后续的生产制造过程中不会发生崩边等破碎失效的情形,提高了产品的可靠性。
Description
技术领域
本实用新型涉及半导体封装领域,尤其涉及一种晶圆级芯片封装结构。
背景技术
随着组装厚度的要求,对芯片封装厚度要求尽量薄,当芯片尺寸小到一定范围,例如小于600微米时,后续的表面贴装工艺(SMT)过程就会比较困难。同时,因为硅在切割后比较脆,用吸嘴直接吸取也比较容易产生芯片崩边,缺角等问题。
实用新型内容
在下文中给出关于本实用新型的简要概述,以便提供关于本实用新型的某些方面的基本理解。应当理解,这个概述并不是关于本实用新型的穷举性概述。它并不是意图确定本实用新型的关键或重要部分,也不是意图限定本实用新型的范围。其目的仅仅是以简化的形式给出某些概念,以此作为稍后论述的更详细描述的前序。
本实用新型提供一种晶圆级芯片封装结构,包括:芯片,所述芯片的上表面形成有切割道,所述切割道由所述芯片的上表面向所述芯片的下表面延伸;种子层,形成于所述芯片的上表面,并且使所述切割道露出;金属凸块,形成于所述种子层上;焊球,形成于所述金属凸块上,并且所述焊球的顶部呈平面;保护胶,涂覆于所述种子层上表面和所述芯片外周,并且所述保护胶填充于所述切割道内,还包裹所述金属凸块以及所述焊球的外周,所述焊球顶部的平面从所述保护胶中露出;散热层,形成于所述芯片的下表面。
本实用新型至少一个有益效果为:用保护胶包裹、填充晶圆级芯片封装结构,至少能够保证保护胶覆盖的位置在后续的生产制造过程中不会发生崩边等破碎失效的情形,提高了产品的可靠性。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本实用新型晶圆级芯片封装结构及晶圆级芯片的结构示意图;
图2为在本实用新型晶圆结构上形成切割道的示意图;
图3为本实用新型涂覆保护胶的示意图;
图4为本实用新型进行研磨步步骤后的示意图;
图5为本实用新型对晶圆结构进行分割的示意图。
附图标记:
1-芯片;2-种子层;3-金属凸块;4-焊球;5-切割道;6-保护胶;7-散热层。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。在本实用新型的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意,为了清楚的目的,附图和说明中省略了与本实用新型无关的、本领域普通技术人员已知的部件和处理的表示和描述。基于本实用新型中的实施例,本领域普通技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
在本实用新型以下各实施例中,实施例的序号和/或先后顺序仅仅便于描述,不代表实施例的优劣。对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
本实用新型提供一种晶圆级芯片封装结构,包括芯片1、种子层2、金属凸块3、焊球4、保护胶6和散热层7,其中,种子层2形成于芯片1的上表面,并且芯片1上具有切割道5,切割道5从芯片1的上表面开始向下表面延伸,但是并未完全贯通芯片1,上述种子层2具有开口的部分使切割道5露出,或者,也可以理解为,切割道5从种子层2开始向芯片1的下表面延伸。总之,切割道5是露出的。在种子层2上还形成有金属凸块3,在金属凸块3上,形成有焊球4,并且该焊球4的顶部呈平面状。上述的保护胶6涂覆在上述的整个结构中,具体来说,该保护胶6至少涂覆于种子层2上表面和所述芯片1外周(此处外周可以指不包括底面的四周),并且填充于切割道5内,还包裹金属凸块3以及焊球4的外周,不过,焊球4顶部的平面从所护胶中露出。散热层7形成于芯片的下表面,其通过与芯片的直接接触,能够加大芯片的散热量。
在一种可选的实施方式中,上述种子层2可以为为镍材料;上述金属凸块3可以为钛铜合金或钛钨合金,三人层可以为铜。
通过保护胶6的作用,至少能够保证保护胶6覆盖的位置在后续的生产制造过程中不会发生崩边等破碎失效的情形,提高了产品的可靠性。
在一种可选的实施方式中,切割道5竖直延伸到芯片1高度的四分之一处。切割道5的这个深度方便后续分割工序,切割道5越深越容易分割。当然,此处延伸到二分之一处为优选的方式,例如延伸至三分之二等其他范围同样可以用于本实用新型。需要理解,这里的高度是指从芯片的下表面向上表面开始计算的,上述,切割道5竖直延伸到芯片1高度的四分之一处,可知晓切割道的深度为芯片厚度的四分之三。
可以理解,上述切割道5将芯片1分割成多个部分,每个部分的芯片上都形成有种子层2,而在每个部分上的中种子层2上,至少形成一个金属凸块3,以避免某部分芯片上没有金属凸块3,无法完成后续的植焊球4工序。并且,上述每部分芯片的下表面上都形成有散热层。在一种可选的实施方式中,每部分芯片下表面上的散热层都是彼此独立的。即,芯片下表面可以是形成多组散热层,这些多组散热层,应按照切割道对芯片的划分相对应,例如,切割道将芯片划分为相等的三个部分,那么散热层就需要有独立的是三个,并且,这三个散热层一一对应芯片被划分的三个部分。这样,彼此独立的散热层有助于在后续分割过程的进行,沿切割道对芯片进行分割后,无需在对散热层进行分割。所述散热层的表面形成有多个彼此间隔的凸起。
在一种可选的实施方式中,散热层的表面形成有多个彼此间隔的凸起,这种结构能够提高散热层的表面积,以达到更好的散热效果。可选的,该散热层的表面积至少是芯片1下表面面积的一倍。应该理解,散热层的具体结构可以有多种形式,上述形成有多个凸起,并且凸起之间彼此间隔是一种可选的实施方式,并不用于限制本实用新型,其它结构,能够加大散热层表面积,以提高散热效果的其他结构也适用于本新型。
在一种可选的实施方式中,上述焊球4的顶部平面与保护胶6齐平,或者低于保护胶6。这样,保护胶6对焊球4能起到保护作用,并且在大量生产时,这种结构不会使焊球4划到其他零部件,也不会由杂质贴于焊球4上,能够避免例如在焊接时,杂质影响产品的性能。可选的,保护胶6为环氧树脂。
在一种可选的实施方式中,沿切割道5将晶圆级芯片封装结构分割成多组。可以是沿切割道5直接切割,直到将晶圆级芯片封装结构切割成多组。当然,切割道内填充有保护胶,切割时最好沿保护胶在切割道内的中心进行切割,这样,分割出来各部分的四周还是有保护胶6保护着。
当然还可以有其他方法,例如,先将形成在芯片下表面的散热层取下,对芯片的下表面研磨,直至切割道5露出,切割填充于切割道内的保护胶6,以将所述晶圆级芯片封装结构分割成多组,然后在将散热层形成于研磨后的芯片下表面上。显然,研磨底面道切割道露出,意味着晶圆级芯片封装结构各部分之间只依靠保护胶6连接(如图5所示),切割保护胶6各部分就自动分开。同时,最好是从保护胶6中心位置切割,这样,分割出来各部分的四周还是有保护胶6保护着。
为了方便理解,下面介绍具体的制造方法:
歩骤10,在芯片上形成切割道,切割道从形成于芯片上表面的种子层2向芯片延伸(如图2所示);即,切割道从种子层2开始,向芯片方向延伸(需要理解,这里与上述切割道从芯片上表面向下表面延伸,种子层使切割道露出,所说明的是相同的)。步骤20,如图3所示,在形成有切割道的芯片上涂保护胶6,保护胶6至少涂覆种子层2、包裹芯片的外周、包裹形成于芯片上的焊球4、植焊球4的金属凸块,并且填充切割道;步骤30,研磨形成有保护胶6的芯片1,至少至焊球4从保护胶中露出(参见图4);步骤40,如图5所示沿切割道将晶圆级芯片封装结构分割成多组。
需要理解,步骤30中研磨时,参见图4到图5,会先从保护胶开始进行,研磨至焊球4,为了保证焊球4露出的部分足够多以满足使用要求,可以继续进行研磨以露出更多的焊球4,只是研磨时同需要同时研磨焊球4和保护胶。即使研磨完成,焊球4的四周也是被保护胶包裹的。
最后应说明的是:虽然以上已经详细说明了本实用新型及其优点,但是应当理解在不超出由所附的权利要求所限定的本实用新型的精神和范围的情况下可以进行各种改变、替代和变换。而且,本实用新型的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本实用新型的公开内容将容易理解,根据本实用新型可以使用执行与在此所述的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此,所附的权利要求旨在在它们的范围内包括这样的过程、设备、手段、方法或者步骤。
Claims (8)
1.一种晶圆级芯片封装结构,其特征在于,包括:
芯片,所述芯片的上表面形成有切割道,所述切割道由所述芯片的上表面向所述芯片的下表面延伸;
种子层,形成于所述芯片的上表面,并且使所述切割道露出;
金属凸块,形成于所述种子层上;
焊球,形成于所述金属凸块上,并且所述焊球的顶部呈平面;
保护胶,涂覆于所述种子层上表面和所述芯片外周,并且所述保护胶填充于所述切割道内,还包裹所述金属凸块以及所述焊球的外周,所述焊球顶部的平面从所述保护胶中露出;
散热层,形成于所述芯片的下表面。
2.根据权利要求1所述的晶圆级芯片封装结构,其特征在于,
所述切割道将所述芯片分割成多个部分,每个部分的芯片的下表面上都形成有散热层;
在所述芯片的每个部分上形成的所述种子层上,至少形成一个金属凸块。
3.根据权利要求2所述的晶圆级芯片封装结构,其特征在于,
每部分芯片的下表面的所述散热层,彼此独立。
4.根据权利要求1所述的晶圆级芯片封装结构,其特征在于,
所述散热层的表面形成有多个彼此间隔的凸起。
5.根据权利要求1所述的晶圆级芯片封装结构,其特征在于,
所述焊球的顶部平面与所述保护胶齐平或低于所述保护胶。
6.根据权利要求1-5任一项所述的晶圆级芯片封装结构,其特征在于,
所述保护胶为环氧树脂。
7.根据权利要求1-5任一项所述的晶圆级芯片封装结构,其特征在于,
所述种子层为镍材料;
所述金属凸块为钛铜合金或钛钨合金。
8.根据权利要求2或3所述的晶圆级芯片封装结构,其特征在于,
沿所述切割道将所述晶圆级芯片封装结构切割成多组。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420564129.0U CN204216021U (zh) | 2014-09-28 | 2014-09-28 | 晶圆级芯片封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420564129.0U CN204216021U (zh) | 2014-09-28 | 2014-09-28 | 晶圆级芯片封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN204216021U true CN204216021U (zh) | 2015-03-18 |
Family
ID=52984670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201420564129.0U Active CN204216021U (zh) | 2014-09-28 | 2014-09-28 | 晶圆级芯片封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN204216021U (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107403785A (zh) * | 2016-05-18 | 2017-11-28 | 矽品精密工业股份有限公司 | 电子封装件及其制法 |
CN109119346A (zh) * | 2018-08-16 | 2019-01-01 | 嘉盛半导体(苏州)有限公司 | 晶圆级芯片的封装方法及结构 |
CN116454059A (zh) * | 2023-06-09 | 2023-07-18 | 尚睿微电子(上海)有限公司 | 基板、封装结构的形成方法 |
-
2014
- 2014-09-28 CN CN201420564129.0U patent/CN204216021U/zh active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107403785A (zh) * | 2016-05-18 | 2017-11-28 | 矽品精密工业股份有限公司 | 电子封装件及其制法 |
CN109119346A (zh) * | 2018-08-16 | 2019-01-01 | 嘉盛半导体(苏州)有限公司 | 晶圆级芯片的封装方法及结构 |
CN109119346B (zh) * | 2018-08-16 | 2021-07-23 | 嘉盛半导体(苏州)有限公司 | 晶圆级芯片的封装方法及结构 |
CN116454059A (zh) * | 2023-06-09 | 2023-07-18 | 尚睿微电子(上海)有限公司 | 基板、封装结构的形成方法 |
CN116454059B (zh) * | 2023-06-09 | 2023-09-08 | 尚睿微电子(上海)有限公司 | 基板、封装结构的形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI437682B (zh) | 切割道上之穿通孔 | |
CN105244289B (zh) | 封装半导体器件的方法和封装的半导体器件 | |
CN206059370U (zh) | 半导体装置 | |
CN104299950A (zh) | 晶圆级芯片封装结构 | |
CN204216021U (zh) | 晶圆级芯片封装结构 | |
CN104037133B (zh) | 一种圆片级芯片扇出封装方法及其封装结构 | |
DE102013104487A1 (de) | Verfahren zum Herstellen eines Chipgehäuses | |
US9368475B2 (en) | Semiconductor device and manufacturing method thereof | |
CN106935556A (zh) | 半导体封装件及其制造方法 | |
CN104362102A (zh) | 晶圆级芯片规模封装工艺 | |
US7095096B1 (en) | Microarray lead frame | |
TW201714273A (zh) | 製造堆疊封裝式半導體封裝的方法 | |
US11735435B2 (en) | Quad flat no lead package and method of making | |
US20170250114A1 (en) | Method for Singulating Packaged Integrated Circuits and Resulting Structures | |
CN210073830U (zh) | 电子器件 | |
US20160035664A1 (en) | Semiconductor package on package structure and method of forming the same | |
CN104299949A (zh) | 晶圆级芯片封装结构 | |
US9093312B2 (en) | Semiconductor device and manufacturing method thereof | |
CN107611094A (zh) | 晶圆级芯片封装结构及其制备方法 | |
US10453764B2 (en) | Molding for large panel fan-out package | |
US20150214192A1 (en) | Structure and formation method of chip package structure | |
CN207250485U (zh) | 晶圆级芯片封装结构 | |
CN104617050B (zh) | 晶圆级封装方法 | |
CN207250487U (zh) | 晶圆级芯片封装结构 | |
CN206497884U (zh) | 一种实现tvs芯片wlcsp六面塑封的结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee | ||
CP01 | Change in the name or title of a patent holder |
Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288 Patentee after: Tongfu Microelectronics Co., Ltd. Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288 Patentee before: Fujitsu Microelectronics Co., Ltd., Nantong |