CN210073830U - 电子器件 - Google Patents

电子器件 Download PDF

Info

Publication number
CN210073830U
CN210073830U CN201920192228.3U CN201920192228U CN210073830U CN 210073830 U CN210073830 U CN 210073830U CN 201920192228 U CN201920192228 U CN 201920192228U CN 210073830 U CN210073830 U CN 210073830U
Authority
CN
China
Prior art keywords
die
molding compound
redistribution layer
outermost edge
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201920192228.3U
Other languages
English (en)
Inventor
刘云
D·加尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
STMicroelectronics SRL
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Application granted granted Critical
Publication of CN210073830U publication Critical patent/CN210073830U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本申请涉及电子器件。公开了一种半导体封装体，所述半导体封装体具有通过模制化合物保护侧壁的管芯。该封装体包括具有与第二表面相对的第一表面和在第一表面和第二表面之间延伸的侧壁的管芯。再分布层形成在每个管芯的第一表面上。管芯的第一表面的面积大于再分布层的面积，使得管芯的第一表面的一部分被暴露。当在管芯和再分布层上方形成模制化合物以形成半导体封装体时，模制化合物位于再分布层的外边缘和第一表面的外边缘之间的管芯的第一表面上。模制化合物也位于管芯的侧壁上，其在运输过程中提供防止破碎或破裂的保护。

Description

电子器件
技术领域
本公开涉及具有由模制化合物保护的半导体管芯侧壁的封装体。
背景技术
由于其小尺寸和高效的组装工艺，包括硅管芯或芯片和模制化合物的晶圆级芯片规模封装(“WLCSP”)在封装空间中很常见。WLCSP面临的最大挑战之一是在处理、运输期间或在各种组装工艺(如表面贴装技术的组装工艺)期间硅管芯的破碎或破裂。为抵消这些负面影响，过去的尝试包括使用前侧模具方法或扇出方法在WLCSP中形成模制化合物。然而，这两种方法在制造效率方面存在缺陷并且在所得到的封装体中只有有限的管芯保护，这导致管芯的破碎或破裂或者其他封装故障的增加。
在前侧模具方法中，在晶圆上的连续管芯之间执行半切割，并且在晶圆的有源侧上和每个管芯之上形成模制化合物。因为模制化合物形成在包括焊料凸块的晶圆的有源侧上，所以必须清除焊料凸块上的任何模制残留物，以便当封装体耦合到衬底时允许封装体发挥功能。在清洁之后，晶圆经历进一步处理，包括将管芯分离成单独的封装体。然后将这些单独的封装体布置在载体上以进行运输。
由于半切割切口宽度和硅锯切划线通道宽度的限制，由前侧模制工艺生产的所得WLCSP在侧壁上不具有足够的保护，因此不能在运输或处理期间提供足够的针对管芯破碎或破裂的保护。相应地，扇出方法生产的WLCSP由于对硅芯片的损坏而仍然存在高风险的封装故障。此外，前侧模制方法是低效的，因为在形成模制化合物之后需要额外的步骤来清理焊料凸块上的模制残留物。
扇出方法包括将晶圆分割成管芯，并将可用管芯布置在载体上。然后，将模制化合物形成在载体上的每个管芯之上，其中模制化合物从每个管芯的背面形成。该工艺在本领域中被称为“重建”，或者换句话说，构建“模制晶圆”。在形成模制化合物之后，管芯经历进一步处理，包括形成覆盖每个管芯的有源表面的多个再分布层以及将管芯分割成封装体。然后将封装体放置在载体上以进行运输。
虽然扇出方法消除了从凸块上清除模制残留物的需要，但扇出方法使得模制晶圆在该工艺的执行过程中更容易发生晶圆碎裂和破裂。如此，在该工艺期间必须执行多个翘曲调节步骤。此外，再钝化材料被限于低固化聚合物以便与模制的重构晶圆的特性相兼容。
实用新型内容
本公开中的示例性实施例旨在通过在管芯的侧壁和边缘上提供模制化合物来减少在运输期间管芯的破碎或破裂的可能性，由此提高半导体封装体的可靠性。示例性实施例还消除了在再分布工艺期间对翘曲调节的需要并且使得能够使用标准WLCSP的再分布材料和工艺。
根据本公开实施例的一个方面，提供一种电子器件，其特征在于，包括：管芯，具有与第二表面相对的第一表面，所述第一表面具有由第一最外边缘界定的第一面积；再分布层，在所述管芯的所述第一表面上，所述再分布层具有由第二最外边缘界定的第二面积，所述第二面积小于所述第一面积；以及模制化合物，在所述管芯和所述再分布层上，所述模制化合物在所述第一最外边缘与所述第二最外边缘之间的所述管芯的所述第一表面上。
在一个实施例中，该器件还包括在所述再分布层上的多个凸块下金属化层。
在一个实施例中，该器件还包括多个焊料球，所述多个焊料球中的每个焊料球耦合到所述多个凸块下金属化层中的对应一个凸块下金属化层。
在一个实施例中，所述管芯还包括侧壁，所述模制化合物位于所述侧壁上。
在一个实施例中，所述模制化合物位于所述管芯的所述第二表面上。
在一个实施例中，所述模制化合物还包括第三最外边缘，所述第三最外边缘与所述第二最外边缘之间的第一距离大于所述第三最外边缘与所述第一最外边缘之间的第二距离。
根据本公开实施例的另一方面，提供一种电子器件，其特征在于，包括：管芯，具有与第二表面相对的第一表面以及在所述第一表面和所述第二表面之间延伸的侧壁，所述第一表面具有面积；再分布层，在所述管芯的所述第一表面上，所述再分布层的面积小于所述管芯的所述第一表面的面积；多个凸块下金属化层，在所述再分布层上；多个焊料球，所述多个焊料球中的每个焊料球耦合到所述多个凸块下金属化层中的对应一个凸块下金属化层；以及模制化合物，在所述管芯的所述侧壁上以及所述管芯的所述第一表面的与所述再分布层相邻的部分上。
在一个实施例中，所述再分布层还包括与第四表面相对的第三表面和在所述第三表面与所述第四表面之间延伸的第二侧壁，并且所述模制化合物还包括第五表面，所述第五表面的平面与所述再分布层的所述第四表面的平面基本共面。
在一个实施例中，所述模制化合物还包括第六表面，所述第六表面的平面与所述管芯的所述第二表面基本共面。
在一个实施例中，所述模制化合物位于所述管芯的所述第二表面上。
在一个实施例中，所述管芯的所述侧壁中的至少一个侧壁的平面与所述再分布层的所述第二侧壁的平面间隔开。
在一个实施例中，所述管芯的所述第一表面具有第一最外边缘，并且所述再分布层的所述第三表面具有第二最外边缘，所述第一最外边缘与所述第二最外边缘间隔开。
在一个实施例中，所述模制化合物进一步包括第三侧壁，所述第三侧壁与所述管芯的所述侧壁之一之间的第一距离小于所述第三侧壁与所述再分布层的所述第二侧壁之间的第二距离。
由此，通过在管芯的侧壁和边缘上提供模制化合物，减少了在运输期间管芯的破碎或破裂的可能性，由此提高半导体封装体的可靠性。
附图说明
为了更好地理解实施例，现在将仅通过示例的方式参考附图。在附图中，相同的附图标记表示相似的元件或动作。图中元件的大小和相对位置不一定按比例绘制。例如，各种元件和角度的形状不一定按比例绘制，并且这些元件中的一些可以被放大和定位以改善绘图易读性。
图1A是根据本公开的半导体封装体的示例性实施例的一侧的平面图，在管芯的侧壁上具有模制化合物并且管芯的表面暴露；
图1B是图1A的半导体封装体的另一侧的平面图，示出了耦合到再分布层上的多个凸块下金属化层的多个焊料球；
图2是穿过图1B中的线2-2的、图1A和图1B的半导体封装体的横截面图，其具有在管芯的表面和侧壁上的模制化合物；
图3至图10是根据本公开的用于处理多个半导体管芯的方法的示例性实施例的横截面图，示出了处于各个制造阶段中的多个半导体管芯；
图11A至图11B是用于由图3至图10的多个半导体管芯形成第一多个半导体封装体的示例性实施例的横截面图；
图12A至图12C是用于由图3至图10的多个半导体管芯形成第二多个半导体封装体的备选示例性实施例的横截面图；以及
图13A至图13C是用于由图3至图10的多个半导体管芯形成第三多个半导体封装体的备选示例性实施例的横截面图。
具体实施方式
在以下描述中，阐述了某些具体细节以便提供对各种公开实施例的透彻理解。然而，本领域技术人员将认识到，可以在没有这些具体细节中的一个或多个细节的情况下，或者利用其他方法、部件、材料等来实施实施例。在其他情况下，与引线框和芯片封装相关联的公知结构未被详细示出或描述以避免不必要地模糊实施例的描述。
除非上下文另有要求，否则在随后的说明书和权利要求书中，词语“包括”及其变型例如“包含”和“具有”应被解释为开放的包含意义，即“包括但不限于”。此外，术语“第一”、“第二”和类似的序列指示符应被解释为可互换，除非上下文另有明确说明。
在整个说明书中对“一个实施例”或“实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在至少一个实施例中。因此，贯穿本说明书各处出现的短语“在一个实施例中”或“在实施例中”不一定都指同一实施例。此外，特定特征、结构或特性可以以任何合适的方式在一个或多个实施例中组合。
如在本说明书和所附权利要求中所使用的，除非内容另有明确规定，否则单数形式“一”、“一个”和“该”也包括复数形式。还应该注意的是，术语“或”通常以其最广泛的含义使用，其意思是“和/或”，除非内容另有明确规定。
本公开总体上涉及具有由模制化合物保护的管芯侧壁的半导体封装体及其形成方法。在一个实施例中，模制化合物位于每个管芯的侧壁上以及在位于第一表面上的再分布层的外边缘与管芯的外边缘之间的管芯的第一表面上。管芯的第二表面可以被模制化合物暴露或覆盖。
图1A至图1B和图2示出了具有管芯102的半导体封装体100，管芯102具有与第二表面104相对的第一表面103。在一个实施例中，第一表面103是管芯102的有源表面，并且第二表面104是管芯102的非有源表面或背面。
如图1A所示，管芯102的第二表面104具有由围绕管芯102的第二表面104延伸的第一最外边缘118所界定的面积。管芯102的第二表面104的第一最外边缘118包括管芯102的第一边缘101、第二边缘111、第三边缘105和第四边缘107。本领域技术人员将理解，第一表面103可以包括与第二表面104相同的特征，即由第一最外边缘118界定的面积，其中第一最外边缘118包括四个边缘，即形成半导体管芯的侧壁。模制化合物106包围管芯102，以诸如在运输过程中保护管芯102。如此，模制化合物被形成为邻近或接触最外边缘118，所述最外边缘118包括第一边缘101、第二边缘111、第三边缘105和第四边缘107中的每一个。
在所示的实施例中，管芯102的第二表面104暴露或未被模制化合物106覆盖。然而，在下面描述的其他实施例中，模制化合物106位于管芯102的第二表面104上。此外，在第一表面103和第二表面104相同或基本相等的实施例中，第一表面103具有与由第一最外边缘118界定的第二表面104相等或基本相等的面积。
在某些其他实施例中，第一表面103的面积大于或小于管芯102的第二表面104的面积。此外，尽管管芯102被示出为具有大致矩形的形状，但本领域技术人员将会理解，管芯102可以被形成为具有各种不同的几何形状。另外，尽管管芯102优选为包括硅的半导体，但其他材料也可以被用于管芯102，例如，包括硅、锗、锡、碳、碲、硼、氮、磷酸盐、砷或其它材料的任意组合的化合物材料。任何数量的材料可以被用于模制化合物106，例如包括环氧树脂、酚醛硬化剂、二氧化硅、催化剂、颜料或脱模剂等的复合材料。
图1B是图1A的半导体封装体100的平面图，其具有再分布层110，在再分布层110上形成有多个凸块下金属化层112。如下面参考图2所述，再分布层110形成在管芯102的第一表面103上。再分布层110和多个凸块下金属化层112优选地由铜或铜合金形成，但是也可以使用其他金属及其合金。再分布层110将管芯上的接触件(未示出)与外界耦合，即，耦合到多个凸块下金属化层112的多个焊料球114。换句话说，多个焊料球114中的每个焊料球被耦合到形成在再分布层110上并且与再分布层110电连通的凸块下金属化层112中的相应一个凸块下金属化层。图1B进一步示出了虚线113，该虚线对应于管芯102(图1A)的第一表面103(图2)的第一最外边缘118(图1A)。如此，本领域技术人员将认识到，虽然由于模制化合物106和再分布层110而在图1B中未示出第一表面103，但第一表面103的面积大于再分布层110的面积。
多个焊料球114是导电的并且可以由任何数量的材料形成。此外，尽管为了方便而将焊料球114示出为大致圆形，但本领域技术人员将认识到，焊料球114可以呈椭圆形或柱状和其它形状。类似地，凸块下金属化层被图示为具有矩形垂直横截面的大致方形，但本领域技术人员将认识到，凸块下金属化层112可包括腔体或凹陷部，以用于接收每个大致圆形的焊料球114。
图1B中所示的半导体封装体100包括包含49个焊料球的多个焊料球114，每个焊料球与相应的凸块下金属化层112耦合，焊料球彼此等距离地布置并且也与再分布层110的第二最外边缘120等距。然而，本领域技术人员将认识到，多个焊料球114和凸块下金属化层112可以包括比所示出的数量更多或更少的数量，例如，本公开的实施例包括多个包含从1到100的任何数量或更多数量的焊料球。类似地，取决于封装体100的应用，优选的是每个焊料球114和每个凸块下金属化层112之间的间隔可以彼此不同，并且与第二最外边缘120间隔开比图1B中所示的距离更大或更小的距离。如此，本公开不受多个焊料球114和凸块下金属化层112的数量和布置的限制。
再分布层110具有由围绕再分布层110延伸的第二最外边缘120界定的面积。在该实施例中，再分布层110的面积小于管芯102的第一表面103和第二表面104的面积。如将在下面更详细解释的，面积差异使管芯的第一表面103的一部分暴露。
图2是图1A的半导体封装体100沿着图1B中的线2-2的横截面图。半导体封装体100包括具有与第二表面104相对的第一表面103的管芯102。管芯102还包括在第一表面103和第二表面104之间延伸的侧壁116。在一个实施例中，侧壁的高度在100微米和400微米之间。在其他实施例中，侧壁的高度在200微米至350微米之间。再分布层110形成在管芯102的第一表面103上，并且多个凸块下金属化层112位于再分布层110上。如上所述，多个焊料球114中的每个都耦合到形成在再分布层110上的多个凸块下金属化层112中的相应一个凸块下金属化层。
此外，管芯102包括由第一最外边缘118界定的第一表面103。换句话说，因为第一最外边缘118围绕管芯102的第一表面103延伸，第一表面103的面积由第一最外边缘118限定。再分布层110由围绕再分布层110延伸的第二最外边缘120界定。如此，再分布层110的面积由第二最外边缘120界定。
如图1A至图1B和图2所示，再分布层110的面积小于管芯102的第一表面103的面积，使得管芯102的第一表面103的一部分122暴露，或者未被再分布层110覆盖。当在管芯102和再分布层110上形成模制化合物106以形成封装体100时，模制化合物106位于管芯102的侧壁116上和在管芯102的第一表面103的第一最外边缘118和再分布层的第二最外边缘120之间的管芯102的第一表面103的暴露部分122上。
在其他实施例中，模制化合物106包括模制化合物106的第二侧壁140的第三最外边缘124。模制化合物106的第三最外边缘124与管芯102的第一表面103的第一最外边缘118之间的第一距离126小于第三最外边缘124与再分布层120的第二最外边缘120之间的第二距离128。换句话说，在所示实施例中，第二距离128大于第一距离126。此外，本领域技术人员将认识到，在实施例中，第一距离126对应于第三最外边缘124与管芯102的一个侧壁之间的模制化合物106的第一厚度。类似地，第二距离128对应于再分布层110的第三侧壁134和第三最外边缘124之间的模制化合物106的第二厚度。在该实施例中，第一厚度小于第二厚度。
此外，再分布层110包括与管芯的第一表面103相邻的第三表面130和与第三表面130相对的第四表面132以及在第三表面130和第四表面132之间延伸的第三侧壁134。模制化合物106的第五表面136的平面与再分布层110的第四表面132的平面基本共面。在又一些实施例中，模制化合物106包括第六表面138，其中第六表面138的平面与管芯102的第二表面104基本共面。
图2进一步示出了管芯102的至少一个侧壁116的平面与再分布层110的第三侧壁134的平面间隔开。换句话说，管芯102的第一表面103的第一最外边缘118与再分布层110的第三表面130和第四表面132的第二最外边缘120间隔开，以暴露管芯102的第一表面103的部分122，使得当在管芯102和再分布层110上形成模制化合物106时，模制化合物106位于第一最外边缘118和第二最外边缘120之间的管芯102的第一表面103上。
在图3中开始形成具有参照图1A至图2所描述的特征的半导体封装体的方法。图3是晶圆200的截面图，其可以是硅或其他半导体材料，具有与第二表面204相对的第一表面202。晶圆包括在晶圆内和晶圆上同时形成的多个管芯。例如，第一管芯201与晶圆中的第二管芯203相邻。每个管芯包括多个有源和无源电路元件。此外，本领域技术人员将认识到，因为晶圆200包括多个管芯，诸如第一管芯201和第二管芯203，所以管芯201、203中的每个包括与第二表面204相对的第一表面202。
在图4中，再分布层206a和206b形成在晶圆200的第一表面202上。该第一表面202是晶圆200的“有源”表面或者包括耦合到形成在每个管芯201、203内的电路(未示出)的多个接触焊盘(未示出)。再分布层206a与第一管芯201重叠并且耦合到第一管芯201，并且再分布层206b与第二管芯重叠并且耦合到第二管芯。
然后，在图5中，在每个再分布层206a和206b上形成多个凸块下金属化层或球支撑部208。备选地，该方法可以从图4开始，而不形成凸块下金属化层208。然而，使用包括多个凸块下金属化层208的示例性实施例来提供剩余的步骤。另外，本公开的实施例包括仅使用单个再分布层206a和206b、与一个或多个PI或PBO层结合的单个再分布层206a和206b以及多个再分布层和与一个或多个PI或PBO层结合的多个再分布层。
在晶圆200的第一表面202上形成再分布层206a和206b并且在再分布层206a和206b上形成凸块下金属化层208之后，在晶圆200的第二表面204上执行背研磨工艺，如图6所示。在其他方法中，可以通过机械研磨轮或各种类型的刻蚀来执行背研磨。背研磨使得晶圆200更薄，去除了不存放或容纳电子电路的多余硅或其他半导体材料。如图7所示，在研磨之后，将晶圆200分割成多个管芯210。在其他方法中，可以通过机械刀片、激光处理或各种类型的刻蚀来执行分割。如上所述，多个管芯210包括第一管芯201和第二管芯203。然而，本领域技术人员还将认识到，根据晶圆200的尺寸、晶圆200上管芯201、203的间距以及在分割管芯时锯切道的大小等特征，多个管芯可以包括从每个晶圆2个管芯到每个晶圆多于1000个管芯的任意数量的管芯。
多个管芯210中的每个管芯包括在每个管芯210的第一表面202和第二表面204之间延伸的侧壁212。此外，每个管芯210包括第一表面202上的再分布层206a和206b的一部分。如本文所述，再分布层206a对应于多个管芯210中的第一管芯201，并且再分布层206b对应于多个管芯210中的第二管芯203。因此，多个管芯210中的管芯201、203中的每个管芯包括再分布层206a和206b的相应部分206a或206b。
如8中那样，在将晶圆200分割为多个管芯210之后，将管芯210中的每个管芯倒置并安装到载体216上。载体包括用于接收凸块下金属化层208的层218。在一个实施例中，层218包括带。备选地，如果凸块下金属化层208未被使用，则层218可接收再分布层206a和206b。管芯的第一表面202的未覆盖部分与层218之间的间隙或空间207保留。
在将每个管芯210放置在载体216上之后，将模制化合物220形成在每个管芯210的围绕每个管芯210的第二表面204上并且形成在间隙或空间207中。如此，模制化合物220位于每个管芯210的侧壁212上以及每个管芯210的第一表面202的由再分布层206a和206b暴露的部分222上。换句话说，由于再分布层206a和206b的面积小于每个管芯210的第一表面202的面积，在再分布层206和206b的外边缘和每个管芯210的第一表面202的外边缘之间形成空间或间隙207，如上所述。当在每个管芯210之上形成模制化合物220时，模制化合物将位于再分布层206a和206b的外边缘与第一表面202或第一表面202的与每个管芯210的再分布层206a和206b相邻的部分222的外边缘之间的空间207中的第一表面202上。
一旦模制化合物220就位，管芯210中的每个管芯与载体216脱开并倒置用于进一步处理，如图10中那样。图10还示出了在制造过程中的这个阶段，模制化合物220将多个管芯210中的每个管芯耦合在一起以形成单个集成的整体件219。如下面将要描述的那样，通过附加的处理变化来分离该单个集成的整体件219以形成封装体，其中每个封装体包含至少一个管芯210。
图11A和图11B示出了用于形成第一多个半导体封装体224的另外的方法步骤的一个备选实施例。在图11A中，第一多个焊料球226被耦合到每个管芯210上的再分布层206a和206b上的每个凸块下金属化层208。然后，在图11B中，多个管芯210中的每个管芯沿着线A-A彼此分离以形成第一多个封装体224。除其它方法外，分离包括通过机械刀片、激光处理或刻蚀去除图11A中的线A-A之间的模制化合物220的部分228。因此，每个封装体224包括管芯210，在管芯210的第二表面204上以及每个管芯210的侧壁212上和第一表面202的在再分布层206a和206b的外边缘和每个管芯210的第一表面202的外边缘之间的部分222上具有模制化合物220。
图12A至图12C示出了用于形成第二多个半导体封装体230的附加方法步骤的另一备选实施例。附加处理从图10的整体件219开始。然后，在图12A中，在模制化合物220上执行背研磨工艺以去除与每个管芯210的第二表面204相邻的模制化合物220。在一些情况下，背研磨包括暴露每个管芯210的第二表面204。然后，在图12B中，在背研磨之后，将第二多个焊料球232耦合到每个凸块下金属化层208。最后，在图12C中，如上所述，多个管芯210中的每个管芯被分离成第二多个半导体封装体230。通过沿着图12B中的线B-B去除模制化合物220的部分231来分离多个管芯210。图12C中所示的第二多个半导体封装体230中的每个封装体包括管芯210的暴露的第二表面204以及模制化合物220，该模制化合物220在侧壁212上以及在每个管芯210的第一表面202的部分222上，所述部分222位于每个管芯210的侧壁212和每个管芯的第一表面202上的再分布层206a和206b之间。
图13A至图13C示出了用于形成第三多个半导体封装体234的附加方法步骤的另一备选实施例。附加处理从图10的整体件219开始。然后，在图13A中，第二多个焊料球236被耦合到多个凸块下金属化层208中的对应一个凸块下金属化层208。然后，在耦合之后，在模制化合物220上执行背研磨工艺以去除与每个管芯210的第二表面204相邻的模制化合物220。在一些情况下，背研磨包括暴露每个管芯210的第二表面204。最后，在图13C中，如上所述，多个管芯210中的每个管芯被分离成第三多个半导体封装体234。通过沿着图13B中的线C-C去除模制化合物220的部分233来分离多个管芯210。第三多个半导体封装体234中的每个封装体包括管芯210的暴露的第二表面204以及模制化合物220，模制化合物220在侧壁212上以及每个管芯210的第一表面202的部分222上，所述部分222位于每个管芯210的侧壁212和每个管芯的第一表面202上的再分布层206a和206b之间。
此外，如上所述，该方法可以在不形成多个凸块下金属化层208的情况下进行。在这种情况下，如上所述，处理在没有凸块下金属化层的情况下继续，并且可以通过将第四多个焊料球耦合到再分布层并分离多个管芯中的每个管芯来创建第四多个封装体。在一个实施例中，形成第四多个封装体包括在将第四多个焊料球耦合到再分布层之前对模制化合物进行背研磨。
从前面的描述可以理解，本公开的实施例允许在管芯的侧壁上具有模制化合物的情况下形成半导体封装体，其中在处理期间可以控制模制化合物的厚度以便在完成的封装体的传输期间保护管芯。例如，用于形成WLCSP的现有方法(例如前侧模制方法或扇出方法)包括在侧壁上形成模制化合物(如果有的话)为5微米至20微米之间的最大厚度。如图8中那样，当将管芯210安装在载体216上时，通过改变管芯到管芯的间隔，可以控制与每个管芯210的每个侧壁212相邻的模制化合物220的厚度。在一个实施例中，模制化合物220的外边缘和管芯的侧壁212之间的模制化合物220的厚度为大约40微米至70微米。在其他实施例中，该厚度在30微米至80微米之间，并且在又一些实施例中，该厚度在20微米至90微米之间。
这样，本文所述的半导体封装体中的每个管芯210的侧壁212上存在明显较厚的模制化合物220，由此针对在运输期间管芯210的破碎或破裂提供足够的保护。此外，由于可以控制模制化合物220的厚度，所以本公开的实施例可以适用于为许多不同的应用提供足量的保护。每个管芯210的第一表面202的部分222上的模制化合物对管芯210提供类似的保护，从而防止在管芯210的角部处的破碎或在再分布层206a和206b的外边缘和每个管芯210的第一表面202的外边缘之间的管芯210的第一表面202上的破碎。
这里描述的用于形成这种封装体的工艺也比以前的工艺更有效，因为在多个焊料球上不存在模制剩余物的可能性，因此消除了形成现有技术的封装体的工艺中的附加步骤。此外，本公开的某些实施例包括在管芯的表面和凸块下金属化层或焊料球之间仅使用单个再分布层，并且因此，本公开的实施例进一步消除了在管芯上形成PI或PBO层的附加处理步骤，同时还减少了生产封装体所需的材料量。
上述各种实施例可以被组合以提供进一步的实施例。在本说明书中提及的和/或列在申请数据表中的所有的美国专利、美国专利申请公开、美国专利申请、外国专利、外国专利申请和非专利出版物的全部内容通过引用并入本文。必要时可以修改实施例的各个方面，以采用各种专利、申请和出版物的构思来提供另外的实施例。
根据以上详细描述，可以对这些实施例做出这些和其他改变。通常，在下面的权利要求中，所使用的术语不应该被解释为将权利要求限制为说明书和权利要求书中公开的具体实施例，而是应该被解释为包括所有可能的实施例及所提出的权利要求的等同物的全部范围。因此，权利要求不受本公开的限制。

Claims (13)

1.一种电子器件，其特征在于，包括：
管芯，具有与第二表面相对的第一表面，所述第一表面具有由第一最外边缘界定的第一面积；
再分布层，在所述管芯的所述第一表面上，所述再分布层具有由第二最外边缘界定的第二面积，所述第二面积小于所述第一面积；以及
模制化合物，在所述管芯和所述再分布层上，所述模制化合物在所述第一最外边缘与所述第二最外边缘之间的所述管芯的所述第一表面上。
2.根据权利要求1所述的器件，其特征在于，还包括在所述再分布层上的多个凸块下金属化层。
3.根据权利要求2所述的器件，其特征在于，还包括多个焊料球，所述多个焊料球中的每个焊料球耦合到所述多个凸块下金属化层中的对应一个凸块下金属化层。
4.根据权利要求1所述的器件，其特征在于，所述管芯还包括侧壁，所述模制化合物位于所述侧壁上。
5.根据权利要求1所述的器件，其特征在于，所述模制化合物位于所述管芯的所述第二表面上。
6.根据权利要求1所述的器件，其特征在于，所述模制化合物还包括第三最外边缘，所述第三最外边缘与所述第二最外边缘之间的第一距离大于所述第三最外边缘与所述第一最外边缘之间的第二距离。
7.一种电子器件，其特征在于，包括：
管芯，具有与第二表面相对的第一表面以及在所述第一表面和所述第二表面之间延伸的侧壁，所述第一表面具有面积；
再分布层，在所述管芯的所述第一表面上，所述再分布层的面积小于所述管芯的所述第一表面的面积；
多个凸块下金属化层，在所述再分布层上；
多个焊料球，所述多个焊料球中的每个焊料球耦合到所述多个凸块下金属化层中的对应一个凸块下金属化层；以及
模制化合物，在所述管芯的所述侧壁上以及所述管芯的所述第一表面的与所述再分布层相邻的部分上。
8.根据权利要求7所述的器件，其特征在于，所述再分布层还包括与第四表面相对的第三表面和在所述第三表面与所述第四表面之间延伸的第二侧壁，并且所述模制化合物还包括第五表面，所述第五表面的平面与所述再分布层的所述第四表面的平面基本共面。
9.根据权利要求7所述的器件，其特征在于，所述模制化合物还包括第六表面，所述第六表面的平面与所述管芯的所述第二表面基本共面。
10.根据权利要求7所述的器件，其特征在于，所述模制化合物位于所述管芯的所述第二表面上。
11.根据权利要求8所述的器件，其特征在于，所述管芯的所述侧壁中的至少一个侧壁的平面与所述再分布层的所述第二侧壁的平面间隔开。
12.根据权利要求8所述的器件，其特征在于，所述管芯的所述第一表面具有第一最外边缘，并且所述再分布层的所述第三表面具有第二最外边缘，所述第一最外边缘与所述第二最外边缘间隔开。
13.根据权利要求8所述的器件，其特征在于，所述模制化合物进一步包括第三侧壁，所述第三侧壁与所述管芯的所述侧壁之一之间的第一距离小于所述第三侧壁与所述再分布层的所述第二侧壁之间的第二距离。
CN201920192228.3U 2018-02-28 2019-02-12 电子器件 Active CN210073830U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862636753P 2018-02-28 2018-02-28
US62/636,753 2018-02-28

Publications (1)

Publication Number Publication Date
CN210073830U true CN210073830U (zh) 2020-02-14

Family

ID=67684653

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910111857.3A Pending CN110211939A (zh) 2018-02-28 2019-02-12 具有保护侧壁的半导体封装体及其形成方法
CN201920192228.3U Active CN210073830U (zh) 2018-02-28 2019-02-12 电子器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910111857.3A Pending CN110211939A (zh) 2018-02-28 2019-02-12 具有保护侧壁的半导体封装体及其形成方法

Country Status (2)

Country Link
US (2) US10910287B2 (zh)
CN (2) CN110211939A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211939A (zh) * 2018-02-28 2019-09-06 意法半导体有限公司 具有保护侧壁的半导体封装体及其形成方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110473792B (zh) * 2019-09-02 2021-04-02 电子科技大学 一种用于集成电路晶圆级封装的重构方法
CN113257692B (zh) * 2021-05-11 2023-09-15 成都奕成科技股份有限公司 一种半导体封装结构制作方法及半导体封装结构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4595265B2 (ja) * 2001-08-13 2010-12-08 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US7576436B2 (en) * 2002-12-13 2009-08-18 Advanced Semiconductor Engineering, Inc. Structure of wafer level package with area bump
US9293401B2 (en) * 2008-12-12 2016-03-22 Stats Chippac, Ltd. Semiconductor device and method for forming a low profile embedded wafer level ball grid array molded laser package (EWLP-MLP)
US9177926B2 (en) * 2011-12-30 2015-11-03 Deca Technologies Inc Semiconductor device and method comprising thickened redistribution layers
US8604600B2 (en) * 2011-12-30 2013-12-10 Deca Technologies Inc. Fully molded fan-out
US7883991B1 (en) * 2010-02-18 2011-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Temporary carrier bonding and detaching processes
US9559004B2 (en) * 2011-05-12 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of singulating thin semiconductor wafer on carrier along modified region within non-active region formed by irradiating energy
US9496195B2 (en) * 2012-10-02 2016-11-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of depositing encapsulant along sides and surface edge of semiconductor die in embedded WLCSP
US9324698B2 (en) * 2013-08-13 2016-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip structure and method of forming same
US9704769B2 (en) * 2014-02-27 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming encapsulated wafer level chip scale package (EWLCSP)
CN106233460A (zh) * 2014-03-10 2016-12-14 德卡技术股份有限公司 包括加厚的再分布层的半导体器件及其制造方法
US10283466B2 (en) * 2016-05-31 2019-05-07 Semiconductor Components Industries, Llc Polymer resin and compression mold chip scale package
CN107221517B (zh) * 2017-07-10 2019-04-16 江阴长电先进封装有限公司 一种包覆型芯片尺寸封装结构及其封装方法
US10910287B2 (en) * 2018-02-28 2021-02-02 Stmicroelectronics Pte Ltd Semiconductor package with protected sidewall and method of forming the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211939A (zh) * 2018-02-28 2019-09-06 意法半导体有限公司 具有保护侧壁的半导体封装体及其形成方法

Also Published As

Publication number Publication date
CN110211939A (zh) 2019-09-06
US11562937B2 (en) 2023-01-24
US20210159136A1 (en) 2021-05-27
US10910287B2 (en) 2021-02-02
US20190267302A1 (en) 2019-08-29

Similar Documents

Publication Publication Date Title
US9716080B1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US11562937B2 (en) Semiconductor package with protected sidewall and method of forming the same
US10515904B2 (en) Method for forming chip package structure
US7768125B2 (en) Multi-chip package system
CN105374783B (zh) 半导体边界保护密封剂
US9502272B2 (en) Devices and methods of packaging semiconductor devices
US7652376B2 (en) Integrated circuit package system including stacked die
US10978408B2 (en) Semiconductor package and manufacturing method thereof
US8581380B2 (en) Integrated circuit packaging system with ultra-thin die
US20100308449A1 (en) Semiconductor packages and manufacturing method thereof
US9972580B2 (en) Semiconductor package and method for fabricating the same
US8828848B2 (en) Die structure and method of fabrication thereof
US10825782B2 (en) Semiconductor packages and associated methods with solder mask opening(s) for in-package ground and conformal coating contact
US20190244861A1 (en) Method for Singulating Packaged Integrated Circuits and Resulting Structures
US20130264686A1 (en) Semiconductor wafer processing
US10453764B2 (en) Molding for large panel fan-out package
US9324686B2 (en) Semiconductor chips having improved solidity, semiconductor packages including the same and methods of fabricating the same
US8466550B2 (en) Semiconductor structure and a method of manufacturing a semiconductor structure
CN115312475A (zh) 用于半导体裸片组合件的囊封翘曲减少及相关联方法及系统
JP2005191485A (ja) 半導体装置
CN113345847B (zh) 芯片封装结构及其制作方法
US20220068866A1 (en) Die with metal pillars
KR20140137535A (ko) 집적회로 패키지 제조방법
CN116936379A (zh) 晶圆级芯片封装方法及封装结构
KR101612220B1 (ko) 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant