CN116936379A - 晶圆级芯片封装方法及封装结构 - Google Patents
晶圆级芯片封装方法及封装结构 Download PDFInfo
- Publication number
- CN116936379A CN116936379A CN202310968035.3A CN202310968035A CN116936379A CN 116936379 A CN116936379 A CN 116936379A CN 202310968035 A CN202310968035 A CN 202310968035A CN 116936379 A CN116936379 A CN 116936379A
- Authority
- CN
- China
- Prior art keywords
- wafer
- cutting
- plastic package
- layer
- dicing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 79
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 46
- 238000005520 cutting process Methods 0.000 claims abstract description 104
- 239000004033 plastic Substances 0.000 claims abstract description 48
- 229920003023 plastic Polymers 0.000 claims abstract description 48
- 230000008569 process Effects 0.000 claims abstract description 29
- 238000003698 laser cutting Methods 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 13
- 238000000576 coating method Methods 0.000 claims abstract description 5
- 239000011248 coating agent Substances 0.000 claims abstract description 4
- 238000011049 filling Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 79
- 239000002184 metal Substances 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 238000007789 sealing Methods 0.000 claims description 11
- 238000000465 moulding Methods 0.000 claims description 10
- 238000000227 grinding Methods 0.000 claims description 9
- 150000001875 compounds Chemical class 0.000 claims description 8
- 239000002313 adhesive film Substances 0.000 claims description 7
- 238000012360 testing method Methods 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims description 5
- 239000012790 adhesive layer Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 239000000853 adhesive Substances 0.000 claims description 2
- 230000001070 adhesive effect Effects 0.000 claims description 2
- 239000005022 packaging material Substances 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 230000006870 function Effects 0.000 abstract description 4
- 238000005530 etching Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229920002577 polybenzoxazole Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009993 protective function Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
Abstract
本公开实施例提供一种晶圆级芯片封装方法及封装结构，该方法包括：提供晶圆，其正面设置有切割道；在晶圆正面的预设区域处形成导电凸块；采用激光切割方式沿切割道对晶圆进行切割形成切割槽，切割槽的深度小于晶圆的厚度；将塑封料填充至切割槽并包覆整个晶圆以形成塑封体；对塑封体进行减薄以露出导电凸块；在导电凸块及塑封体的表面依次形成重布线层和信号输出层；将晶圆的背面进行减薄以露出切割槽内的塑封体；采用划刀片在晶圆的正面沿着切割槽将晶圆分离，以形成独立的芯片封装结构。形成的芯片封装结构中塑封料充分填充到芯片四周，实现芯片全面保护，极大程度保护芯片功能不受损，同时流程简单、步骤少、成本低、生产效率高。
Description
技术领域
本公开实施例属于半导体封装技术领域，具体涉及一种晶圆级芯片封装方法及封装结构。
背景技术
晶圆级芯片封装作为一种新型的封装技术，已经在很多产品中实现了量产。不同于传统芯片封装方式，晶圆级芯片封装通过在整片晶圆上进行封装，再切割成单颗，封装后的大小等同于芯片原尺寸，这样不仅明显缩小了产品尺寸，芯片尺寸和形状具有更大的自由度，实现传统封装难以实现的超高性能，而且具有整个工艺流程简单、步骤少、成本低、生产效率高等优势。
但是，常规晶圆级芯片封装一般不在产品中使用塑封保护，或者仅仅只在上下两个面进行保护，不能形成六面保护。然而，在超小高敏性芯片产品制造过程中，因为芯片侧面缺少保护，芯片侧面十分脆弱。同时，无论在重布线和切割，还是后续的贴装到线路板过程中，对侧面的污染和损伤又不可避免，进而导致后续产品短路等严重情况的出现，影响产品的可靠性。
针对上述问题，有必要提出一种设计合理且有效解决上述问题的晶圆级芯片封装方法及封装结构。
发明内容
本公开实施例旨在至少解决现有技术中存在的技术问题之一，提供一种晶圆级芯片封装方法及封装结构。
本公开实施例的一方面提供一种晶圆级芯片封装方法，所述
方法包括：
提供晶圆，所述晶圆的正面设置有切割道；
在所述晶圆正面的预设区域处形成导电凸块；
采用激光切割方式，沿所述切割道对所述晶圆进行切割形成切割槽，其中，所述切割槽的深度小于所述晶圆的厚度；
将塑封料填充至所述切割槽，并将所述塑封料包覆整个所述晶圆，以形成塑封体；
对所述塑封体进行减薄，以露出所述导电凸块；
在所述导电凸块的表面以及所述塑封体的表面依次形成重布线层和信号输出层；
将所述晶圆的背面进行减薄，以露出所述切割槽内的所述塑封体；
采用划刀片在所述晶圆的正面沿着所述切割槽将所述晶圆切割分离，以形成多个独立的芯片封装结构。
可选的，所述采用激光切割方式，沿着所述切割道对所述晶圆进行切割形成切割槽，包括：
采用激光开槽方式，将所述切割道表面的测试金属垫烧开，形成切割道开口；
采用激光半切割方式，沿着所述切割道开口继续切割，以形成所述切割槽。
可选的，所述采用激光切割方式，沿着所述切割道对所述晶圆进行切割形成切割槽，还包括：
调整激光切割的切割参数，以使形成的所述切割槽的顶壁尺寸大于其底壁尺寸。
可选的，所述采用激光切割方式，沿着所述切割道对所述晶圆进行切割形成切割槽，还包括：
调整激光切割的切割参数，以使形成的所述切割槽的侧壁长度大于其正投影长度。
可选的，所述在所述晶圆的正面的预设位置处形成到导电凸块之后，所述方法还包括：
将密封圈固定于相邻两个所述切割道之间，其中，所述密封圈围设于所述预设区域的外侧。
可选的，所述采用划刀片在所述晶圆的正面沿着所述切割槽将所述晶圆切割分离，以形成多个独立的芯片封装结构，包括：
将减薄后的所述晶圆的背面贴装背胶膜层；
将所述背胶膜层固定于金属框架；
采用划刀片在所述晶圆的正面沿着所述切割槽将所述晶圆切割分离，以形成多个独立的芯片封装结构；
去除所述金属框架和所述背胶膜层。
可选的，所述将所述晶圆的背面进行减薄，以露出所述切割槽内的所述塑封体，包括：
将所述信号输出层固定于保护胶层；
采用背面研磨工艺，将所述晶圆的背面进行研磨，以露出所述切割槽内的所述塑封体。
可选的，所述在所述导电凸块的表面以及所述塑封体的表面依次形成重布线层和信号输出层，包括：
在所述导电凸块的表面以及所述塑封体的表面形成介电层；
图形化所述介电层，并在图形化后的所述介电层上形成金属层，以形成所述重布线层；
图形化所述金属层，并在图形化后的所述金属层上进行植球，以形成所述信号输出层。
可选的，所述对所述塑封体进行减薄，以露出所述导电凸块，包括：
可选的，所述对所述塑封体进行减薄，以露出所述导电凸块，包括：
采用研磨工艺，对所述晶圆正面的塑封体进行研磨减薄，以露出所述导电凸块。
本公开实施例的另一方面提供一种晶圆级芯片封装结构，采用前文所述的封装方法进行封装形成。
本公开实施例的晶圆级芯片封装方法及封装结构，该封装方法中采用激光切割方式在晶圆的正面形成切割槽，切割槽的深度小于晶圆厚度，然后将塑封料充分填充切割槽和包覆整个晶圆，在沿着切割槽将晶圆进行切割分离，形成多个独立的芯片封装结构，形成的芯片封装结构中塑封料充分填充到芯片四周，实现芯片全面保护，解决芯片侧面不受保护的问题，极大程度上避免后续制程作业过程中以及后续可靠性测试过程中对芯片的损伤，保护芯片功能不受损，同时减少贴片等工艺，流程简单、步骤少、成本低、生产效率高。
另外，采用激光切割方式形成切割槽相对于通过刻蚀工艺形成切割槽相比，激光切割方式通过调整参数，可以切割掺杂其他元素的硅材质以及待钝化层的底材，应用更为广泛；激光切割方式具有速度快，成本低的优势。
附图说明
图1为本公开实施例一实施例的一种晶圆级芯片封装方法的流程示意图；
图2～图12为本公开实施例另一实施例的一种晶圆级芯片封装方法的封装工艺示意图。
具体实施方式
为使本领域技术人员更好地理解本公开实施例的技术方案，下面结合附图和具体实施方式对本公开实施例作进一步详细描述。
如图1所示，本公开实施例的一方面提供一种晶圆级芯片封装方法S100，所述方法S100包括：
S110、提供晶圆，所述晶圆的正面设置有切割道。
具体的，如图2和图5所示，提供晶圆110，晶圆110的正面设置有切割道111。
S120、在所述晶圆正面的预设区域处形成导电凸块。
具体的，如图2和图5所示，采用电镀工艺在晶圆110正面的预设区域112形成多个导电凸块120。在本实施例中，导电凸块120可以采用铜柱，也就是说，采用电镀工艺在晶圆110正面的预设区域形成多个间隔分布的铜柱。
需要说明的是，对于导电凸块120的材料本实施例不作具体限定，可以根据实际需要进行选择，例如也可以是锡和镍等金属材料。对于导电凸块120的分布方式也不进行限定，多个导电凸块120可以等间隔分布，也可以非等间隔分布，可以根据芯片的实际需要进行设置。
需要进一步说明的是，在本实施例中，预设区域112为晶圆切割后形成独立芯片的区域，也就是说，预设区域不包括切割道111所在的区域，导电凸块120不设置在切割道111所在的区域。
示例性的，在晶圆110正面的预设区域形成多个导电凸块120之后，所述方法还包括：
如图3所示，将晶圆110的背面固定在临时载板130上，采用切割工艺对晶圆110的边缘区域进行切割修整，以在后期对晶圆110进行塑封时，塑封料可以与晶圆110的侧面更好的结合。
示例性的，采用切割工艺对晶圆110的边缘区域进行切割修整，所述方法还包括：
如图4和图5所示，将密封圈140固定于相邻两个切割道之间，其中，密封圈140围设于预设区域112的外侧。
也就是说，如图5所示，密封圈140围设在晶圆切割后每个独立芯片的外侧。在本实施例中，密封圈140用来在对晶圆进行切割时，对形成的每个独立芯片起到保护作用。也就是说，形成的每个独立芯片周边均设置有密封圈140。
密封圈140可以防止对晶圆110进行切割时形成的崩角进入芯片，密封圈140可以保护芯片内部电路，防止晶圆切割时造成芯片的损伤，增加了芯片的可靠性。
S130、采用激光切割方式，沿所述切割道对所述晶圆进行切割形成切割槽，其中，所述切割槽的深度小于所述晶圆的厚度。
首先，如图4所示，采用激光开槽方式，将切割道表面的测试金属垫烧开，形成切割道开口150。
其次，如图6所示，采用激光半切割方式，沿着切割道开口150继续进行切割，以形成切割槽160，切割槽160包括了切割道开口150。其中，切割槽160的深度要小于晶圆110的厚度，也就是说，没有将晶圆110进行切透，一般来说，激光半切割方式形成的切割槽160，切割槽160的深度为晶圆厚度的4/5左右。
示例性的，采用激光切割方式，沿着切割道对晶圆进行切割形成切割槽，还包括：
调整激光切割的切割参数，以使形成的切割槽160的顶壁尺寸大于其底壁尺寸。
如图6所示，在本实施例中，切割槽160的纵剖面为近似倒梯形，也就是说，切割槽160的自顶壁至其底壁的尺寸逐渐降低。
需要说明的是，对于切割槽160纵剖面的形状不作具体限定，可以是矩形、正梯形等等，可以根据实际需要进行选择。
示例性的，采用激光切割方式，沿着切割道对晶圆进行切割形成切割槽，还包括：
调整激光切割的切割参数，以使形成的切割槽160的侧壁长度大于其正投影长度。
如图6所示，也就是说，在本实施例中，切割槽160的侧壁不是平直的，具有凹凸不平的纹路，这样可以在后期填充塑封料时，增加塑封料与切割槽160侧壁的结合强度。
S140、将塑封料填充至所述切割槽，并将所述塑封料包覆整个所述晶圆，以形成塑封体。
具体地，如图7所示，通过压合成型技术将环氧树脂塑封材料均匀地填充满切割槽160，并均匀的包覆整个晶圆110，以形成塑封体170。如图7所示，塑封体170包括各个导电凸块120、包括晶圆的上表面和侧面。
S150、对所述塑封体进行减薄，以露出所述导电凸块。
如图8所示，采用研磨工艺，将晶圆110正面的塑封体研磨掉，以露出导电凸块120，为后期在导电凸块120上进行布线做准备。并去除掉临时载板130。
S160、在所述导电凸块的表面以及所述塑封体的表面依次形成重布线层和信号输出层。
在本实施例中，形成重布线层和信号输出层的具体步骤如下：
如图9所示，首先，在导电凸块120的表面以及塑封体170的表面形成介电层181。
具体的，采用涂敷工艺，在导电凸块120的表面以及塑封体170的表面涂敷形成介电层181。其中，介电层181的材料为聚酰亚胺(PI)、聚苯并噁唑(PBO)等，本实施例不作具体限定，可以根据实际需要进行选择。
其次，图形化介电层181，并在图形化后的介电层181上形成金属层，以形成重布线层。
具体地，采用光刻工艺图形化介电层181，并在图形化后的介电层181上通过溅射工艺或者沉积工艺形成金属层182，以形成重布线层。其中，金属层182的材料通常为金属钛和金属铜，也可以是其他的材料，本实施例不作具体限定。
需要说明的是，对于重布线层的层数不作具体限定，可以是1层、2层、3层等等，可以根据实际需要进行选择。
再次，图形化金属层182，在图形化的金属层182上形成绝缘层183，绝缘层183对金属层182起到绝缘保护作用。对于绝缘层183的材料本实施例不作具体限定，只要可以金属层182对起到绝缘保护作用即可。
最后，图形绝缘层183，并在图形化后的绝缘层183上进行植球，以形成所述信号输出层。
具体地，采用光刻工艺图形化绝缘层183，在图形化后的绝缘层183上通过溅射或者沉积工艺进行植球，形成多个焊球184，多个焊球184与金属层182电连接，以形成信号输出层。也就是说，多个焊球184作为信号输出层将整个封装结构的信号引出。
需要说明的是，对于信号输出层的具体结构不作限定，还可以是其他的结构，只要可以将整个封装结构的信号引出即可。
在本实施例中，通过在导电凸块120的表面以及塑封体170的表面依次形成重布线层和信号输出层，其中，重布线层可以增加芯片的互连密度，信号输出层可以将整个封装结构的信号引出。
S170、将所述晶圆的背面进行减薄，以露出所述切割槽内的所述塑封体。
首先，将信号输出层固定于保护胶层191。
具体地，如图10所示，在本实施例中，将多个焊球184固定于保护胶层191内，对多个焊球184起到保护作用。
其次，采用背面研磨工艺，将晶圆110的背面进行研磨，以露出切割槽160内的塑封体170。
具体地，如图10所示，采用背面研磨工艺将晶圆110的背面进行研磨，以露出切割槽160内的塑封体170。其中，晶圆110的最终厚度可以根据实际封装需要进行选择，本实施例不作具体的限定。
S180、采用划刀片在所述晶圆的正面沿着所述切割槽将所述晶圆切割分离，以形成多个独立的芯片封装结构。
首先，如图11所示，将减薄后的晶圆110的背面贴装背胶膜层192。背胶膜层192对减薄后的晶圆110背面进行保护，还可以防止对晶圆110进一步进行切割时芯片飞出。
其次，如图12所示，将背胶膜层192固定于金属框架193。金属框架193为后期晶圆110的切割起到支撑作用。
再次，采用划刀片194在晶圆110的正面沿着切割槽160将晶圆110切割分离，以形成多个独立的芯片封装结构。
具体地，如图12所示，划刀片194在晶圆110的正面依次切断重布线层以及切割槽160内的塑封体170，进而将晶圆110进行切割分离。由于对晶圆110切割时，切割槽160内均填充有塑封体170，因此切割过程不会对芯片的内部线路造成损伤，增加了芯片的可靠性。
最后，去除金属框架193和背胶膜层192，完成晶圆110的切割，形成的芯片封装结构四周均包裹塑封料，实现芯片全面保护，解决芯片侧面不受保护的问题。
本公开实施例的晶圆级芯片封装方法，该封装方法中的友谊效果如下：
1、采用激光切割方式在晶圆的正面形成切割槽，切割槽的深度小于晶圆厚度，然后将塑封料充分填充切割槽和包覆整个晶圆，在沿着切割槽将晶圆进行切割分离，形成多个独立的芯片封装结构，形成的芯片封装结构中塑封料充分填充到芯片四周，实现芯片全面保护，解决芯片侧面不受保护的问题，极大程度上避免后续制程作业过程中以及后续可靠性测试过程中对芯片的损伤，保护芯片功能不受损，同时减少贴片等工艺，流程简单、步骤少、成本低、生产效率高。
2、采用激光切割方式形成切割槽相对于通过刻蚀工艺形成切割槽相比具有很大优势：
1)蚀刻开槽需要确保底部材质只有硅单一材质，若硅片上有钝化层或者底部材质非单一材质，需要进行预处理切割或者切换不同气体氛围进行蚀刻，增加了引入产品工序导致的芯片损伤风险。
2)激光切割和半切割技术相较于蚀刻技术，通过调整参数，可以切割掺杂其他元素的硅材质以及待钝化层的底材，应用更为广泛。
3)激光切割技术相较于蚀刻开槽工艺具有速度快，成本低的优势。
本公开实施例的另一方面提供一种晶圆级芯片封装结构，采用前文所述的封装方法S100进行封装形成。前文已经对封装方法S100的具体过程进行了描述，在此不再赘述。
本公开实施例的晶圆级芯片封装结构，塑封料充分填充到芯片四周，实现芯片全面保护，解决芯片侧面不受保护的问题，极大程度上避免后续制程作业过程中以及后续可靠性测试过程中对芯片的损伤，保护芯片功能不受损。
可以理解的是，以上实施方式仅仅是为了说明本公开实施例的原理而采用的示例性实施方式，然而本公开实施例并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开实施例的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开实施例的保护范围。
Claims (10)
1.一种晶圆级芯片封装方法，其特征在于，所述方法包括：
提供晶圆，所述晶圆的正面设置有切割道；
在所述晶圆正面的预设区域处形成导电凸块；
采用激光切割方式，沿所述切割道对所述晶圆进行切割形成切割槽，其中，所述切割槽的深度小于所述晶圆的厚度；
将塑封料填充至所述切割槽，并将所述塑封料包覆整个所述晶圆，以形成塑封体；
对所述塑封体进行减薄，以露出所述导电凸块；
在所述导电凸块的表面以及所述塑封体的表面依次形成重布线层和信号输出层；
将所述晶圆的背面进行减薄，以露出所述切割槽内的所述塑封体；
采用划刀片在所述晶圆的正面沿着所述切割槽将所述晶圆切割分离，以形成多个独立的芯片封装结构。
2.根据权利要求1所述的方法，其特征在于，所述采用激光切割方式，沿着所述切割道对所述晶圆进行切割形成切割槽，包括：
采用激光开槽方式，将所述切割道表面的测试金属垫烧开，形成切割道开口；
采用激光半切割方式，沿着所述切割道开口继续切割，以形成所述切割槽。
3.根据权利要求1所述的方法，其特征在于，所述采用激光切割方式，沿着所述切割道对所述晶圆进行切割形成切割槽，还包括：
调整激光切割的切割参数，以使形成的所述切割槽的顶壁尺寸大于其底壁尺寸。
4.根据权利要求1至3任一项所述的方法，其特征在于，所述采用激光切割方式，沿着所述切割道对所述晶圆进行切割形成切割槽，还包括：
调整激光切割的切割参数，以使形成的所述切割槽的侧壁长度大于其正投影长度。
5.根据权利要求1至3任一项所述的方法，其特征在于，所述在所述晶圆的正面的预设位置处形成到导电凸块之后，所述方法还包括：
将密封圈固定于相邻两个所述切割道之间，其中，所述密封圈围设于所述预设区域的外侧。
6.根据权利要求1至3任一项所述的方法，其特征在于，所述采用划刀片在所述晶圆的正面沿着所述切割槽将所述晶圆切割分离，以形成多个独立的芯片封装结构，包括：
将减薄后的所述晶圆的背面贴装背胶膜层；
将所述背胶膜层固定于金属框架；
采用划刀片在所述晶圆的正面沿着所述切割槽将所述晶圆切割分离，以形成多个独立的芯片封装结构；
去除所述金属框架和所述背胶膜层。
7.根据权利要求1至3任一项所述的方法，其特征在于，所述将所述晶圆的背面进行减薄，以露出所述切割槽内的所述塑封体，包括：
将所述信号输出层固定于保护胶层；
采用背面研磨工艺，将所述晶圆的背面进行研磨，以露出所述切割槽内的所述塑封体。
8.根据权利要求1至3任一项所述的方法，其特征在于，所述在所述导电凸块的表面以及所述塑封体的表面依次形成重布线层和信号输出层，包括：
在所述导电凸块的表面以及所述塑封体的表面形成介电层；
图形化所述介电层，并在图形化后的所述介电层上形成金属层，以形成所述重布线层；
图形化所述金属层，并在图形化后的所述金属层上进行植球，以形成所述信号输出层。
9.根据权利要求1至3任一项所述的方法，其特征在于，所述对所述塑封体进行减薄，以露出所述导电凸块，包括：
采用研磨工艺，对所述晶圆正面的塑封体进行研磨减薄，以露出所述导电凸块。
10.一种晶圆级芯片封装结构，其特征在于，采用权利要求1至9任一项所述的封装方法进行封装形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310968035.3A CN116936379A (zh) | 2023-08-02 | 2023-08-02 | 晶圆级芯片封装方法及封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310968035.3A CN116936379A (zh) | 2023-08-02 | 2023-08-02 | 晶圆级芯片封装方法及封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116936379A true CN116936379A (zh) | 2023-10-24 |
Family
ID=88384265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310968035.3A Pending CN116936379A (zh) | 2023-08-02 | 2023-08-02 | 晶圆级芯片封装方法及封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116936379A (zh) |
-
2023
- 2023-08-02 CN CN202310968035.3A patent/CN116936379A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220181211A1 (en) | Composite Wafer, Semiconductor Device and Electronic Component | |
| US7268012B2 (en) | Methods for fabrication of thin semiconductor assemblies including redistribution layers and packages and assemblies formed thereby | |
| US8940636B2 (en) | Through hole vias at saw streets including protrusions or recesses for interconnection | |
| TWI418013B (zh) | 晶圓級半導體封裝及其製造方法 | |
| US7129110B1 (en) | Semiconductor device and method for manufacturing the same | |
| CN106257644B (zh) | 晶圆级封装件的切割 | |
| US7763528B2 (en) | Method for manufacturing semiconductor device | |
| US9853079B2 (en) | Method of forming a stress released image sensor package structure | |
| US9768089B2 (en) | Wafer stack protection seal | |
| US9761561B2 (en) | Edge structure for backgrinding asymmetrical bonded wafer | |
| EP3610501B1 (en) | Method of die to wafer bonding of dissimilar thickness die | |
| CN107910295B (zh) | 一种晶圆级芯片封装结构及其封装方法 | |
| US20220359316A1 (en) | Method of fabricating semiconductor structure | |
| US11562937B2 (en) | Semiconductor package with protected sidewall and method of forming the same | |
| CN110745773A (zh) | 用于气密密封的薄膜结构 | |
| US8112852B2 (en) | Radio frequency tunable capacitors and method of manufacturing using a sacrificial carrier substrate | |
| EP2908335B1 (en) | Dicing method | |
| CN205810795U (zh) | 半导体结构 | |
| CN116936379A (zh) | 晶圆级芯片封装方法及封装结构 | |
| CN109920765B (zh) | 一种扇出型封装器件 | |
| KR101515613B1 (ko) | 인터포저를 포함하는 반도체 패키지 및 그 제조방법 | |
| CN112750765A (zh) | 半导体结构的制作方法 | |
| JP2005191485A (ja) | 半導体装置 | |
| KR102635853B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
| TWI846411B (zh) | 半導體裝置及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |