CN103943578B - 铜柱凸点结构及成型方法 - Google Patents

铜柱凸点结构及成型方法 Download PDF

Info

Publication number
CN103943578B
CN103943578B CN201410135780.0A CN201410135780A CN103943578B CN 103943578 B CN103943578 B CN 103943578B CN 201410135780 A CN201410135780 A CN 201410135780A CN 103943578 B CN103943578 B CN 103943578B
Authority
CN
China
Prior art keywords
layer
metal pad
window
copper post
seed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410135780.0A
Other languages
English (en)
Other versions
CN103943578A (zh
Inventor
李昭强
戴风伟
于大全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201410135780.0A priority Critical patent/CN103943578B/zh
Publication of CN103943578A publication Critical patent/CN103943578A/zh
Application granted granted Critical
Publication of CN103943578B publication Critical patent/CN103943578B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H01L2224/11903—Multiple masking steps using different masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种半导体结构及方法，尤其是一种铜柱凸点结构及成型方法，属于半导体制造的技术领域。按照本发明提供的技术方案，所述铜柱凸点结构，包括基底及位于所述基底上的绝缘层；所述绝缘层上设有金属焊盘，所述金属焊盘的外圈设有介质层，所述介质层覆盖在绝缘层上，并覆盖在金属焊盘的外圈边缘；金属焊盘的正上方设有铜柱，所述铜柱的底部通过种子层与金属焊盘及介质层接触，且种子层覆盖铜柱的外侧壁；在铜柱的顶端设有焊料凸点。本发明采用在光刻胶上形成种子层的方法，避免了侧向钻蚀的现象，并且铜柱侧壁表面具有种子层，对铜柱形成保护作用，提高了微凸点加工制造的可靠性和良品率。

Description

铜柱凸点结构及成型方法
技术领域
本发明涉及一种半导体结构及方法，尤其是一种铜柱凸点结构及成型方法，属于半导体制造的技术领域。
背景技术
传统上，IC芯片与外部的电气连接是金属引线以键合的方式把芯片上的I/O连至封装载体并经封装引脚来实现。随着IC芯片特征尺寸的缩小和集成规模的扩大，I/O的间距不断减小、数量不断增多。当I/O间距缩小到70μm以下时，引线键合技术就不再适用，必须寻求新的技术途径。
晶圆级封装技术利用薄膜再分布工艺，使I/O可以分布在IC的整个表面上，而不再仅仅局限于窄小的IC芯片的周边区域，通过凸点技术进行电气连接，从而解决了高密度、细间距I/O细芯片的电气连接问题。
美国专利US6681982 B2中介绍的铜锡凸点制作工艺中提到电镀微凸点时，侧向钻蚀（undercut）很严重，当微凸点节距越来越小时，微凸点的可靠性就会出现问题，微凸点的自身强度和良率就会下降。由于会出现侧向钻蚀问题，所以在进行种子层刻蚀时，刻蚀液的选择和刻蚀工艺的控制就会受到限制。
因此，鉴于以上问题，有必要提出一种防止侧向钻蚀的方法，满足微凸点节距较小的要求，提高微凸点的自身强度。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种铜柱凸点结构及成型方法，其结构紧凑，避免了侧向钻蚀的现象，并且铜柱侧壁表面具有种子层，对铜柱形成保护作用，提高了微凸点加工制造的可靠性和良品率。
按照本发明提供的技术方案，所述铜柱凸点结构，包括基底及位于所述基底上的绝缘层；所述绝缘层上设有金属焊盘，所述金属焊盘的外圈设有介质层，所述介质层覆盖在绝缘层上，并覆盖在金属焊盘的外圈边缘；金属焊盘的正上方设有铜柱，所述铜柱的底部通过种子层与金属焊盘及介质层接触，且种子层覆盖铜柱的外侧壁；在铜柱的顶端设有焊料凸点。
所述铜柱呈圆柱形或T型。
一种铜柱凸点结构的成型方法，所述铜柱凸点成型方法包括如下步骤：
a、提供具有绝缘层的基底，并在所述基底的绝缘层上设置所需的金属焊盘；
b、在上述绝缘层上设置介质层，所述介质层覆盖在绝缘层及金属焊盘上；选择性地掩蔽和刻蚀所述介质层，以在金属焊盘的正上方形成第一窗口，通过第一窗口裸露金属焊盘；
c、在上述介质层上涂布光刻胶层，并对所述光刻胶层图形化，以在所述金属焊盘的正上方形成第二窗口，所述第二窗口与第一窗口相连通；
d、在上述光刻胶层上设置种子层，所述种子层覆盖在光刻胶层、介质层及金属焊盘上；
e、在上述种子层上设置干膜层，并对所述干膜层图形化，以在所述金属焊盘的正上方形成第三窗口，所述第三窗口与第二窗口相连通；
f、利用上述窗口在金属焊盘的正上方电镀铜柱，所述铜柱的底部通过种子层与金属焊盘及介质层相接触，铜柱的侧壁通过种子层与光刻胶层相接触；
g、在上述铜柱上设置焊料凸点，所述焊料凸点支撑在铜柱上，焊料凸点的侧壁与干膜层相接触；
h、去除上述干膜层；
i、去除上述光刻胶层上的种子层，以使得光刻胶层的顶端裸露；
j、去除上述介质层上的光刻胶层，得到外壁包裹有种子层的铜柱；
k、对焊料凸点进行回流。
所述绝缘层包括氧化硅或氮化硅。所述种子层为Ti/Cu。
本发明的优点：采用在光刻胶层、上形成种子层的方法，使得形成铜柱、的侧壁表面具有种子层、保护的铜柱凸点结构，避免了侧向钻蚀的现象，并且铜柱凸点侧壁表面具有种子层，对铜柱凸点形成保护作用，提高了微凸点加工制造的可靠性和良品率。
附图说明
图1~图12为本发明具体实施工艺步骤的剖视图，其中
图1为本发明在基底上设置绝缘层后的剖视图。
图2为本发明在介质层上设置第一窗口后的剖视图。
图3为本发明得到第二窗口后的剖视图。
图4为本发明得到种子层后的剖视图。
图5为本发明得到第三窗口后的剖视图。
图6为本发明电镀得到铜柱后的剖视图。
图7为本发明在铜柱上得到焊料凸点后的剖视图。
图8为本发明去除干膜层后的剖视图。
图9为本发明去除光刻胶层上的种子层后的剖视图。
图10为本发明去除光刻胶层后的剖视图。
图11为本发明回流后得到铜柱凸点结构后的剖视图。
图12为本发明回流后得到另一种铜柱凸点结构后的剖视图。
附图标记说明：1-基底、2-绝缘层、3-金属焊盘、4-介质层、5-光刻胶层、6-种子层、7-干膜层、8-铜柱、9-焊料凸点、10-第一窗口、11-第二窗口及12-第三窗口。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图11所示：为了避免侧向钻蚀的现象，对形成的铜柱具有较好的保护，本发明包括基底1及位于所述基底1上的绝缘层2；所述绝缘层2上设有金属焊盘3，所述金属焊盘3的外圈设有介质层4，所述介质层4覆盖在绝缘层2上，并覆盖在金属焊盘3的外圈边缘；金属焊盘3的正上方设有铜柱8，所述铜柱8的底部通过种子层6与金属焊盘3及介质层4接触，且种子层6覆盖铜柱8的外侧壁；在铜柱8的顶端设有焊料凸点9。
具体地，铜柱8可以呈柱状或呈T型，铜柱8呈T型的结构如图12所示，铜柱8呈T型时，在铜柱8的上部有台阶。本发明实施例中，种子层6的形状与铜柱8的形状相对应一致，通过种子层6包裹在铜柱8的外侧壁，能有效避免侧向钻蚀的问题。
如图1~图11所示，上述结构的铜柱凸点结构，可以通过下述具体工艺步骤来制备得到，具体地，所述铜柱凸点成型方法包括如下步骤：
a、提供具有绝缘层2的基底1，并在所述基底1的绝缘层2上设置所需的金属焊盘3；
如图1所示，所述基底1可以为已经形成若干半导体器件以及所需布线的结构，基底1的材料可以为硅、硅锗以及绝缘体上硅等各种半导体材料。绝缘层2可以是氧化硅、聚合物等。金属焊盘3可以采用铝。
b、在上述绝缘层2上设置介质层4，所述介质层4覆盖在绝缘层2及金属焊盘3上；选择性地掩蔽和刻蚀所述介质层4，以在金属焊盘3的正上方形成第一窗口10，通过第一窗口10裸露金属焊盘3；
如图2所示，在绝缘层2上设置金属焊盘3，介质层4设置在绝缘层2以及金属焊盘3上后，通过对介质层4的刻蚀，得到位于金属焊盘3正上方的第一窗口10，第一窗口10的开口度小于金属焊盘3的开口，以使得介质层4会覆盖在金属焊盘3的外圈边缘，相邻的金属焊盘3之间也通过介质层4相隔离。介质层4可以采用氧化硅、聚合物等。
c、在上述介质层4上涂布光刻胶层5，并对所述光刻胶层5进行图形化，以在所述金属焊盘3的正上方形成第二窗口11，所述第二窗口11与第一窗口10相连通；
如图3所示，涂布光刻胶层5后，再对光刻胶层5进行曝光显影，得到第二窗口11，第二窗口11的开口度大于金属焊盘3的开口，即剩余的光刻胶层5位于金属焊盘3的外圈，光刻胶层5只位于金属焊盘3外圈的介质层4上。
d、在上述光刻胶层5上设置种子层6，所述种子层6覆盖在光刻胶层5、介质层4及金属焊盘3上；
如图4所示，本发明实施例中，种子层6的材料包括Ti及Cu，种子层6通过溅射方式设置在光刻胶层5、介质层4以及金属焊盘3上，利用Ti能够实现粘附和阻挡金属铜进入基底1，利用Cu能形成电镀的电极。种子层6与金属焊盘3电连接。
e、在上述种子层6上设置干膜层7，并对所述干膜层7进行图形化，以在所述金属焊盘3的正上方形成第三窗口12，所述第三窗口11与第二窗口12相连通；
如图5所示，在种子层6上设置干膜层7后，在刻蚀得到贯通干膜层7的第三窗口7，本实施例中，第三窗口11的开口略小于第二窗口12。干膜层7是具有tenting（盖孔）的干膜材料或光刻胶，显影后可以有效的避免胶在孔内的残留。
f、利用上述窗口在金属焊盘3的正上方电镀铜柱8，所述铜柱8的底部通过种子层6与金属焊盘3及介质层4相接触，铜柱8的侧壁通过种子层6与光刻胶层5相接触；
如图6所示，通过电镀材料铜，得到铜柱8，电镀铜柱8的高度与光刻胶层5的高度相一致，即铜柱8的顶端与光刻胶层5的顶端基本位于同一平面上。
g、在上述铜柱8上设置焊料凸点9，所述焊料凸点9支撑在铜柱8上，焊料凸点9的侧壁与干膜层7相接触；
如图7所示，焊料凸点9电镀设置在铜柱8上，焊料凸点9位于铜柱8的顶端，焊料凸点9的两侧与干膜层7相接触，焊料凸点9的高度低于干膜层7的高度。
h、去除上述干膜层7；
如图8所示，在形成上述铜柱8及焊料凸点9后，可以去除干膜层7，在去除干膜层7时，利用种子层6对光刻胶层5进行保护。
i、去除上述光刻胶层5上的种子层6，以使得光刻胶层5的顶端裸露；
如图9所示，由于光刻胶层5位于铜柱8的外圈，且光刻胶层5的顶端覆盖有种子层5，因此需要先去除种子层6，使得光刻胶层5的顶端裸露，光刻胶层5裸露后，能便于后续对光刻胶层5的处理工艺。
j、去除上述介质层4上的光刻胶层5，得到外壁包裹有种子层6的铜柱8。
如图10所示，去除光刻胶层5后，在基底1上得到铜柱8及焊料凸点9结构。进一步地，对上述铜柱8及焊料凸点9进行回流，以得到如图11所示的铜锡凸点结构。回流的工艺温度为200℃~300℃。在去除光刻胶层5后，包裹在铜柱8外壁上的种子层6并未去除，通过种子层6的作用，能够避免侧向钻蚀（undercut）。
如图12所示，在形成的凸点结构时，铜柱8也可以呈T型，为了形成T型的结构，主要使得第三窗口12的开口大于第二窗口11的开口，其他工艺步骤均与上述相一致。
本发明采用在光刻胶层5上形成种子层6的方法，使得形成铜柱8的侧壁表面具有种子层6保护的铜柱凸点结构，避免了侧向钻蚀（undercut）的现象，并且铜柱凸点侧壁表面具有种子层，对铜柱凸点形成保护作用，提高了微凸点加工制造的可靠性和良品率。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (3)

1. 一种铜柱凸点结构的成型方法，其特征是，所述铜柱凸点成型方法包括如下步骤：
（a）、提供具有绝缘层（2）的基底（1），并在所述基底（1）的绝缘层（2）上设置所需的金属焊盘（3）；
（b）、在上述绝缘层（2）上设置介质层（4），所述介质层（4）覆盖在绝缘层（2）及金属焊盘（3）上；选择性地掩蔽和刻蚀所述介质层（4），以在金属焊盘（3）的正上方形成第一窗口（10），通过第一窗口（10）裸露金属焊盘（3）；
（c）、在上述介质层（4）上涂布光刻胶层（5），并对所述光刻胶层（5）图形化，以在所述金属焊盘（3）的正上方形成第二窗口（11），所述第二窗口（11）与第一窗口（10）相连通；
（d）、在上述光刻胶层（5）上设置种子层（6），所述种子层（6）覆盖在光刻胶层（5）、介质层（4）及金属焊盘（3）上；
（e）、在上述种子层（6）上设置干膜层（7），并对所述干膜层（7）图形化，以在所述金属焊盘（3）的正上方形成第三窗口（12），所述第三窗口（11）与第二窗口（12）相连通；
（f）、利用上述窗口在金属焊盘（3）的正上方电镀铜柱（8），所述铜柱（8）的底部通过种子层（6）与金属焊盘（3）及介质层（4）相接触，铜柱（8）的侧壁通过种子层（6）与光刻胶层（5）相接触；
（g）、在上述铜柱（8）上设置焊料凸点（9），所述焊料凸点（9）支撑在铜柱（8）上，焊料凸点（9）的侧壁与干膜层（7）相接触；
（h）、去除上述干膜层（7）；
（i）、去除上述光刻胶层（5）上的种子层（6），以使得光刻胶层（5）的顶端裸露；
（j）、去除上述介质层（4）上的光刻胶层（5），得到外壁包裹有种子层（6）的铜柱（8）；
（k）、对焊料凸点（9）进行回流。
2.根据权利要求1所述铜柱凸点结构的成型方法，其特征是：所述绝缘层（2）包括氧化硅或氮化硅。
3.根据权利要求1所述铜柱凸点结构的成型方法，其特征是：所述种子层（6）为Ti/Cu。
CN201410135780.0A 2014-04-04 2014-04-04 铜柱凸点结构及成型方法 Active CN103943578B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410135780.0A CN103943578B (zh) 2014-04-04 2014-04-04 铜柱凸点结构及成型方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410135780.0A CN103943578B (zh) 2014-04-04 2014-04-04 铜柱凸点结构及成型方法

Publications (2)

Publication Number Publication Date
CN103943578A CN103943578A (zh) 2014-07-23
CN103943578B true CN103943578B (zh) 2017-01-04

Family

ID=51191178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410135780.0A Active CN103943578B (zh) 2014-04-04 2014-04-04 铜柱凸点结构及成型方法

Country Status (1)

Country Link
CN (1) CN103943578B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107437572A (zh) * 2017-06-26 2017-12-05 南通华隆微电子股份有限公司 一种制造具有凸块结构的半导体封装结构的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101404268A (zh) * 2007-10-03 2009-04-08 奇景光电股份有限公司 半导体元件与凸块制作方法
CN103311131A (zh) * 2013-05-15 2013-09-18 华进半导体封装先导技术研发中心有限公司 一种微凸点制造过程中防止微凸点侧向钻蚀的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302391A (ja) * 2008-06-16 2009-12-24 Sony Corp 半導体装置及びその製造方法
CN103635017B (zh) * 2012-08-24 2016-12-28 碁鼎科技秦皇岛有限公司 电路板及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101404268A (zh) * 2007-10-03 2009-04-08 奇景光电股份有限公司 半导体元件与凸块制作方法
CN103311131A (zh) * 2013-05-15 2013-09-18 华进半导体封装先导技术研发中心有限公司 一种微凸点制造过程中防止微凸点侧向钻蚀的方法

Also Published As

Publication number Publication date
CN103943578A (zh) 2014-07-23

Similar Documents

Publication Publication Date Title
CN107622982B (zh) 芯片封装结构及其制造方法
TWI529890B (zh) 半導體元件及其製造方法
US8841751B2 (en) Through silicon vias for semiconductor devices and manufacturing method thereof
US10522438B2 (en) Package structure having under ball release layer and manufacturing method thereof
US20110156247A1 (en) Semiconductor Package and Method for Making the Same
TWI611486B (zh) 半導體結構及其製法
CN103107099B (zh) 半导体封装以及封装半导体器件的方法
CN104617036A (zh) 晶圆级芯片尺寸封装中通孔互连的制作方法
TW201620094A (zh) 半導體邊界保護密封劑
US9842771B2 (en) Semiconductor device and fabrication method thereof and semiconductor structure
US20090224385A1 (en) Package structure of integrated circuit device and manufacturing method thereof
CN104766837A (zh) 半导体封装件及其制法
CN109216209B (zh) 集成电路封装件及其形成方法
CN103887276B (zh) 防止凸点侧向刻蚀的凸点结构及成型方法
US9922950B2 (en) Method and structure for wafer-level packaging
US8569169B2 (en) Bottom source power MOSFET with substrateless and manufacturing method thereof
US20130102122A1 (en) Semiconductor package and method for making the same
CN103311131B (zh) 一种微凸点制造过程中防止微凸点侧向钻蚀的方法
CN103633038A (zh) 封装结构及其形成方法
CN103943578B (zh) 铜柱凸点结构及成型方法
CN103489842A (zh) 半导体封装结构
CN103531487B (zh) 半导体封装结构的形成方法
CN103489804A (zh) 半导体封装结构的形成方法
CN108962767B (zh) 半导体结构及其形成方法
JP4840385B2 (ja) 半導体パッケージ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant