JPH03173459A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03173459A JPH03173459A JP31392289A JP31392289A JPH03173459A JP H03173459 A JPH03173459 A JP H03173459A JP 31392289 A JP31392289 A JP 31392289A JP 31392289 A JP31392289 A JP 31392289A JP H03173459 A JPH03173459 A JP H03173459A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- resin
- semiconductor chip
- semiconductor device
- dam bar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000011347 resin Substances 0.000 claims abstract description 29
- 229920005989 resin Polymers 0.000 claims abstract description 29
- 238000001721 transfer moulding Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000007789 sealing Methods 0.000 claims description 17
- 239000011888 foil Substances 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 238000005520 cutting process Methods 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 2
- 239000011889 copper foil Substances 0.000 abstract description 2
- 230000000717 retained effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000035935 pregnancy Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要］
ＴＡＢ方式を採用した半導体装置に関し、その信頼性を
向上させるために、半導体チップに対する封止の耐湿性
などの信頼度を高めることを目的とし、 開孔を有し先端部が該開孔の領域内に延在する複数の金
属箔リードを表面に設けた絶縁性のキャリアテープと、
該開孔の領域内に位置して該リードの先端部がボンディ
ングされた半導体チップとを備え、前記半導体チップが
トランスファ成形により樹脂封止されているように構成
し、また、その半導体装置を製造するに際して、前記半
導体チップを囲む位置に前記リードのすべての相互間を
連結する該リードと同一厚さのダムバーを設けて、前記
ボンディングの工程の後に、前記ダムバーを樹脂の流れ
止めとして前記半導体チップを樹脂封止するトランスフ
ァ成形工程と、その後の前記ダムバーを切断する工程と
を存するように構成する。
向上させるために、半導体チップに対する封止の耐湿性
などの信頼度を高めることを目的とし、 開孔を有し先端部が該開孔の領域内に延在する複数の金
属箔リードを表面に設けた絶縁性のキャリアテープと、
該開孔の領域内に位置して該リードの先端部がボンディ
ングされた半導体チップとを備え、前記半導体チップが
トランスファ成形により樹脂封止されているように構成
し、また、その半導体装置を製造するに際して、前記半
導体チップを囲む位置に前記リードのすべての相互間を
連結する該リードと同一厚さのダムバーを設けて、前記
ボンディングの工程の後に、前記ダムバーを樹脂の流れ
止めとして前記半導体チップを樹脂封止するトランスフ
ァ成形工程と、その後の前記ダムバーを切断する工程と
を存するように構成する。
本発明は、開孔を有し先端部が該開孔の領域内に延在す
る複数の金属箔リードを表面に設けた絶縁性のキャリア
テープと、該開孔の領域内に位置して該リードの先端部
がボンディングされた半導体チップとを備える半導体装
置及びその製造方法に係り、特に、半導体チップに対す
る封正に関する。
る複数の金属箔リードを表面に設けた絶縁性のキャリア
テープと、該開孔の領域内に位置して該リードの先端部
がボンディングされた半導体チップとを備える半導体装
置及びその製造方法に係り、特に、半導体チップに対す
る封正に関する。
上記半導体装置は、組立にＴ Ａ Ｂ （Ｔａｐｅ Ａ
ｕｔｏ−ｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式を採用して
上述の構成をなし、実装基板への実装をアウタリードボ
ンディングによって行うものであり、多ピン化及び薄型
化への対応に適する特徴を有している。
ｕｔｏ−ｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式を採用して
上述の構成をなし、実装基板への実装をアウタリードボ
ンディングによって行うものであり、多ピン化及び薄型
化への対応に適する特徴を有している。
そして、組立における半導体チップの搭載がインナリー
ドボンディングによって行われていることから、半導体
チップに対する封止が必要である。
ドボンディングによって行われていることから、半導体
チップに対する封止が必要である。
〔従来の技術］
第２図は当該半導体装置の要部を説明する模式斜視図で
ある。
ある。
第２図において、この半導体装置は組立にＴＡＢ方式を
採用したものであり、１は半導体チップ、２は開孔（デ
バイスホール）３を有する絶縁性のキャリアテープ、４
はキャリアテープヂの表面に設けられて先端部が開孔３
の領域内に延在する金属箔のリード、である。
採用したものであり、１は半導体チップ、２は開孔（デ
バイスホール）３を有する絶縁性のキャリアテープ、４
はキャリアテープヂの表面に設けられて先端部が開孔３
の領域内に延在する金属箔のリード、である。
キャリアテープ２は、通常ポリイミド樹脂からなる厚さ
０．１２５〜Ｑ、ＯＴ５ｍｍ程度のテープであり、両辺
部にインナリードボンディング及びアウタリードボンデ
ィングの際のテープ送りガイドにするスプロケントホー
ル２ａを有して、写真用長尺フィルムの形態をなしてい
る。
０．１２５〜Ｑ、ＯＴ５ｍｍ程度のテープであり、両辺
部にインナリードボンディング及びアウタリードボンデ
ィングの際のテープ送りガイドにするスプロケントホー
ル２ａを有して、写真用長尺フィルムの形態をなしてい
る。
開孔３は、半導体チップ１よりも大きくその領域内に半
導体チップ１を位置させる孔であり、キャリアテープ２
の幅の中央部に位置して複数個が長手方向に所定の間隔
で配置されている。
導体チップ１を位置させる孔であり、キャリアテープ２
の幅の中央部に位置して複数個が長手方向に所定の間隔
で配置されている。
リード４は、開孔３の領域内に位置させた半導体ナツプ
１に対し周知のバンプ５を介して先端部がインナリード
ボンディングにより接続されて、半導体チップｌの回路
を導出するもので、その導出数に応じた数があり、通常
キャリアテープ２に張り付けた厚さ３５μｍ程度の銅箔
をパターン化して形成されている。先端と反対側の広い
部分は接続した半導体チップｌに対する試験用バンドで
ある。
１に対し周知のバンプ５を介して先端部がインナリード
ボンディングにより接続されて、半導体チップｌの回路
を導出するもので、その導出数に応じた数があり、通常
キャリアテープ２に張り付けた厚さ３５μｍ程度の銅箔
をパターン化して形成されている。先端と反対側の広い
部分は接続した半導体チップｌに対する試験用バンドで
ある。
このことからこの半導体装置は、インナリードボンディ
ングにより複数の開孔３毎に半導体チップＩが順次自動
的に搭載されて、複数個が一本のキャリアテープ２に組
み立てられており、組立費用が紙庫であるばかりではな
く、その構造により多ビン化及び薄型化への対応に適す
る特徴を有している。
ングにより複数の開孔３毎に半導体チップＩが順次自動
的に搭載されて、複数個が一本のキャリアテープ２に組
み立てられており、組立費用が紙庫であるばかりではな
く、その構造により多ビン化及び薄型化への対応に適す
る特徴を有している。
そして、この半導体装置の実装基板への実装は、リード
４の開孔３縁部を切断して半導体チップｌ側の切断端部
を実装基板の端子へ接続するアウタリードボンディング
によって、キャリアテープ２に組み立てられた複数個に
対し順次自動的に行われる。
４の開孔３縁部を切断して半導体チップｌ側の切断端部
を実装基板の端子へ接続するアウタリードボンディング
によって、キャリアテープ２に組み立てられた複数個に
対し順次自動的に行われる。
ところで、インナリードボンディングによって搭載され
る半導体チップ１が裸のチップであることから、信転性
の点で耐湿性などを確保するために半導体チップｌに対
する封止が必要である。
る半導体チップ１が裸のチップであることから、信転性
の点で耐湿性などを確保するために半導体チップｌに対
する封止が必要である。
この封止の従来例は第３図に示され、その一つはポンテ
ィング法により滴下した樹脂の樹脂膜６で（ａｌのよう
に半導体チップｌの表面を覆うものであり、他の一つは
インクを樹脂にしたスクリーン印刷により印刷形成した
樹脂膜７で［有］）のように半導体チップｌの表面を覆
うものである。
ィング法により滴下した樹脂の樹脂膜６で（ａｌのよう
に半導体チップｌの表面を覆うものであり、他の一つは
インクを樹脂にしたスクリーン印刷により印刷形成した
樹脂膜７で［有］）のように半導体チップｌの表面を覆
うものである。
［発明が解決しようとする課題〕
しかしながら上記従来例の封止は、耐湿性などの信頼度
が低く当該半導体装置の信銀性を低下させる問題がある
。
が低く当該半導体装置の信銀性を低下させる問題がある
。
そこで本発明は、ＴＡＢ方式を採用した半導体装置に関
し、その信頼性を向上させるために、半導体チップに対
する封止の耐湿性などの信頼度を高めることを目的とす
る。
し、その信頼性を向上させるために、半導体チップに対
する封止の耐湿性などの信頼度を高めることを目的とす
る。
上記目的は、開孔を有し先端部が該開孔の領域内に延在
する複数の金属箔リードを表面に設けた絶縁性のキャリ
アテープと、該開孔の領域内に位置して該リードの先端
部がボンディングされた半導体チップとを備え、前記半
導体チップがトランスファ成形により樹脂封止されてい
る本発明の半導体装置によって達成される。
する複数の金属箔リードを表面に設けた絶縁性のキャリ
アテープと、該開孔の領域内に位置して該リードの先端
部がボンディングされた半導体チップとを備え、前記半
導体チップがトランスファ成形により樹脂封止されてい
る本発明の半導体装置によって達成される。
そしてその半導体装置は、それを製造するに際して、前
記半導体チップを囲む位置に前記リードのすべての相互
間を連結する該リードと同一厚さのダムバーを設けて、
前記ポンディングの工程の後に、前記ダムバーを樹脂の
流れ止めとして前記半導体チップを樹脂封止するトラン
スファ成形工程と、その後の前記ダムバーを切断する工
程とを有する本発明の製造方法によって実現することが
できる。
記半導体チップを囲む位置に前記リードのすべての相互
間を連結する該リードと同一厚さのダムバーを設けて、
前記ポンディングの工程の後に、前記ダムバーを樹脂の
流れ止めとして前記半導体チップを樹脂封止するトラン
スファ成形工程と、その後の前記ダムバーを切断する工
程とを有する本発明の製造方法によって実現することが
できる。
トランスファ成形による半導体チップの樹脂封止は、多
くの半導体装置に採用されている封止であり、耐湿性な
どの信頼度が十分に高い。
くの半導体装置に採用されている封止であり、耐湿性な
どの信頼度が十分に高い。
このことから上記半導体装置は、半導体チップに対する
封止の耐湿性などの信φ頁度が高まり、従来例のものよ
りも信頼性が向上する。
封止の耐湿性などの信φ頁度が高まり、従来例のものよ
りも信頼性が向上する。
ところでこのトランスファ成形による樹脂封止を行う場
合、その封止部の状態が先の第２図に示す形態であるな
らば、樹脂がリード４相互間の隙間から流出すると共に
その樹脂に押されてリード４の位置がずれるので、望ま
しい封止を行うことが困難である。
合、その封止部の状態が先の第２図に示す形態であるな
らば、樹脂がリード４相互間の隙間から流出すると共に
その樹脂に押されてリード４の位置がずれるので、望ま
しい封止を行うことが困難である。
本発明では、上記ダムバーを設けることによってこの問
題を解決している。
題を解決している。
即ち、このダムバーは、トランスファ成形の際に、リー
ド相互間の隙間から樹脂が流出するのを阻止すると共に
、その樹脂に押されてリードの位置がずれるのを防止し
て、所望の封止を可能にさせている。そしてその後に切
断されるので、半導体装置の完成状態でリード相互間を
短絡させることがない。
ド相互間の隙間から樹脂が流出するのを阻止すると共に
、その樹脂に押されてリードの位置がずれるのを防止し
て、所望の封止を可能にさせている。そしてその後に切
断されるので、半導体装置の完成状態でリード相互間を
短絡させることがない。
（実施例）
以下本発明の実施例について、製造工程をも含め第１図
（ａ）〜（ｅ）の平面図と側断面図と斜視図を用いて説
明する。全回を通し同一符号は同一対象物を示す。
（ａ）〜（ｅ）の平面図と側断面図と斜視図を用いて説
明する。全回を通し同一符号は同一対象物を示す。
第１図において、半導体装置の実施例は（ｅｌの斜視図
に示され、その製造工程は以下の通りである。
に示され、その製造工程は以下の通りである。
即ち、先ず（ａ）の平面図を参照して、キャリアテープ
２は第２図で先に説明したものと同様のままにして、そ
の表面にリード４を形成する銅箔のパターン化の際に、
半導体チップ１の搭載領域を囲む位置にリード４のすべ
ての相互間を連結するダムバー８を設けてパターン化す
る。ダムバー８は開孔３の領域内にあるものとする。
２は第２図で先に説明したものと同様のままにして、そ
の表面にリード４を形成する銅箔のパターン化の際に、
半導体チップ１の搭載領域を囲む位置にリード４のすべ
ての相互間を連結するダムバー８を設けてパターン化す
る。ダムバー８は開孔３の領域内にあるものとする。
次いで（ｂ）の側断面図を参照して、第２図で説明した
のと同様に、インナリードボンディングにより半導体チ
ップ１を所定位置に搭載する。
のと同様に、インナリードボンディングにより半導体チ
ップ１を所定位置に搭載する。
次いで（Ｃ）の側断面図及び（ｄ）の部分斜視図を参照
して、トランスファ成形により樹脂成形体９を形成して
半導体チップｌを樹脂封止する。その際、上下の成形型
が開孔３の領域でリード４とダムバー８を挟むようにし
、樹脂には通常の樹脂封止半導体装置に用いられる樹脂
を用いる。樹脂成形体９部分からり−ド４相互間の隙間
へ流出する樹脂はバリ９ａとなるが、このバリ９ａの成
長がダムバー８によって堰き止められ、且つリード４の
相互間がダムバー８によって支えられているので、リー
ド４の位置がずれることなく、半導体チップ１をリード
４の先端部と共に確実に埋め込んだ所望の樹脂成形体９
が形成される。
して、トランスファ成形により樹脂成形体９を形成して
半導体チップｌを樹脂封止する。その際、上下の成形型
が開孔３の領域でリード４とダムバー８を挟むようにし
、樹脂には通常の樹脂封止半導体装置に用いられる樹脂
を用いる。樹脂成形体９部分からり−ド４相互間の隙間
へ流出する樹脂はバリ９ａとなるが、このバリ９ａの成
長がダムバー８によって堰き止められ、且つリード４の
相互間がダムバー８によって支えられているので、リー
ド４の位置がずれることなく、半導体チップ１をリード
４の先端部と共に確実に埋め込んだ所望の樹脂成形体９
が形成される。
その後、プレス切断加工によりダムバー８とバリ９ａを
一緒に切り落として、（ｅ）のように半導体装置を完成
させる。バリ９ａは、樹脂成形体９側に多少残されてい
ても支障ない。
一緒に切り落として、（ｅ）のように半導体装置を完成
させる。バリ９ａは、樹脂成形体９側に多少残されてい
ても支障ない。
上述のことからこの樹脂成形体９による半導体チップｌ
に対する封止は、耐湿性などの信頼度において樹脂封止
半導体装置の封止特性にほぼ匹敵して、半導体装置の信
頼性を向上させている。
に対する封止は、耐湿性などの信頼度において樹脂封止
半導体装置の封止特性にほぼ匹敵して、半導体装置の信
頼性を向上させている。
なお、デバイスホールとなる開孔３の外側にリード４を
跨がらせたアウタリードホールを有して、アウタリード
ボンディングの際のり−ド４の切断箇所がアウタリード
ホール部分となる場合には、ダムバー８を開孔３とアウ
タリードホールの間に位置させても良い。但し、ダムバ
ー８の切り落としの際にキャリアテープ２のダムバー８
部分をも切り落とすことになるので、この方法の採用は
、半導体チップ１の外周と開孔３の縁との間隔をそこに
ダムバー８の配設が困難な程に狭くせざるを得ない場合
に限るのが望ましい。
跨がらせたアウタリードホールを有して、アウタリード
ボンディングの際のり−ド４の切断箇所がアウタリード
ホール部分となる場合には、ダムバー８を開孔３とアウ
タリードホールの間に位置させても良い。但し、ダムバ
ー８の切り落としの際にキャリアテープ２のダムバー８
部分をも切り落とすことになるので、この方法の採用は
、半導体チップ１の外周と開孔３の縁との間隔をそこに
ダムバー８の配設が困難な程に狭くせざるを得ない場合
に限るのが望ましい。
〔発明の効果］
以上説明したように本発明の構成によれば、ＴＡＢ方式
を採用した半導体装置に関し、半導体チップに対する封
止の耐湿性などの信頼度を高めることができて、当該半
導体装置の信頬性向上を可能にさせる効果がある。
を採用した半導体装置に関し、半導体チップに対する封
止の耐湿性などの信頼度を高めることができて、当該半
導体装置の信頬性向上を可能にさせる効果がある。
第１図（ａ）〜（ｅ）は実施例を説明する平面図と側断
面図と斜視図、 第２図は当該半導体装置の要部を説明する模式第３図（
ａ） （ｂ）は半導体デツプに対する封止の従来例を示
す側断面図、 である。 図において、 １は半導体チップ、 ２はキャリアテープ、 ３は開孔、 ４はリード、 ８はダムバー ９は樹脂成形体、 寅りで４クリゴヒ含ロ月４６ｘＦｉロ ヒイｐ１断ｉ艮
］ヒ斜４区μコ妊 １ 口 ＜’ｔｏｅ） つぎ多を石イ２１１゛と、言θＦ４−ｆ６ｑ１面５ａ−
リゴ會１力）ト］ビ斜ネ尼Ｆ≧コ１１ 図 （イの２） 喫）蓮介１比含を明する岬酒わ図とイ間前バ自７ｔ４を
斗視瓜コ筈 １ 口 （イ／）３） 当該ず和装置ｆ）曽郭乞説朗ずろ復式４斗視図Ｆ！ｒＩ
２ 記
面図と斜視図、 第２図は当該半導体装置の要部を説明する模式第３図（
ａ） （ｂ）は半導体デツプに対する封止の従来例を示
す側断面図、 である。 図において、 １は半導体チップ、 ２はキャリアテープ、 ３は開孔、 ４はリード、 ８はダムバー ９は樹脂成形体、 寅りで４クリゴヒ含ロ月４６ｘＦｉロ ヒイｐ１断ｉ艮
］ヒ斜４区μコ妊 １ 口 ＜’ｔｏｅ） つぎ多を石イ２１１゛と、言θＦ４−ｆ６ｑ１面５ａ−
リゴ會１力）ト］ビ斜ネ尼Ｆ≧コ１１ 図 （イの２） 喫）蓮介１比含を明する岬酒わ図とイ間前バ自７ｔ４を
斗視瓜コ筈 １ 口 （イ／）３） 当該ず和装置ｆ）曽郭乞説朗ずろ復式４斗視図Ｆ！ｒＩ
２ 記
Claims (1)
- 【特許請求の範囲】 １）開孔を有し先端部が該開孔の領域内に延在する複数
の金属箔リードを表面に設けた絶縁性のキャリアテープ
と、該開孔の領域内に位置して該リードの先端部がボン
ディングされた半導体チップとを備え、 前記半導体チップがトランスファ成形により樹脂封止さ
れていることを特徴とする半導体装置。 ２）開孔を有し先端部が該開孔の領域内に延在する複数
の金属箔リードを表面に設けた絶縁性のキャリアテープ
と、該開孔の領域内に位置して該リードの先端部がボン
ディングされた半導体チップとを備える半導体装置を製
造するに際して、前記半導体チップを囲む位置に前記リ
ードのすべての相互間を連結する該リードと同一厚さの
ダムバーを設けて、 前記ボンディングの工程の後に、前記ダムバーを樹脂の
流れ止めとして前記半導体チップを樹脂封止するトラン
スファ成形工程と、その後の前記ダムバーを切断する工
程とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1313922A JP2748620B2 (ja) | 1989-12-01 | 1989-12-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1313922A JP2748620B2 (ja) | 1989-12-01 | 1989-12-01 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03173459A true JPH03173459A (ja) | 1991-07-26 |
| JP2748620B2 JP2748620B2 (ja) | 1998-05-13 |
Family
ID=18047137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1313922A Expired - Fee Related JP2748620B2 (ja) | 1989-12-01 | 1989-12-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2748620B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7408242B2 (en) * | 2001-05-15 | 2008-08-05 | Oki Electric Industry Co., Ltd. | Carrier with reinforced leads that are to be connected to a chip |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4946378A (ja) * | 1972-09-05 | 1974-05-02 | ||
| JPS61271848A (ja) * | 1985-05-27 | 1986-12-02 | Matsushita Electric Works Ltd | 半導体パツケ−ジの製法 |
-
1989
- 1989-12-01 JP JP1313922A patent/JP2748620B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4946378A (ja) * | 1972-09-05 | 1974-05-02 | ||
| JPS61271848A (ja) * | 1985-05-27 | 1986-12-02 | Matsushita Electric Works Ltd | 半導体パツケ−ジの製法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7408242B2 (en) * | 2001-05-15 | 2008-08-05 | Oki Electric Industry Co., Ltd. | Carrier with reinforced leads that are to be connected to a chip |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2748620B2 (ja) | 1998-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8513785B2 (en) | Method of manufacturing a semiconductor device | |
| CN1124644C (zh) | 半导体器件及其制造方法、电路基板和薄膜载带 | |
| JPH1126489A (ja) | ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法 | |
| JPH0783036B2 (ja) | キヤリアテープ | |
| KR960026692A (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH07201925A (ja) | フィルムキャリアテープ | |
| US6780681B2 (en) | Process of manufacturing a semiconductor device | |
| US5137479A (en) | Lead structure for packaging semiconductor chip | |
| JP2000150702A (ja) | 半導体装置の製造方法 | |
| JPS58218149A (ja) | 樹脂封止ダイオ−ド用リ−ドフレ−ム | |
| JPH03173459A (ja) | 半導体装置 | |
| KR950034696A (ko) | 초박형 반도체 패키지 및 그 제조방법 | |
| JPH0936155A (ja) | 半導体装置の製造方法 | |
| JPH05211187A (ja) | Ｉｃパッケージ用のモールド金型 | |
| JPS59169162A (ja) | リ−ドフレ−ム | |
| KR0136688B1 (ko) | 기판 접속용 도체홀을 갖는 반도체 패키지 | |
| JPS63104457A (ja) | リ−ドフレ−ム | |
| JP2671683B2 (ja) | 半導体装置の製造方法 | |
| JPH0555431A (ja) | リードフレーム及び半導体装置 | |
| JPS63131558A (ja) | レジン封止型半導体装置用リ−ドフレ−ム | |
| JPH0555436A (ja) | 半導体装置用リードフレーム | |
| KR900001988B1 (ko) | 반도체장치에 사용되는 리이드 프레임 | |
| JPH05152501A (ja) | 半導体装置 | |
| JPH0590473A (ja) | 半導体装置 | |
| JPS6245157A (ja) | 電子部品の製造方法およびその方法において用いられるリ−ドフレ−ム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |