KR0136688B1 - 기판 접속용 도체홀을 갖는 반도체 패키지 - Google Patents

기판 접속용 도체홀을 갖는 반도체 패키지

Info

Publication number
KR0136688B1
KR0136688B1 KR1019940007393A KR19940007393A KR0136688B1 KR 0136688 B1 KR0136688 B1 KR 0136688B1 KR 1019940007393 A KR1019940007393 A KR 1019940007393A KR 19940007393 A KR19940007393 A KR 19940007393A KR 0136688 B1 KR0136688 B1 KR 0136688B1
Authority
KR
South Korea
Prior art keywords
lead
chip
semiconductor package
conductor
present
Prior art date
Application number
KR1019940007393A
Other languages
English (en)
Other versions
KR950030318A (ko
Inventor
김진섭
이병우
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019940007393A priority Critical patent/KR0136688B1/ko
Publication of KR950030318A publication Critical patent/KR950030318A/ko
Application granted granted Critical
Publication of KR0136688B1 publication Critical patent/KR0136688B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 플라스틱 수지를 이용, 밀봉하여 구성하는 반도체 패키지에 관한 것으로, 특히 외부 접속용 리드를 돌출시키지 않고 패키지 몸체의 표면과 동일 평면으로 노출시켜 리드 벤트 불량을 방지하고, 수개의 패키지를 적층하여 실장할 수 있게 함으로써 제품의 소형화 및 다양화에 기여토록 하려는데 목적이 있는 본 발명은 적어도 하나의 반도체 칩(1), 상기 칩(1)을 지지함과 아울러 칩의 외부로의 전기적 접속 경로를 이루는 리드 프레임(2), 상기 리드 프레임(2)의 인너 리드(2a)를 칩(1)에 전기적으로 접속하는 금속 와이어(3)와, 상기 칩(1), 상기 인너 리드(2a) 및 상기 금속 와이어(3)를 봉하여 막는 봉지체(4)를 포함하며, 상기 봉지체(4)에 매몰되어 있는 리드 프레임(2)의 아웃 리드(2b) 각부와 이 아웃 리드(2b)와 봉지체(4)의 상, 하를 관통하여 형성되며 기판과 접속하기 위한 도체(20)가 충전되는 다수개의 도체홀(10)을 포함하여 구성되어 있으며, 상기 도체홀(10)은 일직선 또는 홀간 간격을 조밀하게 하기 위하여 지그재그형을 배열하여 구성할 수 있다.

Description

기판 접속용 도체홀을 갖는 반도체 패키지
제1도는 종래 반도체 패키지의 구조를 보인 부분 파단 사시도.
제2도는 동상의 단면 구조도.
제3도는 본 발명에 의한 기판 접속용 도체홀을 갖는 반도체 패키지의 구조를 보인 부분 파단 사시도.
제4도는 동상의 단면 구조도.
제5도는 본 발명에 의한 반도체 패키지의 실장 상태를 보인 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 반도체 칩2 : 리드 프레임
2a : 인너 리드2b : 아웃 리드
3 : 금속 와이어4 : 봉지체
10 : 도체홀20 : 도체
본 발명은 플라스틱 수지를 이용, 밀봉하여 구성하는 반도체 패키지에 관한 것으로, 특히 외부 접속용 리드를 돌출시키지 않고 패키지 몸체의 표면과 동일 평면으로 노출시켜 리드 벤트(Lead Bent)불량을 방지하고, 수개의 패키지를 적층하여 실장할 수 있게 함으로써 제품의 소형화 및 다양화에 기여하도록 한 기판 접속 도체홀을 갖는 반도체 패키지에 관한 것이다.
일반적으로 알려지고 있는 본도체 패키지는 대부분이 외부 접속용 리드가 몸체의 외측으로 돌출된 형태를 취하고 있다.
제1도는 종래 반도체 패키지의 구조를 보인 부분 파단 사시도이고, 제2도는 동상의 단면도로서, 도면에서 1은 반도체 칩, 2는 상기 반도체 칩(1)을 지지함과 아울러 상기 칩(1)의 외부로의 전기적 접속 경로를 이루는 리드 프레임, 3은 상기 리드 프레임(2)의 인너 리드(2a)와 반도체 칩(1)을 전기적으로 접속, 연결시키는 금속 와이어, 4는 상기 칩(1), 리드 프레임(2)의 인너 리드(2a) 및 금속 와이어(3)를 봉하여 막는 봉지체를 각각 보인 것이다.
도시한 바와 같이, 상기 반도체 칩(1)은 리드 프레임(2)의 패들(2c) 위에 접착제의 개재하에 부착, 고정되어 있고, 상기 반도체 칩(1)과 리드 프레임(2)의 인너리드(2a)는 금속 화이어(3)에 의해 전기적으로 접속, 연결되어 있으며, 이와 같이 된 반도체 칩(1)과 리드 프레임(2)의 인너 리드(2a) 및 금속와이어(3)를 포함하는 일정 면적이 봉지체(4)에 의해 밀봉되어 대략 장방형의 몸체를 형성하고 있다.
그리고, 상기 몸체를 이루는 봉지체(4)의 양측에는 기판에 접속되는 리드 프레임(2)의 아웃 리드(2b)가 일정 간격을 유지하여 돌출, 형성된 구조로 되어 있다.
이와 같이된 일반적인 플라스틱 반도체 패키지는 반도체 칩(1)을 리드 프레임(2)의 패들(2c)위에 부착, 고정하는 다이 본딩 공정고, 상기 반도체 칩(1)과 리드 프레임(2)의 인너 리드(2a)를 전기적으로 연결하는 와이어 본딩 공정과, 와이어 본딩된 반도체 칩(1), 인너 리드(2a) 및 금속 와이어(3)를 봉하여 막는 봉지체(4c)를 형성하는 몰딩 공정과, 상기 리드 프레임(2)의 각 리드를 지지하고 있는 댐바(도시되지 않음)등을 절단하여 각각의 독립된 패키지로 분리함과 아울러 봉지체(4)의 양측으로 돌출된 아웃 리드(2b)를 소정 형태로 절곡 형성하는 트림/포밍 공정의 순서로 진행하여 제조된다.
이와 같이 제조된 반도체 패키지는 그의 아웃 리드(2b)를 기판의 패턴에 일치시켜 리플로우 솔더링하는 것에 의하여 실장되어 전기적이니 신호를 입·출력하는 작용을 함으로써 소기의 동작을 하는 것이다.
그러나, 상기한 바와 같은 일반적인 플라스틱 반도체 패키지에 있어서는, 패키지 몸체를 이루는 봉지체(4)의 외측으로 리드 프레임(2)의 아웃 리드(2b)가 돌출, 형성되어 있으므로 반도체 제조 공정이나 실장 공정을 위한 핸들링시 아웃 리드(2b)의 변형으로 제품 불량을 초래하는 문제가 있었고, 이를 방지하기 위하여 제품 핸들링을 위한 고가의 트레이를 사용하므로써 비용 상승의 문제가 있었으며, 또 아웃리드(2b)를 소정 형태로 절곡, 형성하기 위한 별도의 포밍 공정 및 설비를 사용함으로써 생산성 저하 및 비용 상승의 문제가 있었다.
또한 종래의 반도체 패키지는 리드간의 간격을 좁히는데 한계가 있어 화인 피치의 패키지에는 부적합한 것이었다.
이를 감안하여 창안하나 본 발명의 목적은, 기판 접속용 리드를 돌출시키지 않고 패키지 몸체의 표면과 동일 평면으로 노출시켜 리드 벤트 불량을 방지하고, 리드를 지그재그형으로 배열함으로써 리드간 간격을 보다 조밀하게 하여 화인 피치의 패키지를 구성할 수 있도록 한 기판 접속용 도체홀을 갖는 반도체 패키지를 제공함에 있다.
본 발명의 다른 목적은, 수개의 패키지를 적층형으로 실장할 수 있게 하여 제품의 소형화 및 다양화에 기여하도록 한 기판 접속용 도체홀을 갖는 반도체 패키지를 제공하는데 있다.
상기와 같은 본 발명의 목적을 달성하기 위하여, 적어도 하나의 반도체 칩, 상기 칩을 지지함과 아울러 칩의 외부로의 전기적 접속 경로를 이루는 리드 프레임, 상기 리드 프레임의 인너 리드를 칩에 전기적으로 접속하는 금속 와이어와, 상기칩, 상기 인너 리드 및 상기 금속 와이어를 봉하여 막는 봉지체를 포함하여 구성되는 것에 있어서, 상기 봉지체와 리드 프레임의 아웃 리드 각부와 이 아웃 리드에 상·하로 관통 형성되어 기판과 접속하기 위한 도체가 충전되는 다수개의 도체홀을 포함하는 것을 특징으로 하는 기판 접속용 도체홀을 갖는 반도체 패키지가 제공된다.
여기서, 상기 기판 접속용 도체홀은 일직선, 또는 보다 조밀한 홀간 간격을 위하여 지그재그형으로 배열할 수 있다.
이하, 상기하나 바와 같은 본 발명에 의한 기판 접속용 도체홀을 갖는 반도체 패키지를 첨부도면에 의거하여 보다 상세히 설명한다.
첨부한 제3도는 본 발명 반도체 패키지의 구조를 보인 부분 파단 사시도이고, 제4도는 동상의 단면구조도이며, 제5도는 본 발명 반도체 패키지의 실장 상태를 보인 단면도로서, 이에 도시한 바와 같이, 본 발명에 의한 기판 접속용 도체홀을 갖는 반도체 패키지는 적어도 하나의 반도체 칩(1), 상기 칩(1)을 지지함과 아울러 칩(1)의 외부로의 전기적 접속 경로를 이루는 리드 프레임(2), 상기 리드 프레임(2)의 인너 리드(2a)를 칩(1)에 전기적으로 접속하는 금속 와이어(3)와, 상기 칩(1), 상기 언너리드(2a) 및 상기 금속 와이어(3)를 봉하여 막는 봉지체(4)를 포함하며, 상기 봉지체(4)에 매몰되어 있는 리드 프레임(2)의 아웃 리드(2b)각부와 이 아웃 리드(2b)와 봉지체(4)이의 상·하를 관통하여 형성되며 기판(40)과 접속하기 위한 도체(20)가 충전되는 다수개의 도체홀(10)을 포함하여 구성되어 있다.
즉, 본 발명에 의한 반도체 패키지는, 일반적인 플라스틱 반도체 패키지와 기본구조는 같이하고 있으나, 다만, 종래와 같이 기판과 접속하기 위한 리드 프레임(2)의 아웃 리드(2b)를 봉지체(4)의 외부로 돌출시키지 않고 매몰시켜 구성하고, 이 아웃 리드(2b)를 경유하여 봉지체(4)의 상·하를 관통하는 다수개의 도체홀(10)을 형성하여 이 도체홀(10)에 전도성 물질(예컨대 도체 : 제5도에서 20으로 표시)을 채워 기판 접속용 리드로 사용하도록 구성한 것으로, 도면에서 종래 구성과 동일한 부분에 대해서는 동일 부호를 부여하였다.
한편, 본 발명에 의한 반도체 패키지에서 상기 도체홀(10)은 일반적으로 일직선으로 배열하는 것이 바람직하나, 홀간 간격을 보다 조밀하게 하여 화인 피치에 적용하도록 지그재그형태로 배열할 수도 있다.
이와 같이 지그재그형으로 배열하게 되면 보다 많은 수의 리드를 추분하나 간격을 유지하여 형성할 수 있으므로 패키지를 화인 피치화 할 수 있는 것이다.
또한, 상기 도체홀(10)은 도시예에서와 같이, 리드 프레임(2)의 아웃 리드(2b)를 경유하여 형성할 수도 있고, 아웃 리드(2b)를 경유하지 않고, 이 아웃 리드(2b)가 봉지체(4)의 상·하부로 노출되도록 봉지체(4)의 아웃 리드(2b) 위치 상·하로만 형성할 수 있다.
상기와 같이 구성되는 본 발명에 의한 반도체 패키지의 제조 방법은 일반적인 플라스틱 반도체 패키지의 제조 방법과 동일하게 이루어지나, 일반적인 패키지 제조 방법의 트림 공정시 댐바를 절단함과 동시에 봉지체(4)의 외축으로 돌출되는 아웃 리드(2b)를 봉지체(4)의 경계부위에 맞추어 절단하여 제조하며, 도체홀(10)은 몰딩 공정에서 금형의 구조를 변형하여 간단한 방법으로 형성할 수 있다.
따라서, 전체적인 패키지 제조 공정을 보면, 봉지체(4)의 외측으로 돌출되는 리드가 없으므로 포밍공정을 제거할 수 있는 것이다.
제5도는 본 발명에 의한 반도체 패키지의 실장 상태를 보인 단면도로서, 도면에서 30은 본 발명의 반도체 패키지를 나타낸 것이고, 40은 마더 보드, 50은 인터페이스 모듈 모드를 보인 것으로, 도시한 바와 같이, 패키지(30)의 도체홀(10)에 도체(20)를 충전하여 마더 보드(40)에 리플로워 솔더링하는 것으로 실장하게 된다.
또한 본 발명에 의한 반도체 패키지는 적충 상태로의 실장이 용이한 바, 도시한 바와 같이, 마더 보드(40)에 실장된 하나의 반도체 패키지(30) 위에 인터페이스 모듈 보드(50)를 탑재한 후 그 위에 또 하나의 반도체 패키지(30')를 전기와 같은 방법으로 납땜하여 실장하며, 상기한 바와 같은 방법으로 2층, 3층등 다층으로 적충하여 실장할 수 있는 것이다.
즉, 적용할 세트의 상부 공간을 이용하여 다수의 반도체 패키지를 적충 방법으로 실장하여 결국 셋트의 크기를 작게 할 수 있는 것이다.
이상에서 상세히 설명한 바와 같이, 본 발명에 의한 반도체 패키지는 기판과 접속하기 위한 아웃 리드가 봉지체의 외부로 돌출되지 않고 몸체의 표면과 동일 평면으로 노출되어 있으므로 반도체 패키지의 취급시 돌출 리드로 인한 리드 벤트 불량을 방지할 수 있고, 또 기판 접속용 도체홀을 지그재그로 형성하는 것으로, 홀간 간격을 보다 조밀하게 할 수 있어 화인 피치의 반도체 패키지를 제조할 수 있다는 효과가 있으며, 또한 패키지를 적충형태로 실장함으로써 적용할 제품의 크기를 소형화 및 다양화할 수 있다는 효과도 있다.

Claims (3)

  1. 적어도 하나의 반도체 칩, 상기 칩을 지지함과 아울러 칩의 외부로의 전기적 접속 경로를 이루는 리드 프레임, 상기 리드 프레임의 인너 리드를 칩에 전기적으로 접속하는 금속 와이어와, 상기 칩, 상기 인너 리드 및 상기 금속 와이어를 봉하여 막는 봉지체를 포함하여 구성되는 것에 있어서, 상기 봉지체와 리드 플임의 아웃 리드 각부와 이 아웃 리드에 상·하로 관통 형성되어 기판과 접속하기 위한 도체가 충전되는 다수개의 도체홀을 포함하는 것을 특징으로 하는 기판 접속용 도체홀을 갖는 반도체 패키지.
  2. 제1항에 있어서, 상기 도체홀은 일직선으로 배열됨을 특징으로 하는 기판 접속용 도체홀을 갖는 반도체 패키지.
  3. 제1항에 있어서, 상기 도체홀은 홀간 간격을 조밀하게 하기 위하여 지그재그형으로 배열됨을 특징으로 하는 기판 접속용 도체홀을 갖는 반도체 패키지.
KR1019940007393A 1994-04-08 1994-04-08 기판 접속용 도체홀을 갖는 반도체 패키지 KR0136688B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940007393A KR0136688B1 (ko) 1994-04-08 1994-04-08 기판 접속용 도체홀을 갖는 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940007393A KR0136688B1 (ko) 1994-04-08 1994-04-08 기판 접속용 도체홀을 갖는 반도체 패키지

Publications (2)

Publication Number Publication Date
KR950030318A KR950030318A (ko) 1995-11-24
KR0136688B1 true KR0136688B1 (ko) 1998-04-24

Family

ID=19380686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940007393A KR0136688B1 (ko) 1994-04-08 1994-04-08 기판 접속용 도체홀을 갖는 반도체 패키지

Country Status (1)

Country Link
KR (1) KR0136688B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010046228A (ko) * 1999-11-11 2001-06-05 박종섭 적층형 패키지
KR100587041B1 (ko) * 1999-12-17 2006-06-07 주식회사 하이닉스반도체 칩 스캐일 스택 패키지

Also Published As

Publication number Publication date
KR950030318A (ko) 1995-11-24

Similar Documents

Publication Publication Date Title
KR950012921B1 (ko) 수지봉지형 반도체장치
US6343019B1 (en) Apparatus and method of stacking die on a substrate
KR101247389B1 (ko) 반도체 장치 및 그 제조 방법
US6650020B2 (en) Resin-sealed semiconductor device
US5563446A (en) Surface mount peripheral leaded and ball grid array package
US5686698A (en) Package for electrical components having a molded structure with a port extending into the molded structure
KR100283348B1 (ko) 반도체장치의 제조방법
US6300685B1 (en) Semiconductor package
KR0139694B1 (ko) 솔더 볼을 이용한 반도체 패키지 및 그 제조방법
KR20030044838A (ko) 반도체장치
US20080073779A1 (en) Stacked semiconductor package and method of manufacturing the same
US7023096B2 (en) Multi-chip package having spacer that is inserted between chips and manufacturing method thereof
US20010045643A1 (en) Semiconductor device keeping structural integrity under heat-generated stress
KR0136688B1 (ko) 기판 접속용 도체홀을 갖는 반도체 패키지
US5708295A (en) Lead frame and method of manufacturing the same, and resin sealed semiconductor device and method of manufacturing the same
KR100401975B1 (ko) 칩 패키지 및 그 제조방법
JP2001035961A (ja) 半導体装置及びその製造方法
US20020135050A1 (en) Semiconductor device
KR20000040586A (ko) 회로배선이 형성된 기판을 갖는 멀티 칩 패키지
KR100446277B1 (ko) 반도체 전력용 모듈 및 그 제조방법
US6324756B1 (en) Method and system for sealing the edge of a PBGA package
JP3466354B2 (ja) 半導体装置
JPH11354689A (ja) フレーム状基板とその製造方法及び半導体装置の製造方法
KR100201392B1 (ko) 적층형 반도체 패키지 및 그 제조방법
JP3271500B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041230

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee