JPS61288450A - 半導体リ−ドフレ−ム - Google Patents

半導体リ−ドフレ−ム

Info

Publication number
JPS61288450A
JPS61288450A JP12976085A JP12976085A JPS61288450A JP S61288450 A JPS61288450 A JP S61288450A JP 12976085 A JP12976085 A JP 12976085A JP 12976085 A JP12976085 A JP 12976085A JP S61288450 A JPS61288450 A JP S61288450A
Authority
JP
Japan
Prior art keywords
leads
frame
lead
bed
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12976085A
Other languages
English (en)
Inventor
Koichi Takita
宏一 滝田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Japan Semiconductor Corp
Original Assignee
Toshiba Corp
Iwate Toshiba Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Iwate Toshiba Electronics Co Ltd filed Critical Toshiba Corp
Priority to JP12976085A priority Critical patent/JPS61288450A/ja
Publication of JPS61288450A publication Critical patent/JPS61288450A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、自動組立及び樹脂封止成形機を利用して半
導体装置を完成するように複数の半導体素子を装着する
半導体リードフレームに関する。
〔発明の技術的背景〕
従来から、半導体リードフレームとしては、個別半導体
素子用と集積回路素子用に大別され、外部リード数が多
い後者は、前者とその構造が違っている。
最近、超LSIに代表されるように集積回路素子にあっ
ては、その集積度が向上しており、これニ伴イリードフ
レームもいわゆる多ピン形状のものが望まれている。
ところで、半導体製品の製造はウェーハへの素子、なら
びに回路を造り込む前工程と、ペレット単位に切断され
た素子を組立てる後工程に分かれるが、プロセスの複雑
さや極端にゴミを嫌う作業環境を必要とする前工程の自
動化より、後工程の自動化が先行している。
一方、半導体製品の生産規薄は拡大基調にあり、生産性
の高い製造ラインの確立が求められており、その−環と
して半導体ウェーハの寸法は大口径の方向にあり、半導
体単結晶の引上げはすでに200mmφまでもが可能に
なっている。
このような背景の許、人手によるハンドリングが困難と
なりウェーハ搬送や装置へのセツティング等必然的に自
動化が必要となるほか、高集積化に向って開発が進めら
れている半導体デバイスの製造ラインの清浄がその歩溜
りに与える影響は大きい。従って塵汚の発生源となる人
体を遠ざける意味でも自動化の意義は大きく前工程の自
動化も一層加速されているが現状である。従って、後工
程ノ自動化にあつ、でもより一層厳しい管理が要求され
ると共に多様な機種に対応する技術開発が進められてい
る。
さて、256KDRAM等のように、Mos型半導体素
子の集積度向上は特に目指ましく、これに伴う電極数増
大に備えたリードフレームが要望されているのは前述の
通りである。
集積回路素子用リードフレーム(赳)は第2図に示すよ
うに、導電性金属板をプレス工程又は、化学的食刻工程
によって完成されるが、同一のパターンをもつ単位体(
21)を複数個連結して自動化に備えているが、この単
位体は周囲を枠体(22)で取り囲み、その中心附近に
半導体ペレットを固着するベッド部(23)を設け、枠
体との間を導電性金属(24)で接着すると共に機械的
強度をも付与する。
この半導体ペレットに形成した電極数に応じたリードを
枠体(22)を基点として設け、両者間をいわゆるボン
ディング工程によって導電的に接続して次の封止工程に
移行する。
このリード形状はその先端と基点部分の径は同−寸法及
び同一ピッチで成形されている。
〔背景技術の問題点〕
このようなリードフレームでは半導体素子の電極数増大
に応じて単位体の寸法が大型化してくるし、リード数も
増大せざるを得ない。もっとも、このリード数は狭いピ
ッチでの加工に限度があるが、リードの中が狭くならざ
るを得す、又リード長も大きくなるためにリードにはた
わみが生じる難点がある。
〔発明の目的〕
本発明は上記難点を克服した新規な半導体リードフレー
ムを提供するものである。
〔発明の概要〕
この目的を達成するために、本発明に係る半導体リード
フレームではリード先端の寸法よりその基部のそれを大
きくする手法を採用した。
〔発明の実施例〕
第1図により本発明を詳述する。
燐青銅、無酸素銅等の銅素材又は銅合金を素材として選
定するか、あるいはFe −Ni合金、鉄にCuをクラ
ッドした素材等の導電性金属板体を用意し、プレス又は
化学食刻工程によって所定のパターンをもつリードフレ
ームを形成する。
即ち、周囲をこれらの導電性金属板体からなる枠体(1
)・・・で単位体(2)・・・を複数個形成し、その枠
体(1)・・・の一部には搬送用の孔部を付設する。こ
の単位体(2)・・・の数は後の工程であるボンディン
グマシン及び搬送部材の種類によって決まるが、通常は
10数個〜20数個を連結したものを使用する。
この単位体(2)・・・には半導体ペレットを半田等で
固着するベッド部(3)・・・を設け、これを導電性リ
ード(4)・・・で枠体(1)と接続すると共に電気的
に導通可能とする。このベッド部(3)・・・に向けて
枠体(1)からリード(5)・・・を同一ピッチで設置
するが、その先端径を枠体(1)・・・部分即ち基部よ
り小にする。
この結果ベッド部(3)・・・に向うリード(5)・・
・は放射状に配置され、ベッド部(3)・・・が単位体
(2)・・・の中心部分に位置する場合は丁度求心方向
に延長されることになる。
〔発明の効果〕
このリードフレームにあっては、リード先端よりその基
部の径が大きいためにたわみが発生し難い利点があるし
、この小さいリード先端のためにリード成形がし易い有
利性があげられる。
【図面の簡単な説明】
第に図は従来のリードフレーム平面図、第1図は本発明
に係るリードフレーム平面図である。

Claims (1)

    【特許請求の範囲】
  1. 板状の導電性枠体で周囲を囲む単位体を複数個連結し、
    この単位体内に配置するベッド部をこの枠体に導電部材
    で接続し、このベッド部に向けて前記枠体部分を基点と
    して導出する複数リードを設け、このリード先端を基点
    部分より径小にすることを特徴とする半導体リードフレ
    ーム。
JP12976085A 1985-06-17 1985-06-17 半導体リ−ドフレ−ム Pending JPS61288450A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12976085A JPS61288450A (ja) 1985-06-17 1985-06-17 半導体リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12976085A JPS61288450A (ja) 1985-06-17 1985-06-17 半導体リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS61288450A true JPS61288450A (ja) 1986-12-18

Family

ID=15017517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12976085A Pending JPS61288450A (ja) 1985-06-17 1985-06-17 半導体リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS61288450A (ja)

Similar Documents

Publication Publication Date Title
US9313902B2 (en) Conductive structures for microfeature devices and methods for fabricating microfeature devices
US5250841A (en) Semiconductor device with test-only leads
US6084292A (en) Lead frame and semiconductor device using the lead frame
US6300685B1 (en) Semiconductor package
US6190938B1 (en) Cross grid array package structure and method of manufacture
JP2515415B2 (ja) 半導体素子の外部リ―ドの成型方法
US5196992A (en) Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin
JPS61288450A (ja) 半導体リ−ドフレ−ム
US6857459B1 (en) Wirefilm bonding for electronic component interconnection
CA2000338A1 (en) Lead frame for a multiplicity of terminals
US5466967A (en) Lead frame for a multiplicity of terminals
KR0182506B1 (ko) 동시에 절단된 반도체 칩을 이용한 고밀도 실장형 패키지 및 그 제조 방법
KR102525683B1 (ko) 클립 구조체 및 그 클립 구조체를 포함하는 반도체 패키지
JP2936811B2 (ja) フィルムキャリア半導体装置の製造方法
JPH06350013A (ja) リードフレーム及び半導体装置並びに半導体装置の製造方法
JPS614264A (ja) 自動ギヤングボンデイング用接続テ−プと半導体素子の組合せ
KR100450087B1 (ko) 전력용트랜지스터의리드프레임제작방법
KR0123314Y1 (ko) 반도체 제조장비에 있어서의 더블 포밍장치
KR200276089Y1 (ko) 마이크로 볼 그리드 어레이 반도체 패키지용 마이크로 필름의구조
JPS62281341A (ja) フイルムキヤリヤ−テ−プ
WO1992011743A2 (en) An interconnect structure for connecting electronic devices
JPS61206247A (ja) 半導体装置用リ−ドフレ−ム
JPS60176260A (ja) 半導体装置用リ−ドフレ−ムの製造方法
JPS62204555A (ja) リ−ドフレ−ム
JPS5913355A (ja) リ−ドフレ−ム