JPS6062145A - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JPS6062145A JPS6062145A JP17145583A JP17145583A JPS6062145A JP S6062145 A JPS6062145 A JP S6062145A JP 17145583 A JP17145583 A JP 17145583A JP 17145583 A JP17145583 A JP 17145583A JP S6062145 A JPS6062145 A JP S6062145A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- electrode terminal
- external
- soldering
- external lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 229910000679 solder Inorganic materials 0.000 claims abstract description 44
- 238000005476 soldering Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 6
- 239000011347 resin Substances 0.000 abstract description 4
- 229920005989 resin Polymers 0.000 abstract description 4
- 238000005452 bending Methods 0.000 abstract 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 6
- 229910052742 iron Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 206010041662 Splinter Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔分明の技術分野〕
この発明は、混成集積回路の製造方法に係り、特にその
外部リードのはんだ付は方法に閃するものである。
外部リードのはんだ付は方法に閃するものである。
現任、電子機器の軽量化、薄形化、短縮化、小屋化にと
もない、これらに組み込まれる混成集積回路にもｇ単位
、Ｏ１何關単位で同様のことが要求される。
もない、これらに組み込まれる混成集積回路にもｇ単位
、Ｏ１何關単位で同様のことが要求される。
第１図は従来の混成集積回路（以下ＨＩＣという）の外
形と外部リードの電極端子部の一部を破断して示したも
ので、この外部リードの形状およびはんだ付は方法を工
夫することにより、ＨＩＣの大きさを実質１ｗ以上小さ
くすることができる。
形と外部リードの電極端子部の一部を破断して示したも
ので、この外部リードの形状およびはんだ付は方法を工
夫することにより、ＨＩＣの大きさを実質１ｗ以上小さ
くすることができる。
第１図において、電子回路部品（図示せず）を実装した
絶縁基板１の複数の電極端子部２にクリップリード４ａ
）＆それぞれはさみ込み、はんだ槽（図示せず）の中に
電極端子部２ｔデイツピングし、はんだ３にてクリップ
リード４ａを電極端子部２にはんだ付けし、外装樹脂５
を施してＨＩＣとしていた。この方法であると電子機器
に実装した際、実装時の高さくり、）かクリップシード
４ａの形状上絶縁基板１の太きさより大きくなり、電子
機器の小形化を妨げていた。
絶縁基板１の複数の電極端子部２にクリップリード４ａ
）＆それぞれはさみ込み、はんだ槽（図示せず）の中に
電極端子部２ｔデイツピングし、はんだ３にてクリップ
リード４ａを電極端子部２にはんだ付けし、外装樹脂５
を施してＨＩＣとしていた。この方法であると電子機器
に実装した際、実装時の高さくり、）かクリップシード
４ａの形状上絶縁基板１の太きさより大きくなり、電子
機器の小形化を妨げていた。
最近、第２図に示すように、ス） Ｖ −）の外部リー
ド６ａＹ絶縁基板１にはんだ付けすることにより実装時
め高さＹＨＩＣの絶縁基板１の大きさくＬ２ ）とほば
同じにすることが盛んに行われているが、このス） Ｖ
−）の外部リード６ａは絶縁基板１Ｚクリツプリード
４ａのようにはさみ込めないため第１図のＨＩＣのよう
にはんだ槽内ヘデイツピングし、同時に外部リード６ａ
Ｙはんだ付けすることができない。したがって、はんだ
ゴテで外部リード６ａと絶縁基板１上の電極端子部２を
１個ずつはんだ付けしていた。
ド６ａＹ絶縁基板１にはんだ付けすることにより実装時
め高さＹＨＩＣの絶縁基板１の大きさくＬ２ ）とほば
同じにすることが盛んに行われているが、このス） Ｖ
−）の外部リード６ａは絶縁基板１Ｚクリツプリード
４ａのようにはさみ込めないため第１図のＨＩＣのよう
にはんだ槽内ヘデイツピングし、同時に外部リード６ａ
Ｙはんだ付けすることができない。したがって、はんだ
ゴテで外部リード６ａと絶縁基板１上の電極端子部２を
１個ずつはんだ付けしていた。
しかしながら、この方法であると、はんだゴテによるは
んだ付けのために熟練した作業者が必要であること、い
くら熱線者でもはんだの量、はんだ付けする時間、はん
だゴテ先の摩耗によるはんだ付は温度の変化等、微細な
コントロールに限界があり、品質のバラツキが犬である
こと、また、１個１個のはんだ付けおよび手直しにより
、多大のはんだ付は作業時間を費やしＩ（Ｉ Ｃが晶価
なものとなる等の欠点があった。
んだ付けのために熟練した作業者が必要であること、い
くら熱線者でもはんだの量、はんだ付けする時間、はん
だゴテ先の摩耗によるはんだ付は温度の変化等、微細な
コントロールに限界があり、品質のバラツキが犬である
こと、また、１個１個のはんだ付けおよび手直しにより
、多大のはんだ付は作業時間を費やしＩ（Ｉ Ｃが晶価
なものとなる等の欠点があった。
この発明は、上記の欠点を除去するためになされたもの
で、ストＶ−）の外部リードヶ用い、この外部リードを
はんだ付けするのに複数の切り込み部を有する帯状はん
だを用い、かつ、熱雰囲気中ではんだ付けを行うように
したものである。
で、ストＶ−）の外部リードヶ用い、この外部リードを
はんだ付けするのに複数の切り込み部を有する帯状はん
だを用い、かつ、熱雰囲気中ではんだ付けを行うように
したものである。
第３図はこの発明の一実施例を説明するための図で、絶
縁基板１の電極端子部２にス）Ｌ／−）の外部リード６
ａＹはんだ付けしたものである。すなわち、はんだ付は
後の必要なはんだ量をあらかじめめ、第、４図のような
帯状はんだＴの厚みと外部リード６ａのピッチＷに曾わ
せて切り込み部７ａ’Ｙ入れはんだ部Ｔｂを形成する。
縁基板１の電極端子部２にス）Ｌ／−）の外部リード６
ａＹはんだ付けしたものである。すなわち、はんだ付は
後の必要なはんだ量をあらかじめめ、第、４図のような
帯状はんだＴの厚みと外部リード６ａのピッチＷに曾わ
せて切り込み部７ａ’Ｙ入れはんだ部Ｔｂを形成する。
そして、幅の狭い部分ＩＣは雰囲気中の熱ではんだをと
かす時、この部分が真先にとげるよう、かつ、取り扱い
に耐えうる程度にできるだけ細くする。幅の狭い部分７
ｃ’？：あまり狭くすると帯状はんだを取り扱う時、こ
の部分で曲ったり折れたりするのでこの幅を適当に選択
する必要がある。このような帯状はんだ７のはんだ部７
ｂが絶縁基板１の電極端子部２にそれぞれ位置するよう
に仮止めし、このはんだ部７ｂの上に外部リード６ａＹ
適宜の治具を用いて重ねる。
かす時、この部分が真先にとげるよう、かつ、取り扱い
に耐えうる程度にできるだけ細くする。幅の狭い部分７
ｃ’？：あまり狭くすると帯状はんだを取り扱う時、こ
の部分で曲ったり折れたりするのでこの幅を適当に選択
する必要がある。このような帯状はんだ７のはんだ部７
ｂが絶縁基板１の電極端子部２にそれぞれ位置するよう
に仮止めし、このはんだ部７ｂの上に外部リード６ａＹ
適宜の治具を用いて重ねる。
第５図はこの発明に用いる外部リードの一例を示す外形
図である。この例は外部リード６ａがフＶ−ム状に連な
ったもので、第６図に示すように組立て時、取り扱いや
すいようにしである。すなわち、まず電子部品を実装し
た絶縁基板１の電極端子部２の表面に第４図に示した（
ｆ）状はんだ７のはんだ部７ｋｌ絶縁基板１の電極端子
部２にスポット溶接または熱圧着等で仮止めし、さらに
第５図のような外部リード６ａ’＆有するフＶ−ム状外
部リード６を重ねる。
図である。この例は外部リード６ａがフＶ−ム状に連な
ったもので、第６図に示すように組立て時、取り扱いや
すいようにしである。すなわち、まず電子部品を実装し
た絶縁基板１の電極端子部２の表面に第４図に示した（
ｆ）状はんだ７のはんだ部７ｋｌ絶縁基板１の電極端子
部２にスポット溶接または熱圧着等で仮止めし、さらに
第５図のような外部リード６ａ’＆有するフＶ−ム状外
部リード６を重ねる。
上記第６図に示したような仮組立てしたものを赤外線、
熱風等、熱雰囲気中におく。すると、電極端子部２上の
はんだ部１ｂは外部リード６ａ。
熱風等、熱雰囲気中におく。すると、電極端子部２上の
はんだ部１ｂは外部リード６ａ。
およびはんだ部７ｂのはんだ量が多いため熱容量が太き
（、真先にはんだがと（するのは帯状はんだ７０幅の狭
い部分ＩＣであり、帯状はんだ７か適量、かつ、均等に
分割される。その後、時間か経つと電極端子部２のはん
だ部１ｂもとげ、外部リード６ａと電極端子部２とがは
んだ付げされる。
（、真先にはんだがと（するのは帯状はんだ７０幅の狭
い部分ＩＣであり、帯状はんだ７か適量、かつ、均等に
分割される。その後、時間か経つと電極端子部２のはん
だ部１ｂもとげ、外部リード６ａと電極端子部２とがは
んだ付げされる。
この熱雰囲気には、赤外線ヲ用いた連続炉、Ｎ２や、Ｎ
２ とＮ２との７オーミングガスを雰囲気とした連続炉
、もしくは空気中でのヒータを用いた連続炉を使用すれ
ばはんだ付けが自動化できる。
２ とＮ２との７オーミングガスを雰囲気とした連続炉
、もしくは空気中でのヒータを用いた連続炉を使用すれ
ばはんだ付けが自動化できる。
そして、外部リード６ａのはんだ付は終了後、外装樹脂
５を施せば目的とするＨＩＣが得られる。
５を施せば目的とするＨＩＣが得られる。
以上説明したように、この発明によれば、はんだ部のは
んだ量も帯状はんだの厚みと切り込み量により適量、か
つ、均等にコントロールでき、温度もはんだ付は炉の温
度調節で管理できるので品質の安定した製品ができるだ
けでなく、はんだ付けの熟練作業者も必要なく、したか
って、はんだ付は作業時間も短縮でき、自動化、量産化
ができるので安価な混成集積回路を供給することができ
る利点がある。
んだ量も帯状はんだの厚みと切り込み量により適量、か
つ、均等にコントロールでき、温度もはんだ付は炉の温
度調節で管理できるので品質の安定した製品ができるだ
けでなく、はんだ付けの熟練作業者も必要なく、したか
って、はんだ付は作業時間も短縮でき、自動化、量産化
ができるので安価な混成集積回路を供給することができ
る利点がある。
第１図は従来のＨＩＣの一部を破断した外形図、第２図
は従来の他のＨＩＣの一部を破断した外形図、第３図は
この発明によりはんだ付１すしたＨＩＣの外形図、第４
図はこの発明に使用する帯状はんだの形状例を示す図、
第５図はフンーム状外部リードの外形図、第６図はこの
発明の他の実施例で、第５図のはんだを仮止めした状態
の仮組立図である。 図中、１は絶縁基板、２は電極端子部、５は外装樹脂、
６ａは外部リード、Ｉは帯状はんだ、７ａは切り込み部
、７ｂははんだ部、７ｃは幅の狭い部分である。 なお、図中の同一符号は同一または相当部分を示す。 代理人 大 老僧 雄 （外２名） 第１図 第３図 第６図 第２図 第４図 ａ 第５図
は従来の他のＨＩＣの一部を破断した外形図、第３図は
この発明によりはんだ付１すしたＨＩＣの外形図、第４
図はこの発明に使用する帯状はんだの形状例を示す図、
第５図はフンーム状外部リードの外形図、第６図はこの
発明の他の実施例で、第５図のはんだを仮止めした状態
の仮組立図である。 図中、１は絶縁基板、２は電極端子部、５は外装樹脂、
６ａは外部リード、Ｉは帯状はんだ、７ａは切り込み部
、７ｂははんだ部、７ｃは幅の狭い部分である。 なお、図中の同一符号は同一または相当部分を示す。 代理人 大 老僧 雄 （外２名） 第１図 第３図 第６図 第２図 第４図 ａ 第５図
Claims (1)
- 絶縁基板上に電子回路部品を実装し２、前記絶縁基板上
の複数の電極端子部に外部リードヶそれぞれはんだ付け
する混成集積回路の製造方法において、前記複数の電極
端子部のピッチと同一のピンチで前記複数の電極端子部
に対応する数のはんだ部を形成する複数の切り込み部を
有する帯状はんだを前記電極端子部に仮止めし、前記は
んだ部の上に前記外部リードをそれぞれ重ねた後、熱雰
囲中にてはんだ付けすること′ｆｔ特徴とする混成集積
回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17145583A JPS6062145A (ja) | 1983-09-16 | 1983-09-16 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17145583A JPS6062145A (ja) | 1983-09-16 | 1983-09-16 | 混成集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6062145A true JPS6062145A (ja) | 1985-04-10 |
Family
ID=15923419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17145583A Pending JPS6062145A (ja) | 1983-09-16 | 1983-09-16 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6062145A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63304588A (ja) * | 1987-02-05 | 1988-12-12 | オートスプライス インコーポレーテッド | 導電端子装着方法および装置 |
| US20150055274A1 (en) * | 2013-08-20 | 2015-02-26 | Murata Manufacturing Co., Ltd. | Method for manufacturing terminal-strip-equipped electronic component and terminal-strip-equipped electronic component |
-
1983
- 1983-09-16 JP JP17145583A patent/JPS6062145A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63304588A (ja) * | 1987-02-05 | 1988-12-12 | オートスプライス インコーポレーテッド | 導電端子装着方法および装置 |
| US20150055274A1 (en) * | 2013-08-20 | 2015-02-26 | Murata Manufacturing Co., Ltd. | Method for manufacturing terminal-strip-equipped electronic component and terminal-strip-equipped electronic component |
| US9527150B2 (en) * | 2013-08-20 | 2016-12-27 | Murata Manufacturing Co., Ltd. | Method for manufacturing terminal-strip-equipped electronic component and terminal-strip-equipped electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4542438A (en) | Hybrid integrated circuit device | |
| US5421081A (en) | Method for producing electronic part mounting structure | |
| US4934582A (en) | Method and apparatus for removing solder mounted electronic components | |
| US5894984A (en) | Structure of electronic parts and method of soldering electronic parts to substrate | |
| JPS6062145A (ja) | 混成集積回路の製造方法 | |
| US3451122A (en) | Methods of making soldered connections | |
| USRE35549E (en) | Solderable lead | |
| JPH02144821A (ja) | ヒューズ形成方法 | |
| JPS5998538A (ja) | 半導体装置の製造方法 | |
| JP4225164B2 (ja) | 配線基板の製造方法 | |
| JPS60113449A (ja) | 難加工性ろう材付リ−ドピンの製造方法 | |
| JP3336999B2 (ja) | バンプシートとこれを用いたバンプ形成装置及びバンプ形成方法 | |
| JPS60138991A (ja) | リ−ド端子用ろう材付帯材 | |
| JPS59207690A (ja) | 集積回路素子の実装方法 | |
| JPS5856428A (ja) | 半導体装置 | |
| JPS59117238A (ja) | 半導体装置の製造方法 | |
| JP3063587B2 (ja) | 電子部品および電子部品の製造方法 | |
| JPH081919B2 (ja) | ワイヤボンデイング方法 | |
| JPH01198039A (ja) | 電子回路装置の製造方法 | |
| JPH04268739A (ja) | 半導体装置の製造方法 | |
| JP2002353372A (ja) | 接合部品及び実装基板 | |
| JPH04284634A (ja) | チップマウント方法 | |
| JPH11136079A (ja) | 音叉型水晶振動子 | |
| JPH0521686A (ja) | 樹脂封止型半導体装置および樹脂封止型半導体装置の半田接合方法 | |
| JPH0351268B2 (ja) |