JPS6063936A - リ−ドフレ−ムの処理方法 - Google Patents

リ−ドフレ−ムの処理方法

Info

Publication number
JPS6063936A
JPS6063936A JP59137151A JP13715184A JPS6063936A JP S6063936 A JPS6063936 A JP S6063936A JP 59137151 A JP59137151 A JP 59137151A JP 13715184 A JP13715184 A JP 13715184A JP S6063936 A JPS6063936 A JP S6063936A
Authority
JP
Japan
Prior art keywords
frame
lead frame
tab
continuous
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59137151A
Other languages
English (en)
Inventor
Tsutomu Mimata
巳亦 力
Takeshi Shimizu
猛 清水
Masakazu Ozawa
小沢 正和
Osamu Sumiya
修 角谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59137151A priority Critical patent/JPS6063936A/ja
Publication of JPS6063936A publication Critical patent/JPS6063936A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はり−ド7レームの処理方法、特にIC,LS
Iの一貫組立法におけるリードフレームの処理方式に関
する。たとえば、フープ状の連続リードフレームを用い
て、ベレットボンディング、ワイヤボンディングおよび
封止を行なう技術は特開昭50−79264号1%開昭
52−106685号および特開昭53〜26670号
に示めされている。
樹脂封止型半導体装置の組立方法においては、半導体ウ
ェハ状態で素子領域を加工し1分断したベレット単体(
チップ)K対して複数のリードを一体に形成したリード
フレームを用意し、各リードフレーム上にペレットをボ
ンディングし、このペレットの電極とリードとをワイヤ
ボンディングし、さらにペレットとリードの一部を封止
する樹脂モールドを行なう一連の組立工程を必要とし。
従来はこれら組立作業を各工程ごとに独立した自動機械
により行なっている。近年、上記組立工程間を連続させ
組立作業の一貫化が図られているが、その場合各組立工
程におけるリードフレームの供給方法が問題となる。
一般に組立機械へのリードフレームの供給手段として(
1)リードフレームを複数のベレット単体に対応する適
当な長さに切断した短尺フレームとして供給するー(2
)フープ状の連続フレームとして連続供給する等の2種
の方法がある。上記(1)はフレーム供給作業の自動化
に困難が伴う、上記(21はフレームが連続体であるた
め作業の中断1品種交換が必要な場合に対処できず、全
工程を一貫した場合に工程間のストックをとりにくい等
の点でそれぞれ欠点があった。
本発明は上記した従来技術の問題点を解消するべくなさ
れたもので、その目的は半導体装置の組立作業の一貫化
のために適合したリードフレーム供給方式の提供にある
上記目的を達成するための本発明の一実施例は一リード
フレームを供給する初期段階では連続フレームの状態で
連続移送し1次の段階では組立作業に応じた適当な長さ
にフレームを切断した定尺フレームの状態で連続移送す
ることを要旨とする。
第1図は本発明の対象となる樹脂封止型IC組立プロセ
スを示し、第2図はそれに使用する一貫組立装置を示す
(5) フレームローディング。第3図1aに示すごと
きリールに巻いた長尺のリードフレーム1aをフレーム
ローダ2により連続的に繰出し、−貫組立装置の水平な
フレーム移送面にそって2列に配列しながらフレーム1
ステーシヨンごとに間欠的に移送する。
(Bl タブ下げ。第4図(at(b!を参照し、リー
ドフレームにおけるペレット付は部となるタブTをリー
ド面よりも低くなるようにフレームの間欠的移送に従っ
てタブ下げプレス3を動作させてタブ11’−ドの一部
を曲げることでタブ下げを行なう。
(0フレーム切断工。連続リードフレーム1を切断プレ
ス4により定尺1例えば第3図1bに示すような35連
の中尺に切断する。この長尺のリードフレームはフレー
ム間欠移送装置により一貫組立装置のフレーム移送面に
そってフレーム1ステーシヨンごとに間欠的移送される
■)銀ペースト付け。間欠移送されるフレームのタブ面
に対し、銀ペースト付は装置5を動作させて銀ペースト
を塗布する。
■ ベレット取出し。半導体ウェハをスクライブして、
各素子を含む単体チップに分割したものを用意し、この
中から、チップ(ベレット)を個々に取出してリードフ
レームの移送ラインにのせる。
■ ベレットボンディング。ベレットボンダ6を動作し
、ベレットを1個ずつフレームにおけるタブ面に位置決
めし、「こすり付け」及び加熱によリペレノト付けを行
なう。
(G) ワイヤボンディング。フレーム上におけるベレ
ットの上部電極と対応リードとの間を1対のワイヤボン
ダ7a 、7bを動作してワイヤ付けを行なう。
■ バッファ。ペレット付は及びワイヤ付けの完了した
長尺のフレーム(35連)を1個ごと上下に動作するス
トッカ8に送入し、複数段に収納するとともに、一方で
長尺のフレームを1個ごと次の工程のピッチに合せて送
出する。
(Il 予備加熱。プレヒータ9により長尺のフレーム
を樹脂モールドに適合する温度まで加熱する。
(J) 樹脂モールド。予備加熱されたフレームを成形
装置10の上下型内にセットし、上下型を閉じて樹脂を
圧力導入しペレ7)を包含する樹脂モールドを行ない、
その後型を開いてモールド品を取出す。
(6) フレーム切断■。モールドされた長尺のフレー
ムを切断プレス11によりさらに短い定尺1例えば第3
図10に示すような7連の短尺フレームに切断する。こ
の後、フレームローダにより短尺フレームを複数段の状
態でマガジンに収容する。
以上実施例で述べた構成によれば、工程A−Bを連続フ
レームの状態、工程C−Jを長尺のフレームの状態、に
以後を短尺のフレームの状態で組立作業が行われるよう
になっている。
ここで従来の分割フレーム方式と連続フレーム方式をI
Cの組立〜モールドー貫化における各作業項目について
その適不適を比較した表を掲げる。
(衾) このように作業項目によって連続フレームと定尺フレー
ムとでそれぞれ一長一短があるが1本発明の構成によれ
ば、汚染の少ない状態での保存供給自動化の容易な連続
フレームと個々の作業性やストックの面で有利な長短穴
の定尺フレームの両方の利点を得ることができ、ベレッ
ト付はワイヤ付は及び樹脂モールドを含む一貫装置を使
用する複雑なラインにおいて高度な信頼性と作業性とが
実現できると期待される。
本発明は前記実施例に限定されるものではない。
例えばリードフレームの長・短尺の長さは組立作業の内
容に応じて最も適当な長さに規定すればよい。
本発明はリードフレームの供給、それ自体に対する加工
、リードフレームへのペレット等を組込み、その状態で
の加工を含む連続一貫作業において適用できるものであ
る。
【図面の簡単な説明】
第1図は本発明による一実施例の一貫組立プロセスを示
すブロック線図−第2図は本発明に使用される一貫組立
装置を示す斜視図、第3図は本発明におけるリードフレ
ームの形態を示し、(a)は正面図+ (bl 、 (
c)は平面図、第4図はリードフレームを拡大した形態
を示し、(a)は平面図、(b)は断面図である。 ■・・・リードフレーム、2・・・7レームロータ、3
・・・4プ下げプレス、4・・・切断プレス、5・・・
銀ペースト付は装置、6・ペレットボンダ、7a、7b
・・ワイヤポンダ、8・・・ストッカ、9・・・プレヒ
ータ。 lO・・・樹脂成形機、11・・・切断プレス。 A・・7レーJ、o−ディング−B・・タブ下げ、C・
・−フL’−1−切MI、D・・・釧ベース)付け、E
・・・ベレット取出し−F・・・ペレットボンディング
、G・・・ワイヤボンデインク、H・・・バッファ、I
・・・予備加熱、J・・・樹脂モールド、K・・フレー
ム切断■。 代理人 弁理士 高 橋 明 夫

Claims (1)

  1. 【特許請求の範囲】 J、以下の工程よりなるリードフレームの処理方法: (a) 複数のリードを一体に形成したリードフレーム
    セルを連続体として供給する工程 (bl 上記リードフレームセルの電子素子を載置すべ
    き部分とその他の部分の相対位置を調整する工程 (cl 上記連続体を所定の長さに切断する工程
JP59137151A 1984-07-04 1984-07-04 リ−ドフレ−ムの処理方法 Pending JPS6063936A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59137151A JPS6063936A (ja) 1984-07-04 1984-07-04 リ−ドフレ−ムの処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59137151A JPS6063936A (ja) 1984-07-04 1984-07-04 リ−ドフレ−ムの処理方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP15854878A Division JPS5586124A (en) 1978-12-25 1978-12-25 Assembly method for semiconductor device

Publications (1)

Publication Number Publication Date
JPS6063936A true JPS6063936A (ja) 1985-04-12

Family

ID=15192008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59137151A Pending JPS6063936A (ja) 1984-07-04 1984-07-04 リ−ドフレ−ムの処理方法

Country Status (1)

Country Link
JP (1) JPS6063936A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6331029A (ja) * 1986-07-24 1988-02-09 Eiichi Yamaga 固定記録媒体用光記録、再生装置
US5549716A (en) * 1991-09-02 1996-08-27 Tdk Corporation Process for manufacturing integrated circuits using an automated multi-station apparatus including an adhesive dispenser and apparatus therefor
US6156078A (en) * 1991-09-16 2000-12-05 Sgs-Thomson Microelectronics Sdn. Bhd. Testing and finishing apparatus for integrated circuit package units

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6331029A (ja) * 1986-07-24 1988-02-09 Eiichi Yamaga 固定記録媒体用光記録、再生装置
US5549716A (en) * 1991-09-02 1996-08-27 Tdk Corporation Process for manufacturing integrated circuits using an automated multi-station apparatus including an adhesive dispenser and apparatus therefor
US6156078A (en) * 1991-09-16 2000-12-05 Sgs-Thomson Microelectronics Sdn. Bhd. Testing and finishing apparatus for integrated circuit package units

Similar Documents

Publication Publication Date Title
US5549716A (en) Process for manufacturing integrated circuits using an automated multi-station apparatus including an adhesive dispenser and apparatus therefor
JPS61125062A (ja) ピン取付け方法およびピン取付け装置
US5541447A (en) Lead frame
JP2924760B2 (ja) ダイボンディング装置
JPS6063936A (ja) リ−ドフレ−ムの処理方法
JPS6063937A (ja) 電子部品の組立装置
US3982317A (en) Method for continuous assembly and batch molding of transistor packages
JP2619123B2 (ja) 半導体製造装置
US5347709A (en) Method of making lead frame
JPS63947B2 (ja)
JP3018881B2 (ja) リードフレームへのフィルム貼付け方法及びリードフレームへのチップ貼付け方法
US20010017182A1 (en) Method of preventing roping phenomenon of bonding paste for bonding die on lead frame
KR100479243B1 (ko) 전기도금된리드를가진반도체장치의제조방법
CN215220716U (zh) 多基岛芯片封装结构
JPS59105328A (ja) ダイボンダ−用ロ−材供給装置
JPH0237729A (ja) 半導体装置の製造方法
JPH10175064A (ja) 半田付け方法およびそれに使用される半田付け材
JPH11204669A (ja) Icチップの加工方法及びバーニング機構を備えたレーザーマーク装置
JP2672787B2 (ja) 半導体装置の製造方法
JPH0235743A (ja) 半導体装置の製造装置
JPS6344998Y2 (ja)
KR100517329B1 (ko) 테이프 스크랩 절감형 리드프레임 테이핑 장치 및 테이프부착방법
JP3394667B2 (ja) 半導体製造装置
JPS63120450A (ja) 半導体装置の製造方法およびこれに用いるリ−ドフレ−ム
JPH01175757A (ja) 半導体装置の製造方法