JP3957341B2 - 複合半導体装置 - Google Patents
複合半導体装置 Download PDFInfo
- Publication number
- JP3957341B2 JP3957341B2 JP11948796A JP11948796A JP3957341B2 JP 3957341 B2 JP3957341 B2 JP 3957341B2 JP 11948796 A JP11948796 A JP 11948796A JP 11948796 A JP11948796 A JP 11948796A JP 3957341 B2 JP3957341 B2 JP 3957341B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- thickness
- insulating substrate
- outer peripheral
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の属する技術分野】
本発明は、放熱板上に半田固着される絶縁基板表面に形成された導体パターンに、半導体チップ等の回路部品が搭載される複合半導体装置に関し、特に導体パターンの構成に関するものである。
【０００２】
【従来の技術】
この種の複合半導体装置として、概略以下のように構成されたものがある。
即ち、放熱板の上に絶縁基板を半田固着し、該絶縁基板の上面には半導体チップ、回路を構成する電子部品、これらを接続する端子等の回路部品が搭載・固着されている。また、放熱板の外周には絶縁ケースが固着され、該放熱板上に搭載された絶縁基板、半導体チップ、電子部品、端子等の回路部品が樹脂の充填によって封止された構造となっている。
上記のような複合半導体装置における構成部品の１つである絶縁基板のみを取り出して模式的に示したのが図３及び図４であり、図３はその平面図、図４は図３におけるＢ−Ｂ線に沿う断面図である。
【０００３】
すなわち、これらの図において、絶縁基板１は窒化アルミニウム等の材料により形成され、その上面側には厚さ０．２〜０．３ｍｍ程度の導体パターン２が形成されている。この導体パターン２は銅板等の良導電材料から成り、該導体パターン２の各部の面積は、その部分に搭載される電子部品、例えば半導体チップ３の電流容量の大きさに対応して設計されている。すなわち、例えば、半導体チップ３の電流容量が大きければ、その専有面積も相対的に大きく形成されている。なお、上記絶縁基板１の下面側には、図示を省略した放熱板に半田固着するための金属層４が０．２〜０．３ｍｍ程度の厚さで形成されている。
【０００４】
【発明が解決しようとする課題】
従来の絶縁基板１上に形成される導体パターン２は、その板厚を厚くすることにより断面積を増加させ、搭載される電子部品の電流容量に対応させようとしても絶縁基板１自体に、運転時の熱等により機械的ストレスを加えることになるので、必要とする板厚とすることが困難であった。この機械的ストレスによって、導体パターン２の外周部が剥がれ易くなる問題もあった。
一方、板厚は従来のままで、導体パターン２の幅を広くして断面積を大きくしようとすると、絶縁基板１全体の大きさが大きくなり、装置全体の小型化の要請や製造コスト低減の要請に応えられないという問題もあった。
【０００５】
【発明の目的】
本発明は、上記のような課題を解決するためになされたもので、絶縁基板自体に必要以上に機械的ストレスを加えず、導体パターンの幅を広くすることなく断面積を大きくして大電流を流すことができ、しかも小型化の要請や製造コスト低減の要請に十分応え得る複合半導体装置を提供することを目的とするものである。
【０００６】
【課題を解決するための手段】
請求項１に記載の発明によれば、放熱板に半田固着するための金属層を絶縁基板の裏面に形成し、半導体チップおよび端子を搭載するための導体パターンを絶縁基板の表面に形成した複合半導体装置において、
半導体チップを搭載するための半導体チップ用導体パターンの外周部の厚さが半導体チップ用導体パターンの中央部の厚さよりも薄くなり、かつ、端子を搭載するための端子用導体パターンの外周部の厚さと、端子用導体パターンの中央部の厚さとが等しくなるように、半導体チップ用導体パターンと端子用導体パターンとで外周部の断面形状を異ならせ、
半導体チップ用導体パターンの外周部の厚さと、端子用導体パターンの外周部および中央部の厚さとをほぼ等しくしたことを特徴とする複合半導体装置が提供される。
請求項２に記載の発明によれば、前記絶縁基板を窒化アルミニウムによって形成したことを特徴とする請求項１に記載の複合半導体装置が提供される。
【０００７】
【発明の実施の形態】
以下に、本発明の実施の形態を図１及び図２を参照して説明する。なお、図１は本発明の複合半導体装置の構成部品の１つである絶縁基板の平面図であり、図２は図１におけるＡ−Ａ線に沿う断面図である。これらの図において、絶縁基板１にはその表面に、従来と同様に導体パターン２０が形成されるが、半導体チップ３等の電流容量の大きい電子部品を搭載する導体パターン２１は、その外周部２２がその中央部２３よりも厚さが薄くなるように形成される。なお、絶縁基板１の裏面には、従来と同様に図示を省略した放熱板に半田固着するための金属層４が形成される。
【０００８】
上記のように導体パターン２１を形成した絶縁基板１を用いて、複合半導体装置を組み立てれば、導体パターン２１の外周部２２がその中央部２３よりも厚さが薄く形成されているので、装置の運転時等に加わる熱等による機械的ストレスを小さくすることができ、外周部からの剥がれも防止できる。また、導体パターン自体の幅を広くすることなく断面積を大きくすることができ、大電流を流せる利点を生じる。さらに、絶縁基板１を大きくする必要がないので、小型化の要請及び製造コストの低減にも十分寄与することができる。
次に、本発明の実施例について、上記図２を参照して説明する。
【０００９】
【実施例】
図２の絶縁基板１において、半導体チップ３等の電流容量の大きい電子部品を搭載する導体パターン２１の各部の厚さを次のように設定した。端子等の通常の構成部品が搭載される導体パターン２０の厚さを０．２〜０．３ｍｍとし、半導体チップ３等の電流容量の大きい電子部品を搭載する導体パターン２１の外周部２２の厚さを０．２〜０．３ｍｍに設定した。また、導体パターン２１の中央部２３の厚さを０．５ｍｍに設定した。これにより外周部２２の厚さは中央部２３の厚さに比較して０．２〜０．３ｍｍ薄く形成されることになり、この絶縁基板１を用いて従来と同様に複合半導体装置を組み立てることにより上記のような効果が得られた。
【００１０】
【発明の効果】
以上のように、本発明によれば、絶縁基板の外周部の厚さを中央部の厚さよりも薄く形成するようにしたので、絶縁基板の機械的ストレスを小さくすることができ、かつ、導体パターンの外周部の剥がれも防止できる。また、当該絶縁基板に形成される導体パターンの幅を広くすることなく断面積を大きくすることができる。その結果、絶縁基板を大きさを特に大きくする必要がなく小型化の要請及び製造コストの低減の要請にも応えることができるなどの効果がある。
【図面の簡単な説明】
【図１】本発明の複合半導体装置に使用される絶縁基板の平面図である。
【図２】図１におけるＡ−Ａ線に沿う断面図である。
【図３】従来の複合半導体装置に使用される絶縁基板の平面図である。
【図４】図３におけるＢ−Ｂ線に沿う断面図である。
【符号の説明】
１ 絶縁基板
３ 半導体チップ
４ 金属層
２１ 導体パターン
２２ 外周部
２３ 中央部
Claims (2)
- 放熱板に半田固着するための金属層を絶縁基板の裏面に形成し、半導体チップおよび端子を搭載するための導体パターンを絶縁基板の表面に形成した複合半導体装置において、
半導体チップを搭載するための半導体チップ用導体パターンの外周部の厚さが半導体チップ用導体パターンの中央部の厚さよりも薄くなり、かつ、端子を搭載するための端子用導体パターンの外周部の厚さと、端子用導体パターンの中央部の厚さとが等しくなるように、半導体チップ用導体パターンと端子用導体パターンとで外周部の断面形状を異ならせ、
半導体チップ用導体パターンの外周部の厚さと、端子用導体パターンの外周部および中央部の厚さとをほぼ等しくしたことを特徴とする複合半導体装置。 - 前記絶縁基板を窒化アルミニウムによって形成したことを特徴とする請求項１に記載の複合半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11948796A JP3957341B2 (ja) | 1996-04-18 | 1996-04-18 | 複合半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11948796A JP3957341B2 (ja) | 1996-04-18 | 1996-04-18 | 複合半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09283703A JPH09283703A (ja) | 1997-10-31 |
| JP3957341B2 true JP3957341B2 (ja) | 2007-08-15 |
Family
ID=14762496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11948796A Expired - Lifetime JP3957341B2 (ja) | 1996-04-18 | 1996-04-18 | 複合半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3957341B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009033029A1 (de) * | 2009-07-02 | 2011-01-05 | Electrovac Ag | Elektronische Vorrichtung |
| DE112015005654T5 (de) | 2014-12-18 | 2017-08-31 | Mitsubishi Electric Corporation | Isolierte Leiterplatte, Leistungsmodul und Leistungseinheit |
| JP6639740B1 (ja) * | 2018-03-06 | 2020-02-05 | 三菱電機株式会社 | 半導体装置、電力変換装置及び半導体装置の製造方法 |
-
1996
- 1996-04-18 JP JP11948796A patent/JP3957341B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09283703A (ja) | 1997-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
| CA1201820A (en) | Semiconductor integrated circuit including a lead frame chip support | |
| KR101037997B1 (ko) | 반도체 다이 패키지와 반도체 다이 패키지용 기판 그리고 이들의 형성 방법, 및 리드 프레임 구조물의 제조 방법 및 처리 방법 | |
| EP0863549B1 (en) | Semiconductor device comprising a wiring substrate | |
| KR20020020169A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2004071670A (ja) | Ｉｃパッケージ、接続構造、および電子機器 | |
| US5773895A (en) | Anchor provisions to prevent mold delamination in an overmolded plastic array package | |
| US6034437A (en) | Semiconductor device having a matrix of bonding pads | |
| US5528458A (en) | Integrated circuit device and its manufacturing method | |
| JPH05304248A (ja) | 半導体装置 | |
| JP3823636B2 (ja) | 半導体チップモジュール及びその製造方法 | |
| US6833512B2 (en) | Substrate board structure | |
| JP3370498B2 (ja) | 半導体装置用基板 | |
| US5898128A (en) | Electronic component | |
| JP3957341B2 (ja) | 複合半導体装置 | |
| JP3549316B2 (ja) | 配線基板 | |
| EP0942635B1 (en) | A power semiconductor device for "flip-chip" connections | |
| JPH08148647A (ja) | 半導体装置 | |
| JP3297959B2 (ja) | 半導体装置 | |
| US6995082B2 (en) | Bonding pad of a semiconductor device and formation method thereof | |
| JPH104167A (ja) | 半導体装置 | |
| JPH06132441A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US6312975B1 (en) | Semiconductor package and method of manufacturing the same | |
| JPH05129505A (ja) | 電子回路素子搭載用リードフレーム | |
| JP2532400Y2 (ja) | ハイブリットｉｃ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061226 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061226 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070129 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070502 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070508 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140518 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |