JPH09283703A - 複合半導体装置 - Google Patents

複合半導体装置

Info

Publication number
JPH09283703A
JPH09283703A JP11948796A JP11948796A JPH09283703A JP H09283703 A JPH09283703 A JP H09283703A JP 11948796 A JP11948796 A JP 11948796A JP 11948796 A JP11948796 A JP 11948796A JP H09283703 A JPH09283703 A JP H09283703A
Authority
JP
Japan
Prior art keywords
insulating substrate
conductor pattern
semiconductor device
composite semiconductor
thinner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11948796A
Other languages
English (en)
Other versions
JP3957341B2 (ja
Inventor
Eigo Fukuda
永吾 福田
Akira Komiya
明 小宮
Saburo Mori
三郎 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Inter Electronics Corp
Original Assignee
Nihon Inter Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Inter Electronics Corp filed Critical Nihon Inter Electronics Corp
Priority to JP11948796A priority Critical patent/JP3957341B2/ja
Publication of JPH09283703A publication Critical patent/JPH09283703A/ja
Application granted granted Critical
Publication of JP3957341B2 publication Critical patent/JP3957341B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 絶縁基板自体に必要以上に機械的ストレスを
加えず、導体パターンの幅を広くすることなく断面積を
大きくして大電流を流すことができ、しかも小型化の要
請や製造コスト低減の要請に十分応え得るようにする。 【解決手段】 絶縁基板１の裏面には、放熱板に半田固
着するための金属層４を有し、該基板１の表面には、半
導体チップ３等が搭載されるようにした複合半導体装置
において、前記絶縁基板１の表面に、その外周部２２が
その中央部２３よりも厚さが薄い導体パターン２１を形
成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、放熱板上に半田固
着される絶縁基板表面に形成された導体パターンに、半
導体チップ等の回路部品が搭載される複合半導体装置に
関し、特に導体パターンの構成に関するものである。
【０００２】
【従来の技術】この種の複合半導体装置として、概略以
下のように構成されたものがある。即ち、放熱板の上に
絶縁基板を半田固着し、該絶縁基板の上面には半導体チ
ップ、回路を構成する電子部品、これらを接続する端子
等の回路部品が搭載・固着されている。また、放熱板の
外周には絶縁ケースが固着され、該放熱板上に搭載され
た絶縁基板、半導体チップ、電子部品、端子等の回路部
品が樹脂の充填によって封止された構造となっている。
上記のような複合半導体装置における構成部品の１つで
ある絶縁基板のみを取り出して模式的に示したのが図３
及び図４であり、図３はその平面図、図４は図３におけ
るＢ−Ｂ線に沿う断面図である。
【０００３】すなわち、これらの図において、絶縁基板
１は窒化アルミニウム等の材料により形成され、その上
面側には厚さ０．２〜０．３ｍｍ程度の導体パターン２
が形成されている。この導体パターン２は銅板等の良導
電材料から成り、該パターン２の各部の面積は、その部
分に搭載される電子部品、例えば半導体チップ３の電流
容量の大きさに対応して設計されている。すなわち、例
えば、半導体チップ３の電流容量が大きければ、その専
有面積も相対的に大きく形成されている。なお、上記絶
縁基板１の下面側には、図示を省略した放熱板に半田固
着するための金属層４が０．２〜０．３ｍｍ程度の厚さ
で形成されている。
【０００４】
【発明が解決しようとする課題】従来の絶縁基板１上に
形成される導体パターン２は、その板厚を厚くすること
により断面積を増加させ、搭載される電子部品の電流容
量に対応させようとしても絶縁基板１自体に、運転時の
熱等により機械的ストレスを加えることになるので、必
要とする板厚とすることが困難であった。この機械的ス
トレスによって、導体パターン２の外周部が剥がれ易く
なる問題もあった。一方、板厚は従来のままで、導体パ
ターン２の幅を広くして断面積を大きくしようとする
と、絶縁基板１全体の大きさが大きくなり、装置全体の
小型化の要請や製造コスト低減の要請に応えられないと
いう問題もあった。
【０００５】
【発明の目的】本発明は、上記のような課題を解決する
ためになされたもので、絶縁基板自体に必要以上に機械
的ストレスを加えず、導体パターンの幅を広くすること
なく断面積を大きくして大電流を流すことができ、しか
も小型化の要請や製造コスト低減の要請に十分応え得る
複合半導体装置を提供することを目的とするものであ
る。
【０００６】
【課題を解決するための手段】本発明の複合半導体装置
は、絶縁基板の裏面には、放熱板に半田固着するための
金属層を有し、該基板の表面の導体パターン上には、半
導体チップ等の回路部品が搭載されるようにした複合半
導体装置において、前記絶縁基板の表面に形成された導
体パターンが、その外周部がその中央部よりも厚さの薄
い導体パターンとなっていることを特徴とするものであ
る。
【０００７】
【発明の実施の形態】以下に、本発明の実施の形態を図
１及び図２を参照して説明する。なお、図１は本発明の
複合半導体装置の構成部品の１つである絶縁基板の平面
図であり、図２は図１におけるＡ−Ａ線に沿う断面図で
ある。これらの図において、絶縁基板１にはその表面
に、従来と同様に導体パターン２０が形成されるが、半
導体チップ３等の電流容量の大きい電子部品を搭載する
導体パターン２１は、その外周部２２がその中央部２３
よりも厚さが薄くなるように形成する。なお、絶縁基板
１の裏面には、従来と同様に図示を省略した放熱板に半
田固着するための金属層４が形成される。
【０００８】上記のように導体パターン２１を形成した
絶縁基板１を用いて、複合半導体装置を組み立てれば、
導体パターン２１の外周部２２がその中央部２３よりも
厚さが薄く形成されているので、装置の運転時等に加わ
る熱等による機械的ストレスを小さくすることができ、
外周部からの剥がれも防止できる。また、導体パターン
自体の幅を広くすることなく断面積を大きくすることが
でき、大電流を流せる利点を生じる。さらに、絶縁基板
１を大きくする必要がないので、小型化の要請及び製造
コストの低減にも十分寄与することができる。次に、本
発明の実施例について、上記図２を参照して説明する。
【０００９】
【実施例】図２の絶縁基板１において、半導体チップ３
等の電流容量の大きい電子部品を搭載する導体パターン
２１の各部の厚さを次のように設定した。端子等の通常
の構成部品の搭載される導体パターン２０の厚さを０．
２〜０．３ｍｍとすると、半導体チップ３等の電流容量
の大きい電子部品を搭載する導体パターン２１の外周部
の厚さを０．２〜０．３ｍｍに設定した。また、導体パ
ターン２１の中央部２３の厚さを０．５ｍｍに設定し
た。これにより外周部の厚さは中央部の厚さに比較して
０．２〜０．３ｍｍ薄く形成されることになり、この絶
縁基板１を用いて従来と同様に複合半導体装置を組み立
てることにより上記のような効果が得られた。
【００１０】
【発明の効果】以上のように、本発明によれば、絶縁基
板の外周部の厚さを中央部の厚さよりも薄く形成するよ
うにしたので、絶縁基板の機械的ストレスを小さくする
ことができ、かつ、導体パターンの外周部の剥がれも防
止できる。また、当該絶縁基板に形成される導体パター
ンの幅を広くすることなく断面積を大きくすることがで
きる。その結果、絶縁基板を大きさを特に大きくする必
要がなく小型化の要請及び製造コストの低減の要請にも
応えることができるなどの効果がある。
【図面の簡単な説明】
【図１】本発明の複合半導体装置に使用される絶縁基板
の平面図である。
【図２】図１におけるＡ−Ａ線に沿う断面図である。
【図３】従来の複合半導体装置に使用される絶縁基板の
平面図である。
【図４】図３におけるＢ−Ｂ線に沿う断面図である。
【符号の説明】
１ 絶縁基板 ３ 半導体チップ ４ 金属層 ２１ 導体パターン ２２ 外周部 ２３ 中央部

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 絶縁基板の裏面には、放熱板に半田固着
    するための金属層を有し、該基板の表面の導体パターン
    上には、半導体チップ等の回路部品が搭載されるように
    した複合半導体装置において、 前記絶縁基板の表面に形成された導体パターンが、その
    外周部がその中央部よりも厚さの薄い導体パターンとな
    っていることを特徴とする複合半導体装置。
  2. 【請求項２】 前記絶縁基板の表面の導体パターンが複
    数形成され、そのうちの少なくとも１つが、その外周部
    がその中央部よも厚さの薄い導体パターンとなっている
    ことを特徴とする請求項１に記載の複合半導体装置。
  3. 【請求項３】 上記絶縁基板が窒化アルミニウムから成
    ることを特徴とする請求項１又は請求項２に記載の複合
    半導体装置。
JP11948796A 1996-04-18 1996-04-18 複合半導体装置 Expired - Lifetime JP3957341B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11948796A JP3957341B2 (ja) 1996-04-18 1996-04-18 複合半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11948796A JP3957341B2 (ja) 1996-04-18 1996-04-18 複合半導体装置

Publications (2)

Publication Number Publication Date
JPH09283703A true JPH09283703A (ja) 1997-10-31
JP3957341B2 JP3957341B2 (ja) 2007-08-15

Family

ID=14762496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11948796A Expired - Lifetime JP3957341B2 (ja) 1996-04-18 1996-04-18 複合半導体装置

Country Status (1)

Country Link
JP (1) JP3957341B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6033522B1 (ja) * 2014-12-18 2016-11-30 三菱電機株式会社 絶縁回路基板、パワーモジュールおよびパワーユニット
JP6639740B1 (ja) * 2018-03-06 2020-02-05 三菱電機株式会社 半導体装置、電力変換装置及び半導体装置の製造方法
EP2449586B1 (de) * 2009-07-02 2020-10-21 Rogers Germany GmbH Elektronische vorrichtung

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2449586B1 (de) * 2009-07-02 2020-10-21 Rogers Germany GmbH Elektronische vorrichtung
JP6033522B1 (ja) * 2014-12-18 2016-11-30 三菱電機株式会社 絶縁回路基板、パワーモジュールおよびパワーユニット
CN107004644A (zh) * 2014-12-18 2017-08-01 三菱电机株式会社 绝缘电路基板、功率模块以及功率单元
US10170433B2 (en) 2014-12-18 2019-01-01 Mitsubishi Electric Corporation Insulated circuit board, power module and power unit
CN107004644B (zh) * 2014-12-18 2019-05-07 三菱电机株式会社 绝缘电路基板、功率模块以及功率单元
JP6639740B1 (ja) * 2018-03-06 2020-02-05 三菱電機株式会社 半導体装置、電力変換装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP3957341B2 (ja) 2007-08-15

Similar Documents

Publication Publication Date Title
US5440169A (en) Resin-packaged semiconductor device with flow prevention dimples
CA1201820A (en) Semiconductor integrated circuit including a lead frame chip support
JP4178880B2 (ja) モジュール部品
JP2004071670A (ja) Ｉｃパッケージ、接続構造、および電子機器
US6034437A (en) Semiconductor device having a matrix of bonding pads
US5600183A (en) Multi-layer film adhesive for electrically isolating and grounding an integrated circuit chip to a printed circuit substrate
JPH05304248A (ja) 半導体装置
US20060220188A1 (en) Package structure having mixed circuit and composite substrate
US20030136582A1 (en) Substrate board structure
JPH09172104A (ja) 半導体装置用基板
JP3957341B2 (ja) 複合半導体装置
JPH11233531A (ja) 電子部品の実装構造および実装方法
JP2831971B2 (ja) 半導体素子搭載用プリント配線板およびその製造方法
JPH08274228A (ja) 半導体搭載基板、電力用半導体装置及び電子回路装置
EP0942635B1 (en) A power semiconductor device for "flip-chip" connections
JPH0922970A (ja) 電子部品
JP2524482B2 (ja) Ｑｆｐ構造半導体装置
US7383630B2 (en) Method for making a circuit plate
JP3136274B2 (ja) 半導体装置
JPH036096A (ja) 回路基板
JPH1027869A (ja) 半導体装置用回路基板及びそれを使用した複合半導体 装置
JP2906635B2 (ja) 混成集積回路装置
JPH0897315A (ja) 表面実装型半導体装置
JPH06140535A (ja) テープキャリアパッケージ型半導体装置
JP3205272B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061226

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070123

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070129

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070502

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070508

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100518

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140518

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term