JP2004128510A - 向上された絶縁強度を有するパワー半導体モジュール - Google Patents
向上された絶縁強度を有するパワー半導体モジュール Download PDFInfo
- Publication number
- JP2004128510A JP2004128510A JP2003343149A JP2003343149A JP2004128510A JP 2004128510 A JP2004128510 A JP 2004128510A JP 2003343149 A JP2003343149 A JP 2003343149A JP 2003343149 A JP2003343149 A JP 2003343149A JP 2004128510 A JP2004128510 A JP 2004128510A
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- substrate
- semiconductor module
- metal layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】 基礎絶縁部の絶縁強度及び部分放電特性に対する、基板の縁領域の欠陥による影響、並びに、パワー半導体モジュールのケーシング内の基板の配置構成による影響を防止する。
【解決手段】 少なくとも1つのパワー半導体素子(24)が第1金属層(12)上に配設されていて、この第1金属層(12)が基板(10)の第1主面(10a)上に配設されていて、第2金属層(14)が基板(10)の第2主面(10b)上に配設されていて、基板(10)の第1主面(10a)上に他の導電層(16)が基板(10)の縁にて周回するように配設されていて、この導電層(16)が基板(10)の第2主面(10b)の金属層(14)と電気伝導接続されていること。
【選択図】 図1
【解決手段】 少なくとも1つのパワー半導体素子(24)が第1金属層(12)上に配設されていて、この第1金属層(12)が基板(10)の第1主面(10a)上に配設されていて、第2金属層(14)が基板(10)の第2主面(10b)上に配設されていて、基板(10)の第1主面(10a)上に他の導電層(16)が基板(10)の縁にて周回するように配設されていて、この導電層(16)が基板(10)の第2主面(10b)の金属層(14)と電気伝導接続されていること。
【選択図】 図1
Description
本発明は、例えば下記特許文献1から知られているようなパワー半導体モジュールに関する。
ベースプレートを有するこの種のパワー半導体モジュール、又は、冷却体上に直接的に取り付けるためのこの種のパワー半導体モジュールは、離散型パワースイッチ(例えばディスクセル、TO220)に比べ、ヒートシンクに対する内部絶縁部において大きな長所を提供する。従来技術において、ベースプレート又は冷却体に対するこの内部絶縁部は、両側で金属積層されているセラミック基板を使用することにより達成され、これらのセラミック基板は高い絶縁強度を大きな熱伝導度と結び付ける。またこれらのセラミック基板はパワー回路の効果的な構造を可能とし、その理由は、これらのセラミック基板が、基礎絶縁部、即ち周辺部に対する絶縁の他に、機能絶縁部、即ち構造化されていて構成要素の設けられている面上の様々な領域の絶縁部をも提供するためである。
使用される専門概念の定義は下記非特許文献1に示されている。
セラミック基板を有するパワー半導体モジュールは、例えば、下記特許文献1、下記特許文献2、下記特許文献3から知られている。またセラミック基板を有する圧力接触式の構造体は、例えば下記特許文献4から知られている。更に下記特許文献1からは、センサ及び/又は駆動回路のような追加的な構成要素が半導体モジュール内に組み込まれていることが知られている。
従来技術によるパワー半導体モジュールのこれらの全ての構成には、共通して、両側で金属積層されているセラミック基板が使用されていて、このセラミック基板は、例として、例えば下記特許文献5によるダイレクト・カッパー・ボンディング(DCB)法による酸化アルミニウム(Al2O3)と酸化銅との間のスピネル結合により、又は、アクティブロウ付け法である「アクティブ・メタル・ブレージング(AMB)」により製造されるものである。銅の他に金属層として基本的にはアルミニウムや銀も考えられる。セラミック材料としての窒化アルミニウム(AlN)との関連では、焼結プロセスによりアルミニウム層がセラミック材料上に設けられるという方法も開発されている。またこの際、このアルミニウム層上に後から追加的に例えば銅から成る他の金属層が設けられ得る。また様々な方法を用いて設けられた金属層を有する有機エポキシ基板も知られている。
更にこの種のパワー半導体モジュールにおいて典型的なことは、例えば、脱ガス後に重合されるシリコンゴムの単量体を有する充填物である。基本的にこのシリコンゴムにより機能絶縁部が製造されるが、このシリコンゴムは基板の縁領域にも設けられ、その理由は、そのほうが製造技術的により容易であり、シリコンゴムの比誘電率が空気の比誘電率よりも大きく、従って基礎絶縁部を達成するために縁領域がより細長く実施され得るためである。
通常、基礎絶縁部の絶縁強度には、機能絶縁部に対するよりも明らかに高い要求が成される。つまり基礎絶縁部のためのIEC1287は以下の数1で表される試験電圧を要求する:
この際、Umは、回路内で継続的に反復する最大の電圧を表す。電圧Uiso,rmsは構成要素の試験時に1分間のあいだ印加される。基礎絶縁部の絶縁能力にとって基板の縁領域の構成は決定的な要因である。
従来技術によるパワー半導体モジュールにおいて、両方の金属層は、プレート間に誘電体としてセラミックを有するプレートコンデンサのようにセラミック表面に作用する。典型的には第2金属層がベースプレート又は冷却体上に位置し、従って多くの場合は大地電位上に位置する。パワー半導体モジュールにおいて、パワー半導体素子も配設されている第1金属層は、少なくとも局部的に、数キロボルトに至るまでの電位上に位置する。基板の両側におけるこれらの金属層は縁に至るまでは配設されてなく、従って、金属化されていないこの縁領域はパワー半導体モジュールの基礎絶縁部の空気経路或いは漏れ経路として機能する。
パワー半導体モジュールの製造中、例えば、比較的大きな結合体から成る基板、特にセラミック基板の個別化の際に、縁から出発する亀裂又は窪みが縁領域において発生し得る。基板のこれらの欠陥は両方の金属層間のセラミック縁の周りの経路を短くし、従って、定義された形式ではなく全パワー半導体モジュールの絶縁強度も減少されてしまう。
絶縁強度が減少される同じ問題点は、例えば基板とケーシングとの間の領域における多くの場合はシリコンゴムである充填材内の空気混入によっても発生する。基板とケーシングとの間が接着結合の場合には、同様に接着材内の通常の空気混入により、より小さな比誘電率を有する領域が発生する。多くの場合は空気混入の形式による、各々の局部的な比誘電率のこの減少は、そこで起こり得るグロー放電により部分放電強度を減少させることになる。
本発明が解決しようとする課題は、基礎絶縁部の絶縁強度及び部分放電特性に対する、基板の縁領域の欠陥による影響、並びに、パワー半導体モジュールのケーシング内の基板の配置構成による影響を防止することである。
前記の課題は、本発明に従い、請求項1に記載した特徴により解決される。有利な実施形態は従属請求項に記載されている。
本発明によるパワー半導体モジュールは、ベースプレートを有する、又は、基板を用いて冷却体上に直接的に取り付けられるように形成されている。両方の構成において設けられている少なくとも1つの基板はケーシングにより包囲される。この基板自体は、例えばセラミック又はプラスチックのような絶縁材料から構成され、両側面即ち両側で少なくとも部分的に金属層により覆われている。第1主面上の金属層は、パワー半導体モジュールの所定の機能、例えばハーフブリッジを実現し得るために、好ましくはそれ自体で回路に適して構造化即ちパターン化されている。更にこの第1主面上には少なくとも1つのパワー半導体素子が設けられている。基板の第2主面上には同様に金属層が設けられていて、この金属層は、通常、縁に至るまで又は縁の近傍に至るまで全面的に形成されている。
本発明によるパワー半導体モジュールの基板は、その第1主面上で、縁において又は縁に隣接する近傍において、他の伝導層、即ち他の導電層、好ましくは金属層、又は、基板表面と面一に形成されている同様の領域を有する。以下、層と領域は同意語として使用されるものとする。この層は10kΩ・mよりも小さな固有抵抗を有する。またこの層は、基板の全縁の周りを周回するように配設されていて、第1主面の第1金属層に対して表面の方向で横方向に間隔を有し、この間隔は、パワー半導体モジュールの基礎絶縁部がこの間隔によって形成されるように寸法決定されている。この際、第1導電層と他の導電層との間の中間空間におけるシリコンゴムのような絶縁材料を用いた充填物が考慮され得る。基板の第1主面の他のこの導電層は、第2主面の第2金属層と電気伝導接続されていて、この際、この接続部は全面的に又は局部的なものだけとしても設けられていて、従って他のこの金属層はベースプレート或いは冷却体の電位上に位置している。
従って、定義された縁の形成部を有する第1金属層と第2金属層との間の従来技術によるようなものではない基礎絶縁部が達成される。本発明によるパワー半導体モジュールの基礎絶縁部は第1金属層と他の導電層との間で達成される。
次に、図面に基づき、本発明を更に詳細に説明する。
図1には、本発明に従うパワー半導体モジュールの基板のコーナー領域が3次元図として示されている。この基板はセラミック層(10)から成り、このセラミック層の第1主面(10a)上には第1金属層(12)が、このセラミック層の第2主面(10b)上には第2金属層(14)が配設されている。第1金属層(12)は、パワー回路の支持体、従ってパワー半導体構成要素としてのパワー半導体素子(24)の支持体として用いられ、それ自体が構造化即ちパターン化されている。第2金属層(14)は、ベースプレートか又は直接的に冷却体と熱伝導且つ電気伝導するように接触し、内部構造化は成されていない。
本発明によるパワー半導体モジュールのセラミック(10)の縁領域は、第1主面(10a)上に他の伝導層としての他の導電層(16)を有し、この層は、貫通接触部(60)を用い、基板(10)の第2主面(10b)上の第2金属層(14)と伝導接続されている。他のこの導電層(16)は、それ自体が構造化されている第1金属層(12)から4mmの間隔(70)を有し、この間隔はシリコンゴム(20)の充填によりパワー半導体モジュールの基礎絶縁部を保証する。
パワー半導体モジュールの前記の構成要素の幾つかの典型的な特性値を以下の表1に示す:
図2には、従来技術によるパワー半導体モジュールの断面図が示されている。このパワー半導体モジュールは基板(10)により形成されていて、その第1主面(10a)上には第1金属層(12)が配設されていて、この第1金属層は、回路装置のための導電トラックとして機能し、その自体が構造化されている。この第1金属層(12)上にはパワー半導体素子(24)が配設されている。更に基板(10)はその第2主面(10b)上に第2金属層(14)を有し、この第2金属層は、それ自体は構造化されてなく、また、冷却体(50)に対して熱的にも電気的にも伝導する結合部を形成している。
基板(10)は、絶縁プラスチックから成るケーシング(40)により包囲される。このケーシングは、基板(10)と同様に、その側壁の下側を用いて冷却部(50)上に載置されている。
パワー半導体モジュールの機能絶縁部は、シリコンゴム(20)を用いたケーシング(40)の充填物により達成される。そのためにこのシリコンゴムは、金属層の設けられていない個所において基板を湿潤する即ち基板に塗布される。更にこのシリコンゴムは第1金属層(12)並びにパワー半導体素子(24)をそれらの機能絶縁部のために湿潤する。このシリコンゴムは基礎絶縁部のためにも寄与し、その理由は、このシリコンゴムが、金属化されていない縁領域、並びに、基板(10)とケーシング(40)との間の中間空間(32)内をも湿潤し、空気に比べてより高いその比誘電率により絶縁強度を増加させるためである。この際、短所としては、上記したように、縁領域において、セラミック内に亀裂が生じる、又は、シリコンゴムの内部に空気混入が生じる、又は、局部的に湿潤されていない体積部が生じるということが挙げられる。それらの亀裂は、第1金属層と第2金属層との間の漏れ経路を減少させ、それにより絶縁能力を減少させてしまう。空気混入又は湿潤されていない体積部はグロー放電を導き、従って同様に絶縁強度を低下させてしまう。
従来技術においてパワー半導体モジュールの他の構成は基板(10)とケーシング(40)との間に接着結合部(22)を有する。この際、接着材(22)内部には、同様に絶縁強度を減少させてしまう空気混入部が存在しているという短所がある。他の短所として、例えば基板(10)の第1主面(10a)と第1金属層(12)との間における接着材(22)で湿潤されていない領域(30)が挙げられ、このことは上記のメカニズムにより同様に絶縁強度を低下させてしまう。
図3には、本発明によるパワー半導体モジュールの様々な構成が示されている。このパワー半導体モジュールは、上記(図2)の従来技術に対応し、基板(10)により形成されていて、その第1主面(10a)上には第1金属層(12)が配設されていて、この第1金属層は、回路装置のための導電トラックとして機能し、それ自体が構造化されている。この第1金属層(12)上にはパワー半導体素子(24)が配設されている。更に基板(10)の第2主面(10b)の第2金属層(14)は、それ自体は構造化されてなく、また、冷却体(50)に対して熱的にも電気的にも伝導する結合部を有している。基板(10)は、絶縁プラスチックから成るケーシング(40)により包囲され、このケーシングは冷却部(50)上に配設されている。
パワー半導体モジュールの機能絶縁部は、シリコンゴム(20)を用いたケーシング(40)の充填物により達成される。このパワー半導体モジュールは基礎絶縁部のために他の導電層(16)を有し、この層は基板(10)の第1主面(10a)上に配設されている。他のこの導電層(16)は、好ましくは第1金属層(12)と同じ製造法を用い且つ同時に製造されたものである。そのためには特に上記のDBC法又はAMB法も適している。他のこの導電層(16)は、基板(10)の全縁の周りを周回するように配設されていて、基板(10)の第2主面(10b)の第2金属層(14)と電気伝導するように接続されている。従って他のこの導電層(16)は冷却体(50)の電位上に位置している。従って、高電位上に位置する第1金属層(12)の部分と、他の金属層(16)との間の間隔(70)は、パワー半導体モジュールの絶縁強度にとって決定的なものである。この領域は、好ましくはシリコンゴム(20)で充填されていて、このシリコンゴムはパワー半導体モジュールの機能絶縁部をも結果として導く。またこのシリコンゴムは空気に対してより高い比誘電率を有し、それにより間隔(70)は、充填物を伴わずに可能である場合よりも対応的により小さく寸法決定され得る。間隔(70)は、パワー半導体モジュールの基礎絶縁部に対する上記の要求が満たされるように選択され得る。
他の導電層(16)は、有利にはその全経過において基板(10)の縁の周りで中断されてない。しかし他の導電層(16)は、パワー半導体モジュールの特別な構成に依存し、機能性を損なうことなく小さな中断部を有し得る。この際、好ましくは、他の導電層(16)の各部分領域は第2金属層(14)に対する電気伝導接続部を有する。
図3aには、他の導電層(16)と第2金属層(14)との間の電気伝導接続部の構成が示されている。この際、基板(10)は穴を有し、これらの穴にはそれらの両方の層の間の好ましくは金属性の貫通接触部(60)が配設されている。
図3bには、他の導電層(16)と第2金属層(14)との間の電気接続部の他の構成が示されている。ここでは接着接続部(62)が、一方では基板(10)をケーシング(40)と接続させ、他方では他の導電層(16)の縁領域と第2金属層(14)との間の電気伝導接続部を形成するように配設されていて、この際、この電気伝導接着接続部(62)の固有抵抗が10kΩ・mよりも小さい場合には課題のために十分である。
図3cには、本発明によるパワー半導体モジュールの他の有利な構成が示されていて、ここでは他の導電層(16)が第2金属層(14)自体に対する接続部によって形成されている。そのためにケーシング(40)には弾性密閉リップ(64)が設けられていて、この際、この密閉リップの材料は10kΩ・mよりも小さな固有電気抵抗を有する。ここでは基板(10)の第1主面(10a)上に面一に配設されている密閉リップ(64)の部分が他の導電層(16)を形成する。
図4には、図3aによる本発明のパワー半導体モジュールの他の構成が示されていて、この際、他の導電層(16)に追加し、この導電層(16)と第1金属層(12)との間の領域(70)にはフィールドリング(18)が配設されている。これらのフィールドリング(18)は多数の導電層から成り、これらの層は他の導電層(16)に対して平行に配設されている。これらのフィールドリングは、好ましくは層(12、14、16)よりも小さな高さを有し、その理由は、これらのフィールドリングが残りの層に比べるとより繊細な構造体として形成されているためである。層及びフィールドリングのためにはAMB法が好ましい製造法とされていて、その理由は、その際には薄い金属層が析出されるためである。
これらのフィールドリングは、第1金属層(12)と他の導電層(16)との間の領域(70)における等電位線の経過を広げさせ、それにより適切な配置構成により部分放電強度を更に改善させる。
10 セラミック層
10a 第1主面
10b 第2主面
12 第1金属層
14 第2金属層
16 他の導電層
18 フィールドリング
20 シリコンゴム
22 接着接合部
24 パワー半導体素子
30 接着剤で満たされていない領域
40 ケーシング
50 冷却体
60 貫通接触部
62 接着接続部
64 弾性密閉リップ
70 金属層12と金属層16との間の間隔
10a 第1主面
10b 第2主面
12 第1金属層
14 第2金属層
16 他の導電層
18 フィールドリング
20 シリコンゴム
22 接着接合部
24 パワー半導体素子
30 接着剤で満たされていない領域
40 ケーシング
50 冷却体
60 貫通接触部
62 接着接続部
64 弾性密閉リップ
70 金属層12と金属層16との間の間隔
Claims (8)
- ベースプレート(50)を有するパワー半導体モジュール、又は、冷却体(50)上に直接的に取り付けるためのパワー半導体モジュールであって、ケーシング(40)と、少なくとも1つのパワー半導体素子(24)と、両側に金属層を有する少なくとも1つの絶縁基板(10)とから成るパワー半導体モジュールにおいて、少なくとも1つのパワー半導体素子(24)が第1金属層(12)上に配設されていて、この第1金属層(12)が基板(10)の第1主面(10a)上に配設されていて、第2金属層(14)が基板(10)の第2主面(10b)上に配設されていて、基板(10)の第1主面(10a)上に他の導電層(16)が基板(10)の縁にて周回するように配設されていて、この導電層(16)が基板(10)の第2主面(10b)の金属層(14)と電気伝導接続されていることを特徴とするパワー半導体モジュール。
- 他の導電層(16)が第1及び第2金属層(12、14)と構造的に且つ製造技術的に同一であることを特徴とする、請求項1に記載のパワー半導体モジュール。
- 第1金属層(12)が、パワー半導体モジュールの回路に適した構造を可能にするために、それ自体、構造化されていることを特徴とする、請求項1に記載のパワー半導体モジュール。
- 他の導電層(16)と第2金属層(14)との間の電気伝導接続部が、両方の層を接続させる局部的な少なくとも1つの貫通接触部(60)により実施されていることを特徴とする、請求項1に記載のパワー半導体モジュール。
- 他の導電層(16)と第2金属層(14)との間の電気伝導接続部が、基板(10)をケーシング(40)内で固定させる電気伝導接着剤(62)により実施されていることを特徴とする、請求項1に記載のパワー半導体モジュール。
- 電気伝導接続部と他の導電層(16)が、電気伝導性を有する又は電気伝導表面を有する弾性材料から成る密閉リップ(64)として一部材式で実施されていることを特徴とする、請求項1に記載のパワー半導体モジュール。
- 基板(10)の第1主面(10a)上で第1金属層(12)と他の導電層(16)との間に、追加的に、他の導電層(16)に対して実質的に平行に延びる導電層(18)が配設されていて、これらがフィールドリングとして作用することを特徴とする、請求項1に記載のパワー半導体モジュール。
- 他の導電層(16)と第2金属層(14)との間の電気伝導接続部の固有抵抗が10kΩ・mよりも小さいことを特徴とする、請求項1に記載のパワー半導体モジュール。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10246523 | 2002-10-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004128510A true JP2004128510A (ja) | 2004-04-22 |
Family
ID=32239914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003343149A Pending JP2004128510A (ja) | 2002-10-05 | 2003-10-01 | 向上された絶縁強度を有するパワー半導体モジュール |
Country Status (2)
Country | Link |
---|---|
US (1) | US20040099948A1 (ja) |
JP (1) | JP2004128510A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8018047B2 (en) * | 2007-08-06 | 2011-09-13 | Infineon Technologies Ag | Power semiconductor module including a multilayer substrate |
US8154114B2 (en) * | 2007-08-06 | 2012-04-10 | Infineon Technologies Ag | Power semiconductor module |
DE102009033029A1 (de) * | 2009-07-02 | 2011-01-05 | Electrovac Ag | Elektronische Vorrichtung |
DE102010038723B4 (de) | 2010-07-30 | 2014-08-14 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul mit mindestens einer Positioniervorrichtung für ein Substrat |
EP2838325B1 (en) * | 2013-08-16 | 2021-06-16 | NGK Insulators, Ltd. | Ceramic circuit board and electronic device |
CN103594505A (zh) * | 2013-11-21 | 2014-02-19 | 西安永电电气有限责任公司 | 一种局部放电减弱的高压igbt模块及其制造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2772184B2 (ja) * | 1991-11-07 | 1998-07-02 | 株式会社東芝 | 半導体装置 |
JP3424742B2 (ja) * | 1998-11-11 | 2003-07-07 | 株式会社村田製作所 | 正の抵抗温度特性を有する積層型半導体セラミック電子部品 |
US6784541B2 (en) * | 2000-01-27 | 2004-08-31 | Hitachi, Ltd. | Semiconductor module and mounting method for same |
-
2003
- 2003-10-01 JP JP2003343149A patent/JP2004128510A/ja active Pending
- 2003-10-06 US US10/679,528 patent/US20040099948A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20040099948A1 (en) | 2004-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1739740A2 (en) | Power semiconductor | |
CN110494977A (zh) | 电力用半导体模块、电子部件以及电力用半导体模块的制造方法 | |
US8450842B2 (en) | Structure and electronics device using the structure | |
JP2000340719A (ja) | パワー半導体装置 | |
CN113206048B (zh) | 半导体装置及其制造方法 | |
JP2004128510A (ja) | 向上された絶縁強度を有するパワー半導体モジュール | |
JP2004228286A (ja) | 電力用半導体装置 | |
US5736786A (en) | Power module with silicon dice oriented for improved reliability | |
JP2000216332A (ja) | 半導体装置 | |
JP2002270730A (ja) | 高い絶縁強度を有するパワー半導体モジュール | |
JP2006245436A (ja) | 窒化珪素配線基板およびこれを用いた半導体モジュール | |
JP3410685B2 (ja) | 電子部品用基板 | |
JP2004087927A (ja) | セラミック回路基板 | |
JP2021114537A (ja) | 半導体装置 | |
JP3862632B2 (ja) | 金属ベース多層回路基板とそれを用いた混成集積回路 | |
JPH05315467A (ja) | 混成集積回路装置 | |
JP2004281473A (ja) | 配線基板 | |
US11616024B2 (en) | Storage device including semiconductor chips sealed with resin on metal plate | |
KR20180005389A (ko) | 후막인쇄기법을 이용한 절연기판 | |
JP2004172247A (ja) | 半導体装置 | |
JPH04144162A (ja) | 半導体装置 | |
JP2007043098A (ja) | パワー半導体モジュール | |
JP2005191045A (ja) | 配線基板 | |
JP2008263184A (ja) | 構造体及び電子装置 | |
JP2000077583A (ja) | 電子部品用パッケージおよびその製造方法 |