JP2005530353A - 電気回路またはモジュール用の金属セラミック基板と、そのような基板およびそのような基板を含むモジュールを製作する方法 - Google Patents
電気回路またはモジュール用の金属セラミック基板と、そのような基板およびそのような基板を含むモジュールを製作する方法 Download PDFInfo
- Publication number
- JP2005530353A JP2005530353A JP2004514538A JP2004514538A JP2005530353A JP 2005530353 A JP2005530353 A JP 2005530353A JP 2004514538 A JP2004514538 A JP 2004514538A JP 2004514538 A JP2004514538 A JP 2004514538A JP 2005530353 A JP2005530353 A JP 2005530353A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- type
- metal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
- H05K3/4667—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0352—Differences between the conductors of different layers of a multilayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49227—Insulator making
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Structure Of Printed Boards (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Abstract
Description
a)均一な酸化銅層を製作するための銅はくの酸化;
b)銅箔をセラミック層へ配置;
c)その複合材料を、おおよそ1025と1083℃の間のプロセス温度例えば、おおよそ1071℃まで加熱;
d)室温まで冷却;
e)電力領域、および制御および駆動領域両方の簡略かされた製作;
f)構造化(ストリップ導体、接触面、取付面など)によって、電力領域、および制御または駆動領域およびそこで形成される領域の正確な位置調整、及びコンポーネント取り付けの簡略化;
g)電力領域における素子と制御および駆動領域の実装は、1ステップで可能である;
h)有機基板物質が使用されていないので、高温の半田付け温度、たとえばコンポーネント実装用の400℃以下の半田付け温度が可能であり、および、特に、無鉛半田を使用することができる;
i)実装される電力素子の表面のレベルおよび実装される制御または駆動素子の表面のレベルがわずかに異なるだけであるので、基板の表面実装の間、半田または接着剤ペーストの適用がかなり簡単になる;
j)電力素子および制御または駆動素子の表面実装に対する半田ペーストまたは接着剤の適用は、1ステップで可能である;
k)超音波ボンディングを介した電力素子と制御および駆動素子との間の簡略化された配線;
l)冷却システムへと改良されたボンディングに起因する制御または駆動ステージの改良された冷却;
m)制御および駆動ステージの非常に複雑なレイアウトは、簡単に実現できる交差技術によって可能である。
a)金属層12および13を形成するために、、それらの表面が酸化された少なくとも2つの銅箔ブランクが、DCBプロセスによってセラミック層11の1つの表面に貼り付けられる。この適用の前に、望ましくは前処理で、保護用ガス雰囲気中、たとえば窒素雰囲気中で、銅材料の硬度を減らす目的で、銅箔ブランクは焼き戻しされる。
b)冷却後、後の絶縁層14を形成しているガラス含有ペーストからできている層は、加圧または他の適当ないくつかの方法によって金属層12に貼り付けられる。
c)ペーストが金属層12に接着されている絶縁層14を形成するように、ペーストは乾燥され、DCBプロセスの温度以下の温度、すなわち750と1030℃の間の温度で、焼き付けされる。
d)再度冷却した後に、金属成分を含んでいる導電性ペーストは、絶縁層15に、同じく加圧または他の適当ないくつかの方法によって、貼り付けられる。
e)それから、導電性ペースト(厚膜)は、750と1030℃の間の温度で焼き付けられる。
a)金属層12および13を形成するために、それらの表面の上で酸化される銅箔の少なくとも2つのブランクが、DCBプロセスによってセラミック層11の1つの表面に貼り付けられる。この貼りつけの前に、銅箔ブランクは、銅材料の硬度を低減する目的で、望ましくは前階段で、保護用ガス雰囲気中、たとえば窒素雰囲気中で、焼き戻しされる。
b)冷却後に、後の絶縁層14を形成するガラス含有ペーストでできている層が、加圧または他の適切ないくつかの方法によって金属層12に貼り付けられる。
c)ペーストは乾燥され、それから、DCBプロセスの温度以下の温度で、すなわち750と1030℃の間の温度で、焼き付けられて、ペーストが金属層12に接着して絶縁層14を形成する。
d1)その後、感光性の導電性ペーストからなる層が塗布され、そして、この層は、所望の構造に対応して露光される。
d2)次の加工ステップで、露光または非露光領域は、ペーストによって形成される層から除去される。
e)それから、構造化された導電性ペースト(厚膜)は、750と1030℃の間の温度で焼き付けられる。
2 金属セラミック基板
3、4 半導体電力コンポーネント
5 追加のプリント基板
6 制御または駆動ステージのコンポーネント
7 ベースプレート
10、10a、10b 本発明による金属セラミック基板
10c、10d 本発明による金属セラミック基板
11 セラミック層
12、13 金属層
12’ 構造化された領域
14、14c 絶縁層
15、15c 追加の金属層
15’ 構造化された領域
16 凹部
17、17a 本発明による電力モジュール
18 内部接続
19 外部電力接続
20、21 内部接続
22 ベースプレート
23 半田止め処理
Claims (28)
- 電気回路またはモジュール用の、特に、少なくとも1つの電力素子またはコンポーネント(II)を備え、且つ少なくとも1つの低電力回路素子を備えるそのような回路又はモジュール用の金属セラミック基板であって、0.2〜2mmの間の厚さを有する少なくとも1つのセラミック層を備え、セラミック層の表面に対し平面的方法で貼り付けられ、0.1〜0.9mmの間の厚さを有する第1のタイプの少なくとも1つの金属層(12、13)を備え、おおよそ0.015〜0.15mmの厚さを有するガラス含有材料でできている絶縁層(14)が、セラミック層(11)に対向する第1のタイプの少なくとも1つの金属層(12)の表面の少なくとも1つの部分的な領域に貼り付けられることを特徴とし、且つ、0.015〜0.15mmの間の厚さを有する第2のタイプの少なくとも1つの金属層(15)が、この絶縁層に貼り付けられることを特徴とする基板。
- 第1のタイプの少なくとも1つの金属層(12)またはこの金属層の構造化された領域(12’)が、電力コンポーネント(4、5)を配置するための少なくとも1つの電力領域 を形成し、且つ、第2のタイプの少なくとも1つの金属層(15)が1つの露光された領域の上でまたはこの金属層(15)の構造化領域(15’)の上で基板の少なくとも1つの制御または駆動領域を形成することを特徴とする、請求項1に記載の基板。
- 絶縁層(14、14c)および第2のタイプの金属層(15、15c)からなるいくつかの合成層が、少なくとも第1のタイプの少なくとも1つの金属被覆(12)の1つの部分的な領域に備えられることを特徴とする、請求項2に記載の基板。
- 絶縁層(14)が、下側の層の凹部(16)の中に、たとえば、第1のタイプの一つの金属層(12)の凹部(16)の中に備えられることを特徴とする、前述の請求項のうちの1つに記載の基板。
- 凹部がおよそ0.015〜0.15mmの間の深さを有することを特徴とする、請求項4に記載の基板。
- 第1のタイプの1つの金属層(12、13)が、少なくとも1つのセラミック層(11)の各表面に加えられることを特徴とする、前述の請求項のうちの1つに記載の基板。
- 追加の金属層(15)および/又は、第2のタイプのいくつかの絶縁層(14、14c)および/または第2のタイプのいくつかの金属層(15、15’)によって形成された合成層を備える少なくとも1つの絶縁層(14)が、第1のタイプの2つの金属層のうちの1つだけに備えられることを特徴とする、請求項6に記載の基板。
- 第1のタイプの少なくとも1つの金属層(12、13)が、30Ncmを超える剥離強度でセラミック層に貼り付けられることを特徴とする、前述の請求項のうちの1つに記載の基板。
- 基板面すなわち基板の最上面に対し平行の、第1のタイプの少なくとも1つの金属層(12、13)の熱膨張係数が、10ppmより少ないことを特徴とする、前述の請求項のうちの1つに記載の基板。
- 第1のタイプの少なくとも1つの金属層の金属が銅であることを特徴とする、前述の請求項のうちの1つに記載の基板。
- 第1のタイプの少なくとも1つの金属層(12、13)が、ダイレクトボンディングプロセスによってセラミック層に取り付けられた金属箔、たとえば銅箔から形成されることを特徴とする、前述の請求項のうちの1つに記載の基板。
- 第2のタイプの少なくとも1つの追加の金属層(15、15c)が導電性ペーストを使用して製作されることを特徴とする、前述の請求項のうちの1つに記載の基板。
- 少なくとも1つの構造化された領域(12’)、望ましくは第1のタイプの少なくとも1つの金属層の構造化された領域が、ガラス含有材料からなる半田止め処理を備えていることを特徴とする、前述の請求項のうちの1つに記載の基板。
- 半田止め処理(23)が、ガラス含有ペーストの塗布および焼き付けによって製作されることを特徴とする、請求項13に記載の基板。
- 少なくとも1つのセラミック層を備え、かつセラミック層の1つの表面に平面的に貼り付けられる少なくとも1つの金属層(12)を備え、それ(金属層)が、ストリップ導体、接触面、取付面、その他を形成するために構成される電気回路またはモジュールのための金属セラミック基板であって、ガラス含有材料でできている半田止め処理(23)が、金属層(12)の、少なくとも1つの構造化された領域で備えられることを特徴とする基板。
- 前記半田止め処理(23)が、およそ0.015mm〜0.15mmの間の厚さを有することを特徴とする、請項15に記載の基板。
- 金属箔、たとえば銅箔が、第1のタイプの金属層を形成するために、ダイレクトボンディングプロセスによってセラミック層の少なくとも1つの表面上に取り付けられている金属セラミック基板を製作するための方法であって、ガラス含有ペーストが、絶縁層を形成するために、第1のタイプの金属層(12)の少なくとも1つの部分的な領域に塗布され、そして乾燥され、および750と1030℃の間の温度で焼き付けされ、且つ、第2のタイプの追加の金属層(15、15c)が、金属成分を含むペースト(導電性ペースト)を塗布および750と1030℃の間の温度で焼き付けすることによって、絶縁層(14、14c)に製作されることを特徴とする方法。
- 第1のタイプの少なくとも1つの金属層(12、13)を形成するために使用される金属箔が、セラミック層(11)に結合される前に、不活性雰囲気中、たとえば窒素雰囲気中で、ダイレクトボンディングプロセスのプロセス温度より下の温度での加熱によって、焼き戻しされることを特徴とする、請求項17に記載の方法。
- ガラス含有材料でできている少なくとも1つの絶縁層の厚さを増加させるために、ガラス含有ペーストの塗布およびこのペーストの焼き付けが少なくとも1回繰り返されることを特徴とする、請求項17または18に記載の方法。
- 追加の金属層の厚さを増加させるために、第2のタイプの追加の金属層(15、15c)を形成しているペーストの塗布および焼き付けが、少なくとも1回繰り返されることを特徴とする、前述の請求項のうちの1つに記載の方法。
- ガラス含有材料からできている少なくとも2つの絶縁層(14)および/又は第2のタイプの少なくとも2つの金属層(15、15c)からなる合成層が、少なくとも1つの部分的な領域で第1のタイプの少なくとも1つの金属層(12)に貼り付けられることを特徴とする前述の請求項のうちの1つに記載の方法。
- 少なくとも1つの電力領域のための接触面、取付面および/またはストリップ導体を形成するために、第1のタイプの少なくとも1つの金属層(12)の構造化を特徴とする前述の請求項のうちの1つに記載の方法。
- 基板の少なくとも1つの制御または駆動領域のためのストリップ導体、接触面、取付面を形成するために、第2のタイプの少なくとも1つの金属層の構造化を特徴とする前述の請求項のうちの1つに記載の方法。
- いくつかの基板が、セラミック層(11)を形成している1つの共通セラミックプレートに複数製作されることを特徴とする、前述の請求項のうちの1つに記載の方法。
- 半田止め処理または領域(23)が、ガラス含有ペーストの処理および焼成によって、金属層(12)の1つの部分的な領域上、望ましくはこの金属層の少なくとも1つの構造化された領域(12’)上に、形成されることを特徴する、前述の請求項のうちの1つに記載の方法。
- 半田止め領域の処理が、絶縁層(14、14c)の処理と共に行われることを特徴とする、請求項25に記載の方法。
- 第1のタイプの金属層の少なくとも1つの露光された、構造化領域(II)が、そこで備えられた少なくとも1つの半導体素子(3、4)のための、ストリップ導体、接触面、取付面などを形成することを特徴とする、請求項1から14のうちの1つによる金属セラミック基板を使用して製作されるモジュール。
- 構造化領域(15’)で、少なくとも1つの金属層(15、15c)が、少なくとも1つの駆動または制御ステージのコンポーネント(6)のために、ストリップ導体、接触面および/又は取付面を形成することを特徴とする、請求項27に記載の半導体モジュール。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10227658.7 | 2002-06-20 | ||
DE10227658A DE10227658B4 (de) | 2002-06-20 | 2002-06-20 | Metall-Keramik-Substrat für elektrische Schaltkreise -oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat |
PCT/DE2003/001242 WO2004002204A1 (de) | 2002-06-20 | 2003-04-11 | Metall-keramik-substrat für elektische schaltkreise- oder module, verfahren zum herstellen eines solchen substrates sowie modul mit einem solchen substrat |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005530353A true JP2005530353A (ja) | 2005-10-06 |
JP4804751B2 JP4804751B2 (ja) | 2011-11-02 |
Family
ID=29723335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004514538A Expired - Fee Related JP4804751B2 (ja) | 2002-06-20 | 2003-04-11 | 電気回路またはモジュール用の金属セラミック基板と、そのような基板およびそのような基板を含むモジュールを製作する方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US7750461B2 (ja) |
EP (2) | EP1514459B1 (ja) |
JP (1) | JP4804751B2 (ja) |
AU (1) | AU2003233753A1 (ja) |
DE (1) | DE10227658B4 (ja) |
WO (1) | WO2004002204A1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3988735B2 (ja) | 2004-03-15 | 2007-10-10 | 日立金属株式会社 | 半導体装置及びその製造方法 |
DE102004019447A1 (de) * | 2004-04-19 | 2005-11-10 | Siemens Ag | Vorrichtung, insbesondere intelligentes Leistungsmodul, mit planarer Verbindungstechnik |
US7615873B2 (en) * | 2004-04-21 | 2009-11-10 | International Rectifier Corporation | Solder flow stops for semiconductor die substrates |
FR2899763B1 (fr) * | 2006-04-06 | 2008-07-04 | Valeo Electronique Sys Liaison | Support, notamment pour composant electronique de puissance, module de puissance comprenant ce support, ensemble comprenant le module et organe electrique pilote par ce module |
US8374698B2 (en) * | 2006-08-18 | 2013-02-12 | Second Sight Medical Products, Inc. | Package for an implantable neural stimulation device |
DE102007030389B4 (de) * | 2007-03-30 | 2015-08-13 | Rogers Germany Gmbh | Moduleinheit mit einer Wärmesenke |
US8076696B2 (en) * | 2009-10-30 | 2011-12-13 | General Electric Company | Power module assembly with reduced inductance |
CN102104010B (zh) * | 2009-12-22 | 2012-07-11 | 陈志恭 | 一种能提升绝缘电压VISO又能降低结壳热阻Rthjc的模块结构件 |
FR2990795B1 (fr) * | 2012-05-16 | 2015-12-11 | Sagem Defense Securite | Agencement de module electronique de puissance |
US8941208B2 (en) * | 2012-07-30 | 2015-01-27 | General Electric Company | Reliable surface mount integrated power module |
US10269688B2 (en) | 2013-03-14 | 2019-04-23 | General Electric Company | Power overlay structure and method of making same |
DE102013104949B3 (de) * | 2013-05-14 | 2014-04-24 | Semikron Elektronik Gmbh & Co. Kg | Leistungselektronische Schalteinrichtung und Anordnung hiermit |
DE102013215647A1 (de) * | 2013-08-08 | 2015-02-12 | Siemens Aktiengesellschaft | Leistungselektronisches Modul und Verfahren zur Herstellung eines leistungselektronischen Moduls |
DE102014203309A1 (de) * | 2014-02-25 | 2015-08-27 | Siemens Aktiengesellschaft | Elektronikmodul mit zwei elektrisch leitfähigen Strukturierungen |
EP3184500B1 (de) * | 2015-12-22 | 2024-02-07 | Heraeus Electronics GmbH & Co. KG | Herstellungsverfahren eines metall-keramik-substrates mit verbesserter flächen-nutzung |
KR102489766B1 (ko) * | 2020-03-31 | 2023-01-17 | 임성은 | 다이렉트 액티브 쿨링 구조체 및 이를 포함하는 레이저 소스 |
DE102022122799A1 (de) | 2022-09-08 | 2024-03-14 | Rogers Germany Gmbh | Elektronikmodul und Verfahren zur Herstellung eines solchen Elektronikmoduls |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4917381A (ja) * | 1972-04-20 | 1974-02-15 | ||
JPS59207695A (ja) * | 1983-04-29 | 1984-11-24 | ブラウン・ボバリ・ウント・シ−・アクチエンゲゼルシヤフト | 多層配線の形成方法 |
JPS60254697A (ja) * | 1984-05-31 | 1985-12-16 | 富士通株式会社 | 多層セラミック回路基板および製法 |
JPH0272695A (ja) * | 1988-09-07 | 1990-03-12 | Toshiba Lighting & Technol Corp | 混成集積回路 |
JPH04211200A (ja) * | 1990-01-25 | 1992-08-03 | Mitsubishi Electric Corp | 半導体装置 |
JPH05167006A (ja) * | 1991-12-16 | 1993-07-02 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法 |
JPH10256689A (ja) * | 1997-03-01 | 1998-09-25 | Harder Juergen Schulz | セラミック・金属基板およびその製法 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3612963A (en) * | 1970-03-11 | 1971-10-12 | Union Carbide Corp | Multilayer ceramic capacitor and process |
US3744120A (en) * | 1972-04-20 | 1973-07-10 | Gen Electric | Direct bonding of metals with a metal-gas eutectic |
JPS6014494A (ja) * | 1983-07-04 | 1985-01-25 | 株式会社日立製作所 | セラミツク多層配線基板およびその製造方法 |
US4563383A (en) * | 1984-03-30 | 1986-01-07 | General Electric Company | Direct bond copper ceramic substrate for electronic applications |
US4862323A (en) * | 1984-04-12 | 1989-08-29 | Olin Corporation | Chip carrier |
GB8518945D0 (en) * | 1985-07-26 | 1985-09-04 | Ngk Insulators Ltd | Forming copper film on ceramic body |
JPS6265991A (ja) * | 1985-09-13 | 1987-03-25 | 株式会社東芝 | 高熱伝導性セラミツクス基板 |
JPS62265796A (ja) * | 1986-05-14 | 1987-11-18 | 株式会社住友金属セラミックス | セラミツク多層配線基板およびその製造法 |
JPH0824215B2 (ja) | 1987-08-28 | 1996-03-06 | 太陽誘電株式会社 | 厚膜回路装置の製造方法 |
JPH01248593A (ja) * | 1988-03-30 | 1989-10-04 | Ngk Insulators Ltd | セラミック多層配線基板 |
US5139975A (en) * | 1988-07-18 | 1992-08-18 | International Business Machines Corporation | Sintering arrangement for enhancing removal of carbon from ceramic substrate laminates |
US4946709A (en) * | 1988-07-18 | 1990-08-07 | Mitsubishi Denki Kabushiki Kaisha | Method for fabricating hybrid integrated circuit |
US5084323A (en) * | 1989-04-07 | 1992-01-28 | Nippondenso Co., Ltd. | Ceramic multi-layer wiring substrate and process for preparation thereof |
US5176772A (en) * | 1989-10-05 | 1993-01-05 | Asahi Glass Company Ltd. | Process for fabricating a multilayer ceramic circuit board |
US5156903A (en) * | 1989-12-21 | 1992-10-20 | Sumitomo Metal Ceramics Inc. | Multilayer ceramic substrate and manufacture thereof |
US5077595A (en) * | 1990-01-25 | 1991-12-31 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
DE4444680A1 (de) * | 1994-12-15 | 1996-06-27 | Schulz Harder Juergen | Mehrfachsubstrat für elektrische Bauelemente, insbesondere für Leistungs-Bauelemente |
US6207221B1 (en) | 1997-03-01 | 2001-03-27 | Jürgen Schulz-Harder | Process for producing a metal-ceramic substrate and a metal-ceramic substrate |
WO1998054761A1 (fr) * | 1997-05-26 | 1998-12-03 | Sumitomo Electric Industries, Ltd. | Substrat jonction de circuit en cuivre et procede de production de ce substrat |
JP2001217135A (ja) * | 2000-02-03 | 2001-08-10 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
JP2001244376A (ja) * | 2000-02-28 | 2001-09-07 | Hitachi Ltd | 半導体装置 |
JP2001294489A (ja) * | 2000-04-07 | 2001-10-23 | Tokuyama Corp | 結晶化ガラスと窒化アルミニウム焼結体との接合体 |
JP2001358452A (ja) * | 2000-06-15 | 2001-12-26 | Murata Mfg Co Ltd | 電子部品の実装方法 |
GB2365007B (en) * | 2000-07-21 | 2002-06-26 | Murata Manufacturing Co | Insulative ceramic compact |
JP5038565B2 (ja) * | 2000-09-22 | 2012-10-03 | 株式会社東芝 | セラミックス回路基板およびその製造方法 |
US6660945B2 (en) * | 2001-10-16 | 2003-12-09 | International Business Machines Corporation | Interconnect structure and method of making same |
-
2002
- 2002-06-20 DE DE10227658A patent/DE10227658B4/de not_active Expired - Fee Related
-
2003
- 2003-04-11 US US10/515,633 patent/US7750461B2/en not_active Expired - Fee Related
- 2003-04-11 EP EP03727202A patent/EP1514459B1/de not_active Expired - Fee Related
- 2003-04-11 JP JP2004514538A patent/JP4804751B2/ja not_active Expired - Fee Related
- 2003-04-11 EP EP09014389A patent/EP2170026B1/de not_active Expired - Fee Related
- 2003-04-11 AU AU2003233753A patent/AU2003233753A1/en not_active Abandoned
- 2003-04-11 WO PCT/DE2003/001242 patent/WO2004002204A1/de active Application Filing
-
2010
- 2010-01-06 US US12/654,850 patent/US8021920B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4917381A (ja) * | 1972-04-20 | 1974-02-15 | ||
JPS59207695A (ja) * | 1983-04-29 | 1984-11-24 | ブラウン・ボバリ・ウント・シ−・アクチエンゲゼルシヤフト | 多層配線の形成方法 |
JPS60254697A (ja) * | 1984-05-31 | 1985-12-16 | 富士通株式会社 | 多層セラミック回路基板および製法 |
JPH0272695A (ja) * | 1988-09-07 | 1990-03-12 | Toshiba Lighting & Technol Corp | 混成集積回路 |
JPH04211200A (ja) * | 1990-01-25 | 1992-08-03 | Mitsubishi Electric Corp | 半導体装置 |
JPH05167006A (ja) * | 1991-12-16 | 1993-07-02 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法 |
JPH10256689A (ja) * | 1997-03-01 | 1998-09-25 | Harder Juergen Schulz | セラミック・金属基板およびその製法 |
Also Published As
Publication number | Publication date |
---|---|
US20100186231A1 (en) | 2010-07-29 |
EP1514459A1 (de) | 2005-03-16 |
WO2004002204A1 (de) | 2003-12-31 |
US8021920B2 (en) | 2011-09-20 |
EP1514459B1 (de) | 2011-07-13 |
EP2170026A1 (de) | 2010-03-31 |
DE10227658B4 (de) | 2012-03-08 |
US20060103005A1 (en) | 2006-05-18 |
DE10227658A1 (de) | 2004-01-15 |
JP4804751B2 (ja) | 2011-11-02 |
AU2003233753A1 (en) | 2004-01-06 |
US7750461B2 (en) | 2010-07-06 |
EP2170026B1 (de) | 2011-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8021920B2 (en) | Method for producing a metal-ceramic substrate for electric circuits on modules | |
KR102446009B1 (ko) | 기판 구조들 및 제조 방법들 | |
JP2012531728A (ja) | 電子装置 | |
JP2008505503A (ja) | セラミック−金属基板を製作するための方法 | |
JP2003273289A (ja) | セラミックス回路基板およびパワーモジュール | |
JP4813794B2 (ja) | 半導体素子装置及び半導体素子装置を製造する方法 | |
US20220369468A1 (en) | Substrate structures and methods of manufacture | |
EP3584833B1 (en) | Power module with improved alignment | |
US20050093121A1 (en) | Chip package and substrate | |
JP2002343911A (ja) | 基 板 | |
JPH03104167A (ja) | 接着された接触を有する多層トランスデューサおよびその接着方法 | |
JP6392583B2 (ja) | 回路基板、および電子装置 | |
JP2942424B2 (ja) | 半導体素子収納用パッケージ | |
JPS60178655A (ja) | リ−ドフレ−ム | |
US20210125895A1 (en) | Metal-ceramic substrate comprising a foil as a bottom substrate face, said foil being shaped for direct cooling | |
JPH05129515A (ja) | 半導体装置 | |
US20020149055A1 (en) | Semiconductor device including insulating substrate formed of single-crystal silicon chip | |
JPH0948677A (ja) | 金属−セラミックス複合基板及びその製造法 | |
JP2005101415A (ja) | セラミックス回路基板およびその製造方法 | |
JPS61270850A (ja) | 半導体チツプ実装用パツケ−ジ | |
JP6283469B2 (ja) | 少なくとも1つのパワー半導体コンポーネント用の基板を備えて構成されるパワー半導体モジュールの製造方法、及び少なくとも1つのパワー半導体コンポーネント用の基板を作製するための方法 | |
CN116913885A (zh) | 半导体器件组件 | |
JPH06275737A (ja) | 半導体素子収納用パッケージ | |
JPS59218737A (ja) | 半導体装置用パツケ−ジ | |
JP2005295364A (ja) | 弾性表面波素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080630 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080707 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080808 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080815 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080918 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100202 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100405 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110615 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110810 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |