JPH06275737A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JPH06275737A JPH06275737A JP6372093A JP6372093A JPH06275737A JP H06275737 A JPH06275737 A JP H06275737A JP 6372093 A JP6372093 A JP 6372093A JP 6372093 A JP6372093 A JP 6372093A JP H06275737 A JPH06275737 A JP H06275737A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- silicon
- silicon wiring
- package
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】複数個の半導体素子が搭載されたシリコン配線
基板を破損の発生を皆無として絶縁基体に強固に接着固
定し、半導体素子を長期間にわたり正常、且つ安定に作
動させることができる半導体素子収納用パッケージを提
供することにある。 【構成】複数個の半導体素子３を搭載させたシリコン配
線基板５が接着固定される絶縁基体１と蓋体２とから成
り、内部に複数個の半導体素子３が搭載されたシリコン
配線基板５を気密に収容するようになした半導体素子収
納用パッケージであって、前記絶縁基体１表面のシリコ
ン配線基板５が接着固定される領域に、熱膨張係数を絶
縁基体１の熱膨張係数とシリコン配線基板５の熱膨張係
数の間とした中間部材６を配した。
基板を破損の発生を皆無として絶縁基体に強固に接着固
定し、半導体素子を長期間にわたり正常、且つ安定に作
動させることができる半導体素子収納用パッケージを提
供することにある。 【構成】複数個の半導体素子３を搭載させたシリコン配
線基板５が接着固定される絶縁基体１と蓋体２とから成
り、内部に複数個の半導体素子３が搭載されたシリコン
配線基板５を気密に収容するようになした半導体素子収
納用パッケージであって、前記絶縁基体１表面のシリコ
ン配線基板５が接着固定される領域に、熱膨張係数を絶
縁基体１の熱膨張係数とシリコン配線基板５の熱膨張係
数の間とした中間部材６を配した。
Description
【０００１】
【産業上の利用分野】本発明は複数個の半導体素子を収
容する半導体素子収納用パッケージに関するものであ
る。
容する半導体素子収納用パッケージに関するものであ
る。
【０００２】
【従来技術】近時、コンピュータ等の情報処理装置は高
性能化が急激に進み、該情報処理装置に実装される半導
体素子も高密度化、高集積化が進むとともにその使用個
数が多くなってきた。
性能化が急激に進み、該情報処理装置に実装される半導
体素子も高密度化、高集積化が進むとともにその使用個
数が多くなってきた。
【０００３】そのため従来は1 個の半導体素子を1 つの
半導体素子収納用パッケージに収容するとともにこれを
回路配線基板に実装していたが近年では複数個の半導体
素子を1 つの半導体素子収納用パッケージに収容し、こ
れを回路配線基板に実装するようになってきた。
半導体素子収納用パッケージに収容するとともにこれを
回路配線基板に実装していたが近年では複数個の半導体
素子を1 つの半導体素子収納用パッケージに収容し、こ
れを回路配線基板に実装するようになってきた。
【０００４】かかる複数個の半導体素子を収容する半導
体素子収納用パッケージは通常、酸化アルミニウム質焼
結体から成り、その上面略中央部に複数個の半導体素子
を収容するための空所を形成する凹部及び該凹部周辺か
ら外周縁にかけて導出されたタングステン、モリブデ
ン、マンガン等の高融点金属粉末から成る複数個のメタ
ライズ配線層を有する絶縁基体と、各半導体素子を外部
電気回路に電気的に接続するために前記メタライズ配線
層に銀ロウ等のロウ材を介し取着された外部リード端子
と、蓋体とから構成されており、絶縁基体の凹部底面に
複数個の半導体素子が搭載されたシリコン配線基板をガ
ラス、樹脂、ロウ材等の接着剤を介して接着固定すると
ともに各半導体素子の電極をボンディングワイヤを介し
てメタライズ配線層に接続し、しかる後、絶縁基体と蓋
体とをガラス、樹脂、ロウ材等から成る封止材で接合さ
せ、絶縁基体と蓋体とから成る容器内部に複数個の半導
体素子を気密に収容することによって製品としての半導
体装置となる。
体素子収納用パッケージは通常、酸化アルミニウム質焼
結体から成り、その上面略中央部に複数個の半導体素子
を収容するための空所を形成する凹部及び該凹部周辺か
ら外周縁にかけて導出されたタングステン、モリブデ
ン、マンガン等の高融点金属粉末から成る複数個のメタ
ライズ配線層を有する絶縁基体と、各半導体素子を外部
電気回路に電気的に接続するために前記メタライズ配線
層に銀ロウ等のロウ材を介し取着された外部リード端子
と、蓋体とから構成されており、絶縁基体の凹部底面に
複数個の半導体素子が搭載されたシリコン配線基板をガ
ラス、樹脂、ロウ材等の接着剤を介して接着固定すると
ともに各半導体素子の電極をボンディングワイヤを介し
てメタライズ配線層に接続し、しかる後、絶縁基体と蓋
体とをガラス、樹脂、ロウ材等から成る封止材で接合さ
せ、絶縁基体と蓋体とから成る容器内部に複数個の半導
体素子を気密に収容することによって製品としての半導
体装置となる。
【０００５】尚、上述の半導体装置は半導体素子収納用
パッケージの内部に複数個の半導体素子を収容する際、
その収容の作業性を向上させるために、また内部に収容
する半導体素子同志を電気的に接続するために予め半導
体素子と熱膨張係数が同じシリコンから成る基板の表面
に銅から成る配線導体とポリイミド樹脂から成る絶縁膜
を多層に積層したシリコン配線基板を準備し、このシリ
コン配線基板に複数個の半導体素子を搭載するとともに
該半導体素子の各電極と配線導体とを電気的に接続し、
しかる後、前記複数個の半導体素子が搭載されたシリコ
ン配線基板をパッケージの絶縁基体と蓋体から成る容器
内部に収容するようになっている。
パッケージの内部に複数個の半導体素子を収容する際、
その収容の作業性を向上させるために、また内部に収容
する半導体素子同志を電気的に接続するために予め半導
体素子と熱膨張係数が同じシリコンから成る基板の表面
に銅から成る配線導体とポリイミド樹脂から成る絶縁膜
を多層に積層したシリコン配線基板を準備し、このシリ
コン配線基板に複数個の半導体素子を搭載するとともに
該半導体素子の各電極と配線導体とを電気的に接続し、
しかる後、前記複数個の半導体素子が搭載されたシリコ
ン配線基板をパッケージの絶縁基体と蓋体から成る容器
内部に収容するようになっている。
【０００６】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージは絶縁基体が酸化アル
ミニウム質焼結体から成り、その上面略中央部に形成し
た凹部内に複数個の半導体素子を搭載した広面積のシリ
コン配線基板を接着固定した場合、以下に述べる欠点を
有したものとなる。
来の半導体素子収納用パッケージは絶縁基体が酸化アル
ミニウム質焼結体から成り、その上面略中央部に形成し
た凹部内に複数個の半導体素子を搭載した広面積のシリ
コン配線基板を接着固定した場合、以下に述べる欠点を
有したものとなる。
【０００７】即ち、パッケージの絶縁基体を構成する酸
化アルミニウム質焼結体とシリコン配線基板のシリコン
の熱膨張係数がそれぞれ6.5 〜7.5 ×10-6/ ℃、3.0 〜
3.5×10-6/ ℃であり、大きく相違することから両者に
半導体素子を作動させた際等に発生する熱が印加される
と両者間に大きな熱応力が発生し、該熱応力によってシ
リコン配線基板に破損を生じたり、シリコン配線基板が
絶縁基体より剥離して半導体装置としての機能が喪失し
てしまうという欠点を有していた。
化アルミニウム質焼結体とシリコン配線基板のシリコン
の熱膨張係数がそれぞれ6.5 〜7.5 ×10-6/ ℃、3.0 〜
3.5×10-6/ ℃であり、大きく相違することから両者に
半導体素子を作動させた際等に発生する熱が印加される
と両者間に大きな熱応力が発生し、該熱応力によってシ
リコン配線基板に破損を生じたり、シリコン配線基板が
絶縁基体より剥離して半導体装置としての機能が喪失し
てしまうという欠点を有していた。
【０００８】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は複数個の半導体素子が搭載されたシリコ
ン配線基板を破損の発生を皆無として絶縁基体に強固に
接着固定し、半導体素子を長期間にわたり正常、且つ安
定に作動させることができる半導体素子収納用パッケー
ジを提供することにある。
で、その目的は複数個の半導体素子が搭載されたシリコ
ン配線基板を破損の発生を皆無として絶縁基体に強固に
接着固定し、半導体素子を長期間にわたり正常、且つ安
定に作動させることができる半導体素子収納用パッケー
ジを提供することにある。
【０００９】
【課題を解決するための手段】本発明は複数個の半導体
素子を搭載させたシリコン配線基板が接着固定される絶
縁基体と蓋体とから成り、内部に複数個の半導体素子が
搭載されたシリコン配線基板を気密に収容するようにな
した半導体素子収納用パッケージであって、前記絶縁基
体表面のシリコン配線基板が接着固定される領域に、熱
膨張係数を絶縁基体の熱膨張係数とシリコン配線基板の
熱膨張係数の間とした中間部材を配したことを特徴とす
るものである。
素子を搭載させたシリコン配線基板が接着固定される絶
縁基体と蓋体とから成り、内部に複数個の半導体素子が
搭載されたシリコン配線基板を気密に収容するようにな
した半導体素子収納用パッケージであって、前記絶縁基
体表面のシリコン配線基板が接着固定される領域に、熱
膨張係数を絶縁基体の熱膨張係数とシリコン配線基板の
熱膨張係数の間とした中間部材を配したことを特徴とす
るものである。
【００１０】
【作用】本発明の半導体素子収納用パッケージによれ
ば、絶縁基体表面のシリコン配線基板が接着固定される
領域に、熱膨張係数が絶縁基体の熱膨張係数とシリコン
配線基板の熱膨張係数の間にある中間部材を配したこと
から絶縁基体と中間部材との間及び中間部材とシリコン
配線基板との間に大きな熱応力が発生することはなく、
その結果、絶縁基体とシリコン配線基板との間に発生す
る熱応力は中間部材で実質的に緩和され、シリコン配線
基板に破損が発生するのを有効に防止することができる
とともにシリコン配線基板を絶縁基体に強固に接着固定
することが可能となり、これによって半導体素子を長期
間にわたり正常、且つ安定に作動させることができる。
ば、絶縁基体表面のシリコン配線基板が接着固定される
領域に、熱膨張係数が絶縁基体の熱膨張係数とシリコン
配線基板の熱膨張係数の間にある中間部材を配したこと
から絶縁基体と中間部材との間及び中間部材とシリコン
配線基板との間に大きな熱応力が発生することはなく、
その結果、絶縁基体とシリコン配線基板との間に発生す
る熱応力は中間部材で実質的に緩和され、シリコン配線
基板に破損が発生するのを有効に防止することができる
とともにシリコン配線基板を絶縁基体に強固に接着固定
することが可能となり、これによって半導体素子を長期
間にわたり正常、且つ安定に作動させることができる。
【００１１】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1 は本発明の半導体素子収納用パッケージの一実
施例を示し、1 は絶縁基体、2 は蓋体である。この絶縁
基体1 と蓋体2 とで複数個の半導体素子3 が搭載されて
いるシリコン配線基板5 を収容する容器4 が構成され
る。
る。図1 は本発明の半導体素子収納用パッケージの一実
施例を示し、1 は絶縁基体、2 は蓋体である。この絶縁
基体1 と蓋体2 とで複数個の半導体素子3 が搭載されて
いるシリコン配線基板5 を収容する容器4 が構成され
る。
【００１２】前記絶縁基体1 はその上面中央部に複数個
の半導体素子3 が搭載されたシリコン配線基板5 を収容
するための空所を形成する凹部1aが設けてあり、該凹部
1a底面にはシリコン配線基板5 がガラス、樹脂等の接着
剤を介して接着固定される。
の半導体素子3 が搭載されたシリコン配線基板5 を収容
するための空所を形成する凹部1aが設けてあり、該凹部
1a底面にはシリコン配線基板5 がガラス、樹脂等の接着
剤を介して接着固定される。
【００１３】前記絶縁基体1 の凹部1a内に収容されるシ
リコン配線基板5 は、シリコン基板5a上に銅(Cu)から成
る配線導体5bとポリイミド樹脂から成る絶縁膜5cを薄膜
形成技術を採用し多層に積層させた構造を有しており、
配線導体5bには各半導体素子3 の電極が電気的に接続さ
れ、該配線導体5bによって各半導体素子3 の所定電極が
電気的に接続されるようになっている。
リコン配線基板5 は、シリコン基板5a上に銅(Cu)から成
る配線導体5bとポリイミド樹脂から成る絶縁膜5cを薄膜
形成技術を採用し多層に積層させた構造を有しており、
配線導体5bには各半導体素子3 の電極が電気的に接続さ
れ、該配線導体5bによって各半導体素子3 の所定電極が
電気的に接続されるようになっている。
【００１４】また前記シリコン配線基板5 はシリコン基
板5aが半導体素子3 と同質の材料で形成されていること
からシリコン配線基板5 に半導体素子3 を搭載させた
後、両者に熱が印加されても両者間には熱膨張係数の相
違に起因する大きな熱応力が発生することはなく、半導
体素子3 をシリコン配線基板5 に強固に搭載させておく
ことが可能となっている。
板5aが半導体素子3 と同質の材料で形成されていること
からシリコン配線基板5 に半導体素子3 を搭載させた
後、両者に熱が印加されても両者間には熱膨張係数の相
違に起因する大きな熱応力が発生することはなく、半導
体素子3 をシリコン配線基板5 に強固に搭載させておく
ことが可能となっている。
【００１５】前記複数個の半導体素子3 が搭載されたシ
リコン配線基板5 を収容する空所を有する絶縁基体1 は
例えば、酸化アルミニウム質焼結体から成り、酸化アル
ミニウム(Al 2 O 3 ) 、酸化珪素(SiO2 ) 、酸化カルシ
ウム(CaO) 、酸化マグネシウム(MgO) 等の原料粉末に適
当な有機溶剤、溶媒を添加混合して泥漿状となすととも
にこれを従来周知のドクターブレード法やカレンダーロ
ール法を採用することによってセラミックグリーンシー
ト( セラミック生シート) に成形し、しかる後、前記セ
ラミックグリーンシートに適当な打ち抜き加工を施すと
ともに複数枚積層し、高温( 約1600℃) で焼成すること
によって製作される。
リコン配線基板5 を収容する空所を有する絶縁基体1 は
例えば、酸化アルミニウム質焼結体から成り、酸化アル
ミニウム(Al 2 O 3 ) 、酸化珪素(SiO2 ) 、酸化カルシ
ウム(CaO) 、酸化マグネシウム(MgO) 等の原料粉末に適
当な有機溶剤、溶媒を添加混合して泥漿状となすととも
にこれを従来周知のドクターブレード法やカレンダーロ
ール法を採用することによってセラミックグリーンシー
ト( セラミック生シート) に成形し、しかる後、前記セ
ラミックグリーンシートに適当な打ち抜き加工を施すと
ともに複数枚積層し、高温( 約1600℃) で焼成すること
によって製作される。
【００１６】前記絶縁基体1 はまたシリコン配線基板5
が接着固定される領域に、熱膨張係数を絶縁基体1 の熱
膨張係数とシリコン配線基板5 の熱膨張係数の間とした
中間部材6 が配されている。
が接着固定される領域に、熱膨張係数を絶縁基体1 の熱
膨張係数とシリコン配線基板5 の熱膨張係数の間とした
中間部材6 が配されている。
【００１７】前記中間部材6 は絶縁基体1 にシリコン配
線基板5 を接着固定した後、絶縁基体1 とシリコン配線
基板5 の両者に熱が印加された場合に発生する絶縁基体
1 とシリコン配線基板5 の熱膨張係数の相違に起因する
大きな熱応力を緩和する作用を為し、これによってシリ
コン配線基板5 は破損を発生することなく絶縁基体1に
強固に接着固定され、半導体素子3 を長期間にわたり正
常、且つ安定に作動させることができる。
線基板5 を接着固定した後、絶縁基体1 とシリコン配線
基板5 の両者に熱が印加された場合に発生する絶縁基体
1 とシリコン配線基板5 の熱膨張係数の相違に起因する
大きな熱応力を緩和する作用を為し、これによってシリ
コン配線基板5 は破損を発生することなく絶縁基体1に
強固に接着固定され、半導体素子3 を長期間にわたり正
常、且つ安定に作動させることができる。
【００１８】尚、前記中間部材6 による熱応力の緩和
は、中間部材6 の熱膨張係数が絶縁基体1 の熱膨張係数
とシリコン配線基板5 の熱膨張係数の間にあるため絶縁
基体1にシリコン配線基板5 を間に中間部材6 を挟んで
接着固定すれば絶縁基体1 と中間部材6 との間及び中間
部材6 とシリコン配線基板5 との間に大きな熱応力が発
生しないことによる。
は、中間部材6 の熱膨張係数が絶縁基体1 の熱膨張係数
とシリコン配線基板5 の熱膨張係数の間にあるため絶縁
基体1にシリコン配線基板5 を間に中間部材6 を挟んで
接着固定すれば絶縁基体1 と中間部材6 との間及び中間
部材6 とシリコン配線基板5 との間に大きな熱応力が発
生しないことによる。
【００１９】また前記中間部材6 は絶縁基体1 が酸化ア
ルミニウム質焼結体から成る場合、絶縁基体1 の熱膨張
係数(6.5〜7.5 ×10-6/ ℃) とシリコン配線基板5 の熱
膨張係数(3.0〜3.5 ×10-6/ ℃) との間の熱膨張係数を
有する窒化アルミニウム質焼結体( 熱膨張係数:5.0×10
-6/ ℃) 、炭化珪素質焼結体( 熱膨張係数:3.0〜4.0×1
0-6/ ℃) 、ムライト質焼結体( 熱膨張係数:4.0〜5.0
×10-6/ ℃) 等から成り、例えば窒化アルミニウム質焼
結体から成る場合は主原料としての窒化アルミニウム(A
lN) に焼結助剤としてのイットリア(Y2 O 3 ) 、カルシ
ア(CaO) 、マグネシア(MgO) と適当な有機溶剤、溶媒を
添加混合して泥漿状となし、次に前記泥漿物を従来周知
のドクターブレード法やカレンダーロール法を採用する
ことによってセラミックグリーンシート( セラミック生
シート) に成形し、しかる後、前記セラミックグリーン
シートに適当な打ち抜き加工を施すとともに複数枚積層
し、高温( 約1800℃) で焼成することによって製作され
る。
ルミニウム質焼結体から成る場合、絶縁基体1 の熱膨張
係数(6.5〜7.5 ×10-6/ ℃) とシリコン配線基板5 の熱
膨張係数(3.0〜3.5 ×10-6/ ℃) との間の熱膨張係数を
有する窒化アルミニウム質焼結体( 熱膨張係数:5.0×10
-6/ ℃) 、炭化珪素質焼結体( 熱膨張係数:3.0〜4.0×1
0-6/ ℃) 、ムライト質焼結体( 熱膨張係数:4.0〜5.0
×10-6/ ℃) 等から成り、例えば窒化アルミニウム質焼
結体から成る場合は主原料としての窒化アルミニウム(A
lN) に焼結助剤としてのイットリア(Y2 O 3 ) 、カルシ
ア(CaO) 、マグネシア(MgO) と適当な有機溶剤、溶媒を
添加混合して泥漿状となし、次に前記泥漿物を従来周知
のドクターブレード法やカレンダーロール法を採用する
ことによってセラミックグリーンシート( セラミック生
シート) に成形し、しかる後、前記セラミックグリーン
シートに適当な打ち抜き加工を施すとともに複数枚積層
し、高温( 約1800℃) で焼成することによって製作され
る。
【００２０】更に前記絶縁基体1 には凹部1a周辺から外
周縁にかけて複数個のメタライズ配線層7 が被着形成さ
れており、該メタライズ配線層7 の凹部1a周辺部には半
導体素子3 の電極が接続されているシリコン配線基板5
の配線導体5bがボンディングワイヤ8 を介して電気的に
接続され、また絶縁基体1 の外周縁に導出する部位には
外部リード端子9 が銀ロウ等のロウ材を介してロウ付け
されている。
周縁にかけて複数個のメタライズ配線層7 が被着形成さ
れており、該メタライズ配線層7 の凹部1a周辺部には半
導体素子3 の電極が接続されているシリコン配線基板5
の配線導体5bがボンディングワイヤ8 を介して電気的に
接続され、また絶縁基体1 の外周縁に導出する部位には
外部リード端子9 が銀ロウ等のロウ材を介してロウ付け
されている。
【００２１】前記絶縁基体1 に設けたメタライズ配線層
7 は外部電気回路に接続される外部リード端子9 に各半
導体素子3 の電極を電気的に導通させる作用を為し、タ
ングステン、モリブデン、マンガン等の金属粉末で形成
されている。
7 は外部電気回路に接続される外部リード端子9 に各半
導体素子3 の電極を電気的に導通させる作用を為し、タ
ングステン、モリブデン、マンガン等の金属粉末で形成
されている。
【００２２】尚、前記メタライズ配線層7 は例えば、タ
ングステン等の金属粉末に有機溶剤、溶媒を添加混合し
て得た金属ペーストを絶縁基体1 となるセラミックグリ
ーンシートに予め従来周知のスクリーン印刷法により所
定パターンに印刷塗布しておくことによって絶縁基体1
の凹部1a周辺から外周縁にかけて被着形成される。
ングステン等の金属粉末に有機溶剤、溶媒を添加混合し
て得た金属ペーストを絶縁基体1 となるセラミックグリ
ーンシートに予め従来周知のスクリーン印刷法により所
定パターンに印刷塗布しておくことによって絶縁基体1
の凹部1a周辺から外周縁にかけて被着形成される。
【００２３】また前記メタライズ配線層7 はその露出す
る外表面にニッケル、金等の耐蝕性に優れ、且つロウ材
と濡れ性の良い金属をメッキ法により1.0 乃至20.0μm
の厚みに層着させておくとメタライズ配線層7 の酸化腐
食を有効に防止することができるとともにメタライズ配
線層7 と外部リード端子9 とのロウ付けを強固なものと
なすことができる。従って、前記メタライズ配線層7 の
表面にはニッケル、金等の耐蝕性に優れ、且つロウ材と
濡れ性の良い金属をメッキ法により1.0 乃至20.0μm の
厚みに層着させておくことが好ましい。
る外表面にニッケル、金等の耐蝕性に優れ、且つロウ材
と濡れ性の良い金属をメッキ法により1.0 乃至20.0μm
の厚みに層着させておくとメタライズ配線層7 の酸化腐
食を有効に防止することができるとともにメタライズ配
線層7 と外部リード端子9 とのロウ付けを強固なものと
なすことができる。従って、前記メタライズ配線層7 の
表面にはニッケル、金等の耐蝕性に優れ、且つロウ材と
濡れ性の良い金属をメッキ法により1.0 乃至20.0μm の
厚みに層着させておくことが好ましい。
【００２４】更に前記メタライズ配線層7 にロウ付けさ
れる外部リード端子9 はコバール金属( 鉄ーニッケルー
コバルト合金) や42アロイ( 鉄ーニッケル合金) 等の金
属材料から成り、各半導体素子3 の電極を外部電気回路
に電気的に接続する作用を為す。
れる外部リード端子9 はコバール金属( 鉄ーニッケルー
コバルト合金) や42アロイ( 鉄ーニッケル合金) 等の金
属材料から成り、各半導体素子3 の電極を外部電気回路
に電気的に接続する作用を為す。
【００２５】前記外部リード端子9 はコバール金属等の
インゴット( 塊) を圧延加工法や打ち抜き加工法等、従
来周知の金属加工法を採用し、所定の板状に形成するこ
とによって製作される。
インゴット( 塊) を圧延加工法や打ち抜き加工法等、従
来周知の金属加工法を採用し、所定の板状に形成するこ
とによって製作される。
【００２６】かくして上述の半導体素子収納用パッケー
ジによれば、絶縁基体1 の凹部1a底面に、複数個の半導
体素子3 が搭載されたシリコン配線基板5 を間に中間部
材6を挟んでガラス、樹脂、ロウ材等の接着材により接
着固定するとともに該半導体素子3 の各電極が接続され
ているシリコン配線基板5 の配線導体5bをボンディング
ワイヤ8 を介してメタライズ配線層7 に電気的に接続
し、しかる後、絶縁基体1 の上面に蓋体2 をガラス、樹
脂、ロウ材等から成る封止材を介して接合させ、絶縁基
体1 と蓋体2 とからなる容器4 内部に複数個の半導体素
子3 が搭載されたシリコン配線基板5 を気密に封止する
ことによって製品としての半導体装置が完成する。
ジによれば、絶縁基体1 の凹部1a底面に、複数個の半導
体素子3 が搭載されたシリコン配線基板5 を間に中間部
材6を挟んでガラス、樹脂、ロウ材等の接着材により接
着固定するとともに該半導体素子3 の各電極が接続され
ているシリコン配線基板5 の配線導体5bをボンディング
ワイヤ8 を介してメタライズ配線層7 に電気的に接続
し、しかる後、絶縁基体1 の上面に蓋体2 をガラス、樹
脂、ロウ材等から成る封止材を介して接合させ、絶縁基
体1 と蓋体2 とからなる容器4 内部に複数個の半導体素
子3 が搭載されたシリコン配線基板5 を気密に封止する
ことによって製品としての半導体装置が完成する。
【００２７】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【００２８】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、絶縁基体表面のシリコン配線基板が接着固定さ
れる領域に、熱膨張係数が絶縁基体の熱膨張係数とシリ
コン配線基板の熱膨張係数の間にある中間部材を配した
ことから絶縁基体と中間部材との間及び中間部材とシリ
コン配線基板との間に大きな熱応力が発生することはな
く、その結果、絶縁基体とシリコン配線基板との間に発
生する熱応力は中間部材で実質的に緩和され、シリコン
配線基板に破損が発生するのを有効に防止することがで
きるとともにシリコン配線基板を絶縁基体に強固に接着
固定することが可能となり、これによって半導体素子を
長期間にわたり正常、且つ安定に作動させることができ
る。
よれば、絶縁基体表面のシリコン配線基板が接着固定さ
れる領域に、熱膨張係数が絶縁基体の熱膨張係数とシリ
コン配線基板の熱膨張係数の間にある中間部材を配した
ことから絶縁基体と中間部材との間及び中間部材とシリ
コン配線基板との間に大きな熱応力が発生することはな
く、その結果、絶縁基体とシリコン配線基板との間に発
生する熱応力は中間部材で実質的に緩和され、シリコン
配線基板に破損が発生するのを有効に防止することがで
きるとともにシリコン配線基板を絶縁基体に強固に接着
固定することが可能となり、これによって半導体素子を
長期間にわたり正常、且つ安定に作動させることができ
る。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
１・・・・・・絶縁基体 １ａ・・・・・凹部 ２・・・・・・蓋体 ３・・・・・・半導体素子 ４・・・・・・容器 ５・・・・・・シリコン配線基板 ６・・・・・・中間部材
Claims (2)
- 【請求項１】複数個の半導体素子を搭載させたシリコン
配線基板が接着固定される絶縁基体と蓋体とから成り、
内部に複数個の半導体素子が搭載されたシリコン配線基
板を気密に収容するようになした半導体素子収納用パッ
ケージであって、前記絶縁基体表面のシリコン配線基板
が接着固定される領域に、熱膨張係数を絶縁基体の熱膨
張係数とシリコン配線基板の熱膨張係数の間とした中間
部材を配したことを特徴とする半導体素子収納用パッケ
ージ - 【請求項２】前記絶縁基体が酸化アルミニウム質焼結体
から成り、且つ中間部材が窒化アルミニウム質焼結体、
炭化珪素質焼結体、ムライト質焼結体の少なくとも１種
から成ることを特徴とする請求項１に記載の半導体素子
収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6372093A JP2746813B2 (ja) | 1993-03-23 | 1993-03-23 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6372093A JP2746813B2 (ja) | 1993-03-23 | 1993-03-23 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06275737A true JPH06275737A (ja) | 1994-09-30 |
| JP2746813B2 JP2746813B2 (ja) | 1998-05-06 |
Family
ID=13237517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6372093A Expired - Fee Related JP2746813B2 (ja) | 1993-03-23 | 1993-03-23 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2746813B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016154240A (ja) * | 2010-03-03 | 2016-08-25 | ジョージア テック リサーチ コーポレイション | マイクロ電子パッケージ、及び半導体パッケージ回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6323342A (ja) * | 1985-05-24 | 1988-01-30 | Matsushita Electric Works Ltd | 高熱伝導性基板 |
| JPH0364060A (ja) * | 1989-08-02 | 1991-03-19 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
-
1993
- 1993-03-23 JP JP6372093A patent/JP2746813B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6323342A (ja) * | 1985-05-24 | 1988-01-30 | Matsushita Electric Works Ltd | 高熱伝導性基板 |
| JPH0364060A (ja) * | 1989-08-02 | 1991-03-19 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016154240A (ja) * | 2010-03-03 | 2016-08-25 | ジョージア テック リサーチ コーポレイション | マイクロ電子パッケージ、及び半導体パッケージ回路 |
| US10672718B2 (en) | 2010-03-03 | 2020-06-02 | Georgia Tech Research Corporation | Through-package-via (TPV) structures on inorganic interposer and methods for fabricating same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2746813B2 (ja) | 1998-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000340687A (ja) | 半導体素子収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JPH03196664A (ja) | 半導体素子収納用パッケージ | |
| JP2851732B2 (ja) | 電子部品収納用パッケージ | |
| JP2735708B2 (ja) | セラミック配線基板 | |
| JP2784129B2 (ja) | 半導体素子収納用パッケージ | |
| JP3464138B2 (ja) | 電子部品収納用パッケージ | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JP3426741B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813072B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176246B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0888449A (ja) | セラミック配線基板 | |
| JP2813074B2 (ja) | 半導体素子収納用パッケージ | |
| JP3181011B2 (ja) | 半導体素子収納用パッケージ | |
| JP2001035959A (ja) | 半導体素子収納用パッケージ | |
| JPH08115990A (ja) | 半導体素子収納用パッケージ | |
| JPH1167950A (ja) | 電子部品収納用パッケージ | |
| JPH05145009A (ja) | 半導体素子収納用パツケージ | |
| JPH08125063A (ja) | 配線基板 | |
| JPH0521495A (ja) | 半導体装置 | |
| JPH04266052A (ja) | 半導体素子収納用パッケージ | |
| JPH05152481A (ja) | 半導体素子収納用パツケージ | |
| JPH08148633A (ja) | 半導体素子収納用パッケージ | |
| JPH06283624A (ja) | 半導体素子収納用パッケージ | |
| JPH0637205A (ja) | セラミック配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |