JPH05152481A - 半導体素子収納用パツケージ - Google Patents
半導体素子収納用パツケージInfo
- Publication number
- JPH05152481A JPH05152481A JP3310567A JP31056791A JPH05152481A JP H05152481 A JPH05152481 A JP H05152481A JP 3310567 A JP3310567 A JP 3310567A JP 31056791 A JP31056791 A JP 31056791A JP H05152481 A JPH05152481 A JP H05152481A
- Authority
- JP
- Japan
- Prior art keywords
- electric circuit
- circuit board
- wiring conductor
- external lead
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】外部リード端子を外部電気回路基板の配線導体
に強固に接合させ、内部に収容する半導体集積回路素子
を外部電気回路に確実、強固に電気的接続することがで
きる半導体素子収納用パッケージを提供する。 【構成】半導体素子４を収容する容器３に、該半導体素
子４を外部電気回路基板８の配線導体９に接続する複数
個の平板状外部リード端子７を取着して成る半導体素子
収納用パッケージであって、前記外部リード端子７は外
部電気回路基板８の配線導体９と当接する面側から反対
面側にかけて押圧されるカッター刃により所定長さに切
断されている。
に強固に接合させ、内部に収容する半導体集積回路素子
を外部電気回路に確実、強固に電気的接続することがで
きる半導体素子収納用パッケージを提供する。 【構成】半導体素子４を収容する容器３に、該半導体素
子４を外部電気回路基板８の配線導体９に接続する複数
個の平板状外部リード端子７を取着して成る半導体素子
収納用パッケージであって、前記外部リード端子７は外
部電気回路基板８の配線導体９と当接する面側から反対
面側にかけて押圧されるカッター刃により所定長さに切
断されている。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージに関するものである。
めの半導体素子収納用パッケージに関するものである。
【０００２】
【従来の技術】従来、半導体素子、特にＬＳＩ等の半導
体集積回路素子を収容するための半導体素子収納用パッ
ケージは、一般にアルミナセラミックス等の電気絶縁材
料から成り、その上面の略中央部に半導体集積回路素子
を収容するための凹部及び該凹部周辺から外周縁にかけ
て導出されたタングステン、モリブデン、マンガン等の
高融点金属粉末から成るメタライズ配線層を有する絶縁
基体と、半導体集積回路素子を外部電気回路に電気的に
接続するために前記メタライズ配線層の絶縁基体外周縁
部に銀ロウ等のロウ材を介し取着された多数の外部リー
ド端子と、蓋体とから構成されており、絶縁基体の凹部
底面に半導体集積回路素子を接着材を介し載置固定する
とともに該半導体集積回路素子の各電極をボンディング
ワイヤを介してメタライズ配線層に接続し、しかる後、
絶縁基体の上面に蓋体を封止材を介して接合させ、絶縁
基体と蓋体とから成る容器内部に半導体集積回路素子を
気密に封止することによって最終製品としての半導体装
置となる。
体集積回路素子を収容するための半導体素子収納用パッ
ケージは、一般にアルミナセラミックス等の電気絶縁材
料から成り、その上面の略中央部に半導体集積回路素子
を収容するための凹部及び該凹部周辺から外周縁にかけ
て導出されたタングステン、モリブデン、マンガン等の
高融点金属粉末から成るメタライズ配線層を有する絶縁
基体と、半導体集積回路素子を外部電気回路に電気的に
接続するために前記メタライズ配線層の絶縁基体外周縁
部に銀ロウ等のロウ材を介し取着された多数の外部リー
ド端子と、蓋体とから構成されており、絶縁基体の凹部
底面に半導体集積回路素子を接着材を介し載置固定する
とともに該半導体集積回路素子の各電極をボンディング
ワイヤを介してメタライズ配線層に接続し、しかる後、
絶縁基体の上面に蓋体を封止材を介して接合させ、絶縁
基体と蓋体とから成る容器内部に半導体集積回路素子を
気密に封止することによって最終製品としての半導体装
置となる。
【０００３】かかる従来の半導体素子収納用パッケージ
は通常、容器内部に半導体集積回路素子を気密に封止し
た後、外部リード端子を外部電気回路基板の配線導体に
対応した所定長さに切断するとともにこれを外部電気回
路基板の配線導体に半田等の接着材を介し接合させるこ
とによって外部電気回路基板上に実装され、同時に内部
に収容する半導体集積回路素子が外部電気回路と電気的
に接続されることとなる。
は通常、容器内部に半導体集積回路素子を気密に封止し
た後、外部リード端子を外部電気回路基板の配線導体に
対応した所定長さに切断するとともにこれを外部電気回
路基板の配線導体に半田等の接着材を介し接合させるこ
とによって外部電気回路基板上に実装され、同時に内部
に収容する半導体集積回路素子が外部電気回路と電気的
に接続されることとなる。
【０００４】また上記従来の半導体素子収納用パッケー
ジは、外部リード端子の切断がカッター刃の押圧により
行われており、一般に半導体素子収納用パッケージの容
器を固定し、外部リード端子を上面から下面、即ち、外
部電気回路基板の配線導体に当接しない面側から当接す
る面側に向かってカッター刃を押圧することによって切
断されている。
ジは、外部リード端子の切断がカッター刃の押圧により
行われており、一般に半導体素子収納用パッケージの容
器を固定し、外部リード端子を上面から下面、即ち、外
部電気回路基板の配線導体に当接しない面側から当接す
る面側に向かってカッター刃を押圧することによって切
断されている。
【０００５】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、外部リー
ド端子は上面から下面、即ち、外部電気回路基板の配線
導体に当接しない面側から当接する面側に向かってカッ
ター刃を押圧させることにより外部電気回路基板の配線
導体に対応する長さに切断されており、切断時に図３に
示す如く、外部リード端子11の先端下面にちぎれに起因
する表面粗さが粗い凹部11a が形成されてしまう。その
ためこの外部リード端子11を外部電気回路基板12の配線
導体13に半田等の接着材14を介して接合させると半田等
の接着材14は前記外部リード端子11の凹部11a 内に溜ま
って外部リード端子11の上面側に這い上がらず、その結
果、外部リード端子11と外部電気回路基板の配線導体と
の接合は狭い面積で弱いものとなり、内部に収容する半
導体集積回路素子を確実、強固に外部電気回路に電気的
接続することができないという欠点を有していた。
来の半導体素子収納用パッケージにおいては、外部リー
ド端子は上面から下面、即ち、外部電気回路基板の配線
導体に当接しない面側から当接する面側に向かってカッ
ター刃を押圧させることにより外部電気回路基板の配線
導体に対応する長さに切断されており、切断時に図３に
示す如く、外部リード端子11の先端下面にちぎれに起因
する表面粗さが粗い凹部11a が形成されてしまう。その
ためこの外部リード端子11を外部電気回路基板12の配線
導体13に半田等の接着材14を介して接合させると半田等
の接着材14は前記外部リード端子11の凹部11a 内に溜ま
って外部リード端子11の上面側に這い上がらず、その結
果、外部リード端子11と外部電気回路基板の配線導体と
の接合は狭い面積で弱いものとなり、内部に収容する半
導体集積回路素子を確実、強固に外部電気回路に電気的
接続することができないという欠点を有していた。
【０００６】
【発明の効果】本発明は上記欠点に鑑み案出されたもの
で、その目的は外部リード端子を外部電気回路基板の配
線導体に強固に接合させ、内部に収容する半導体集積回
路素子を外部電気回路に確実、強固に電気的接続するこ
とができる半導体素子収納用パッケージを提供すること
にある。
で、その目的は外部リード端子を外部電気回路基板の配
線導体に強固に接合させ、内部に収容する半導体集積回
路素子を外部電気回路に確実、強固に電気的接続するこ
とができる半導体素子収納用パッケージを提供すること
にある。
【０００７】
【課題を解決するための手段】本発明は半導体素子を収
容する容器に、該半導体素子を外部電気回路基板の配線
導体に接続する複数個の平板状外部リード端子を取着し
て成る半導体素子収納用パッケージであって、前記外部
リード端子は外部電気回路基板の配線導体と当接する面
側から反対面側にかけて押圧されるカッター刃により所
定長さに切断されていることを特徴とするものである。
容する容器に、該半導体素子を外部電気回路基板の配線
導体に接続する複数個の平板状外部リード端子を取着し
て成る半導体素子収納用パッケージであって、前記外部
リード端子は外部電気回路基板の配線導体と当接する面
側から反対面側にかけて押圧されるカッター刃により所
定長さに切断されていることを特徴とするものである。
【０００８】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1 及び図2 は本発明の半導体素子収納用パッケー
ジの一実施例を示し、1 は絶縁基体、2 は蓋体である。
この絶縁基体1 と蓋体2 とで半導体集積回路素子を収容
するための容器3 が構成される。
る。図1 及び図2 は本発明の半導体素子収納用パッケー
ジの一実施例を示し、1 は絶縁基体、2 は蓋体である。
この絶縁基体1 と蓋体2 とで半導体集積回路素子を収容
するための容器3 が構成される。
【０００９】前記絶縁基体1 はその上面中央部に半導体
集積回路素子4 を収容するための空所を形成する凹部1a
が設けてあり、該凹部1a底面には半導体集積回路素子4
が樹脂、ガラス、ロウ材等の接着材を介して取着され
る。
集積回路素子4 を収容するための空所を形成する凹部1a
が設けてあり、該凹部1a底面には半導体集積回路素子4
が樹脂、ガラス、ロウ材等の接着材を介して取着され
る。
【００１０】前記絶縁基体1 は酸化アルミニウム質焼結
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体等の電気絶縁性材料から成り、例えば酸
化アルミニウム質焼結体から成る場合はアルミナ(Al 2
O 3 ) 、シリカ(Si O 2 ) 、マグネシア(MgO) 、カルシ
ア(CaO) 等の原料粉末に適当な有機溶剤、溶媒を添加混
合して泥漿状となすとともにこれを従来周知のドクター
ブレード法やカレンダーロール法を採用することによっ
てセラミックグリーンシート( セラミック生シート) を
得、しかる後、前記セラミックグリーンシートに適当な
打ち抜き加工を施すとともに複数枚積層し、高温( 約16
00℃) の温度で焼成することによって製作される。
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体等の電気絶縁性材料から成り、例えば酸
化アルミニウム質焼結体から成る場合はアルミナ(Al 2
O 3 ) 、シリカ(Si O 2 ) 、マグネシア(MgO) 、カルシ
ア(CaO) 等の原料粉末に適当な有機溶剤、溶媒を添加混
合して泥漿状となすとともにこれを従来周知のドクター
ブレード法やカレンダーロール法を採用することによっ
てセラミックグリーンシート( セラミック生シート) を
得、しかる後、前記セラミックグリーンシートに適当な
打ち抜き加工を施すとともに複数枚積層し、高温( 約16
00℃) の温度で焼成することによって製作される。
【００１１】また前記絶縁基体1 には凹部1a周辺から外
周縁にかけて導出するメタライズ配線層5 が被着形成さ
れており、該メタライズ配線層5 の凹部1a周辺部には半
導体集積回路素子4 の電極がボンディングワイヤ6 を介
して電気的に接続され、また外周縁には外部電気回路と
接続される外部リード端子7 が銀ロウ等のロウ材を介し
取着される。
周縁にかけて導出するメタライズ配線層5 が被着形成さ
れており、該メタライズ配線層5 の凹部1a周辺部には半
導体集積回路素子4 の電極がボンディングワイヤ6 を介
して電気的に接続され、また外周縁には外部電気回路と
接続される外部リード端子7 が銀ロウ等のロウ材を介し
取着される。
【００１２】前記メタライズ配線層5 はタングステン
(W) 、モリブデン(Mo)、マンガン(Mn)等の高融点金属粉
末から成り、該タングステン等の高融点金属粉末に適当
な有機溶剤、溶媒を添加混合して得た金属ペーストを従
来周知のスクリーン印刷法等の厚膜手法を採用し、絶縁
基体1 と成るセラミックグリーンシートに予め被着させ
ておくことによって絶縁基体1 の凹部1a周辺から外周縁
にかけて被着形成される。
(W) 、モリブデン(Mo)、マンガン(Mn)等の高融点金属粉
末から成り、該タングステン等の高融点金属粉末に適当
な有機溶剤、溶媒を添加混合して得た金属ペーストを従
来周知のスクリーン印刷法等の厚膜手法を採用し、絶縁
基体1 と成るセラミックグリーンシートに予め被着させ
ておくことによって絶縁基体1 の凹部1a周辺から外周縁
にかけて被着形成される。
【００１３】尚、前記メタライズ配線層5 はその露出す
る表面にニッケル(Ni)、金(Au)等の良導電性で、且つ耐
蝕性に優れた金属をメッキ法により1.0 乃至20.0μm の
厚みに層着させておくとメタライズ配線層5 の酸化腐食
を有効に防止することができるとともにメタライズ配線
層5 とボンディングワイワ6 との接続及びメタライズ配
線層5 と外部リード端子7 とのロウ付け取着が極めて強
固なものとなる。従って、メタライズ配線層5 の酸化腐
食を防止し、メタライズ配線層5 とボンディングワイヤ
6 との接続及びメタライズ配線層5 と外部リード端子7
とのロウ付けを強固なものとなすにはメタライズ配線層
5 の露出表面にニッケル、金等を1.0 乃至20.0μm の厚
みに層着させておくことが好ましい。
る表面にニッケル(Ni)、金(Au)等の良導電性で、且つ耐
蝕性に優れた金属をメッキ法により1.0 乃至20.0μm の
厚みに層着させておくとメタライズ配線層5 の酸化腐食
を有効に防止することができるとともにメタライズ配線
層5 とボンディングワイワ6 との接続及びメタライズ配
線層5 と外部リード端子7 とのロウ付け取着が極めて強
固なものとなる。従って、メタライズ配線層5 の酸化腐
食を防止し、メタライズ配線層5 とボンディングワイヤ
6 との接続及びメタライズ配線層5 と外部リード端子7
とのロウ付けを強固なものとなすにはメタライズ配線層
5 の露出表面にニッケル、金等を1.0 乃至20.0μm の厚
みに層着させておくことが好ましい。
【００１４】また前記メタライズ配線層5 にロウ付け取
着される外部リード端子7 は内部に収容する半導体集積
回路素子4 を外部電気回路に接続する作用を為し、外部
リード端子7 を外部電気回路基板8 の配線導体9 に半田
等の接着材10を介して接合させることによって内部に収
容される半導体集積回路素子4 はメタライズ配線層5及
び外部リード端子7 を介して外部電気回路に電気的に接
続されることとなる。
着される外部リード端子7 は内部に収容する半導体集積
回路素子4 を外部電気回路に接続する作用を為し、外部
リード端子7 を外部電気回路基板8 の配線導体9 に半田
等の接着材10を介して接合させることによって内部に収
容される半導体集積回路素子4 はメタライズ配線層5及
び外部リード端子7 を介して外部電気回路に電気的に接
続されることとなる。
【００１５】前記外部リード端子7 はまたその下面から
上面にかけて、即ち、外部電気回路基板の配線導体と当
接する面側から反対の面側にかけてカッター刃を押圧さ
せることにより外部電気回路基板8 の配線導体9 に対応
する所定長さに切断されている。この場合、外部リード
端子7 は図2 に示す如く、切断部の上面角部にちぎれに
起因する表面粗さが粗い凹部7aが形成されるものの外部
電気回路基板8 の配線導体9 と当接する面側はカッター
刃により表面が平滑で垂直なものとなり、その結果、こ
の外部リード端子7 を外部電気回路基板8 の配線導体9
上に載置させるとともに両者を半田等の接着材10を介し
て接合させた場合、半田等の接着材10は外部リード端子
7 の側面を這い上がって広い面積で被着し、外部リード
端子7 と外部電気回路基板8 の配線導体9 との接合が面
積の広い極めて強固なものとなすことができる。
上面にかけて、即ち、外部電気回路基板の配線導体と当
接する面側から反対の面側にかけてカッター刃を押圧さ
せることにより外部電気回路基板8 の配線導体9 に対応
する所定長さに切断されている。この場合、外部リード
端子7 は図2 に示す如く、切断部の上面角部にちぎれに
起因する表面粗さが粗い凹部7aが形成されるものの外部
電気回路基板8 の配線導体9 と当接する面側はカッター
刃により表面が平滑で垂直なものとなり、その結果、こ
の外部リード端子7 を外部電気回路基板8 の配線導体9
上に載置させるとともに両者を半田等の接着材10を介し
て接合させた場合、半田等の接着材10は外部リード端子
7 の側面を這い上がって広い面積で被着し、外部リード
端子7 と外部電気回路基板8 の配線導体9 との接合が面
積の広い極めて強固なものとなすことができる。
【００１６】尚、前記外部リード端子7 はコバール金属
(Fe-Ni-Co 合金) や42アロイ(Fe-Ni合金) 等の金属材料
から成り、コバール金属等のインゴット( 塊) を圧延加
工法や打ち抜き加工法等、従来周知の金属加工法を採用
することによって所定の板状に形成される。
(Fe-Ni-Co 合金) や42アロイ(Fe-Ni合金) 等の金属材料
から成り、コバール金属等のインゴット( 塊) を圧延加
工法や打ち抜き加工法等、従来周知の金属加工法を採用
することによって所定の板状に形成される。
【００１７】また前記外部リード端子7 はその露出する
表面にニッケル(Ni)、金(Au)等の良導電性で、且つ耐蝕
性に優れた金属をメッキ法により1.0 乃至20.0μm の厚
みに層着させておくと外部リード端子7 の酸化腐食を有
効に防止することができるとともに外部リード端子7 と
外部電気回路基板8 の配線導体9 との接合を極めて強固
なものとなすことができる。従って、前記外部リード端
子7 はその露出する表面にニッケル、金等を1.0 乃至2
0.0μm の厚みに層着させておくことが好ましい。
表面にニッケル(Ni)、金(Au)等の良導電性で、且つ耐蝕
性に優れた金属をメッキ法により1.0 乃至20.0μm の厚
みに層着させておくと外部リード端子7 の酸化腐食を有
効に防止することができるとともに外部リード端子7 と
外部電気回路基板8 の配線導体9 との接合を極めて強固
なものとなすことができる。従って、前記外部リード端
子7 はその露出する表面にニッケル、金等を1.0 乃至2
0.0μm の厚みに層着させておくことが好ましい。
【００１８】かくして本発明の半導体素子収納用パッケ
ージよれば絶縁基体1 の凹部1a底面に半導体集積回路素
子4 を接着材を介して取着するとともに半導体集積回路
素子4 の電極をメタライズ配線層5 にボンディングワイ
ヤ6 を介して電気的に接続し、しかる後、絶縁基体1 の
上面に蓋体2 をガラス、樹脂、ロウ材等の封止材を介し
て接合させ、絶縁基体1 と蓋体2 とから成る容器3 の内
部を気密封止することによって最終製品としての半導体
装置となる。
ージよれば絶縁基体1 の凹部1a底面に半導体集積回路素
子4 を接着材を介して取着するとともに半導体集積回路
素子4 の電極をメタライズ配線層5 にボンディングワイ
ヤ6 を介して電気的に接続し、しかる後、絶縁基体1 の
上面に蓋体2 をガラス、樹脂、ロウ材等の封止材を介し
て接合させ、絶縁基体1 と蓋体2 とから成る容器3 の内
部を気密封止することによって最終製品としての半導体
装置となる。
【００１９】またかかる半導体装置は外部リード端子7
を外部電気回路基板8 の配線導体9に半田等の接着材10
を介して接合され、これによって半導体装置は外部電気
回路基板8 上に実装されるとともに内部に収容する半導
体集積回路素子4 が外部電気回路に電気的に接続される
こととなる。
を外部電気回路基板8 の配線導体9に半田等の接着材10
を介して接合され、これによって半導体装置は外部電気
回路基板8 上に実装されるとともに内部に収容する半導
体集積回路素子4 が外部電気回路に電気的に接続される
こととなる。
【００２０】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【００２１】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば外部リード端子を外部電気回路と当接する面側か
ら反対面側にかけて押圧されるカッター刃により所定長
さに切断したことから外部リード端子を外部電気回路基
板の配線導体に半田等の接着材を介して接合させる際、
接着材が外部リード端子の全面に広い範囲に這い上がっ
て外部リード端子と外部電気回路基板の配線導体との接
合を極めて強固となすことができる。従って、本発明の
半導体素子収納用パッケージによれば内部に収容する半
導体集積回路素子を外部電気回路に確実、強固に電気的
接続することが可能となる。
よれば外部リード端子を外部電気回路と当接する面側か
ら反対面側にかけて押圧されるカッター刃により所定長
さに切断したことから外部リード端子を外部電気回路基
板の配線導体に半田等の接着材を介して接合させる際、
接着材が外部リード端子の全面に広い範囲に這い上がっ
て外部リード端子と外部電気回路基板の配線導体との接
合を極めて強固となすことができる。従って、本発明の
半導体素子収納用パッケージによれば内部に収容する半
導体集積回路素子を外部電気回路に確実、強固に電気的
接続することが可能となる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】図１に示すパッケージの要部拡大断面図であ
る。
る。
【図３】従来の半導体素子収納用パッケージの外部リー
ド端子の切断部を説明するための要部拡大断面図であ
る。
ド端子の切断部を説明するための要部拡大断面図であ
る。
１・・・・・絶縁基体 ２・・・・・蓋体 ３・・・・・容器 ５・・・・・メタライズ配線層 ７・・・・・外部リード端子 ８・・・・・外部電気回路基板 ９・・・・・配線導体 １０・・・・・接着材
Claims (1)
- 【請求項１】半導体素子を収容する容器に、該半導体素
子を外部電気回路基板の配線導体に接続する複数個の平
板状外部リード端子を取着して成る半導体素子収納用パ
ッケージであって、前記外部リード端子は外部電気回路
基板の配線導体と当接する面側から反対面側にかけて押
圧されるカッター刃により所定長さに切断されているこ
とを特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3310567A JPH05152481A (ja) | 1991-11-26 | 1991-11-26 | 半導体素子収納用パツケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3310567A JPH05152481A (ja) | 1991-11-26 | 1991-11-26 | 半導体素子収納用パツケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05152481A true JPH05152481A (ja) | 1993-06-18 |
Family
ID=18006799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3310567A Pending JPH05152481A (ja) | 1991-11-26 | 1991-11-26 | 半導体素子収納用パツケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05152481A (ja) |
-
1991
- 1991-11-26 JP JP3310567A patent/JPH05152481A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000340687A (ja) | 半導体素子収納用パッケージ | |
| JPH05335433A (ja) | 半導体素子収納用パッケージ | |
| JPH05144956A (ja) | 半導体素子収納用パツケージ | |
| JPH03196664A (ja) | 半導体素子収納用パッケージ | |
| JP2851732B2 (ja) | 電子部品収納用パッケージ | |
| JPH05152481A (ja) | 半導体素子収納用パツケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JP3181013B2 (ja) | 半導体素子収納用パッケージ | |
| JP3181011B2 (ja) | 半導体素子収納用パッケージ | |
| JP2543236Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2784129B2 (ja) | 半導体素子収納用パッケージ | |
| JP2717727B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746802B2 (ja) | 半導体装置 | |
| JP3176246B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003224222A (ja) | 半導体素子収納用パッケージ | |
| JP2543149Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2685159B2 (ja) | 電子部品収納用パッケージ | |
| JP3176268B2 (ja) | 半導体素子収納用パッケージ | |
| JP2728593B2 (ja) | 半導体素子収納用パッケージ | |
| JPH08115990A (ja) | 半導体素子収納用パッケージ | |
| JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
| JP2948991B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05144999A (ja) | 半導体素子収納用パツケージ | |
| JPH0637199A (ja) | 半導体素子収納用パッケージ |