JPH05144999A - 半導体素子収納用パツケージ - Google Patents
半導体素子収納用パツケージInfo
- Publication number
- JPH05144999A JPH05144999A JP3308913A JP30891391A JPH05144999A JP H05144999 A JPH05144999 A JP H05144999A JP 3308913 A JP3308913 A JP 3308913A JP 30891391 A JP30891391 A JP 30891391A JP H05144999 A JPH05144999 A JP H05144999A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- circuit element
- metal
- outer lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】絶縁基体に金属製蓋体を正確、且つ強固に取着
し、内部に収容する半導体集積回路素子を長期間にわた
り正常、安定に作動させることができる半導体素子収納
用パッケージを提供する。 【構成】絶縁基体１の一主面に半導体素子（半導体集積
回路素子）４を載置固定する矩形状の載置部Ｂと半導体
素子４を外部電気回路に接続する多数の外部リード端子
７とを取着形成して成る半導体素子収納用パッケージに
おいて、前記外部リード端子７は絶縁基体１の一主面に
矩形状半導体素子載置部Ｂの各辺角部に4.0 乃至225.0m
m 2 の空間をあけて取着されている
し、内部に収容する半導体集積回路素子を長期間にわた
り正常、安定に作動させることができる半導体素子収納
用パッケージを提供する。 【構成】絶縁基体１の一主面に半導体素子（半導体集積
回路素子）４を載置固定する矩形状の載置部Ｂと半導体
素子４を外部電気回路に接続する多数の外部リード端子
７とを取着形成して成る半導体素子収納用パッケージに
おいて、前記外部リード端子７は絶縁基体１の一主面に
矩形状半導体素子載置部Ｂの各辺角部に4.0 乃至225.0m
m 2 の空間をあけて取着されている
Description
【０００１】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージの改良に関するもので
ある。
めの半導体素子収納用パッケージの改良に関するもので
ある。
【０００２】
【従来の技術】従来、半導体素子、特にＬＳＩ等の半導
体集積回路素子を収容するための半導体素子収納用パッ
ケージは図3 に示すように、一般にアルミナセラミック
ス等の電気絶縁材料から成り、その上面の略中央部に半
導体集積回路素子を収容するための凹部A 及び該凹部A
周辺から底面にかけて導出されたタングステン、モリブ
デン、マンガン等の高融点金属粉末から成るメタライズ
配線層22を有する絶縁基体21と、半導体集積回路素子を
外部電気回路に電気的に接続するために前記メタライズ
配線層22の絶縁基体21底面部に銀ロウ等のロウ材を介し
取着された多数の外部リード端子23と、金属製蓋体24と
から構成されており、絶縁基体21の凹部A底面に半導体
集積回路素子25を接着材を介し載置固定するとともに該
半導体集積回路素子25の各電極をボンディングワイヤ26
を介してメタライズ配線層22に接続し、しかる後、絶縁
基体21上面に金属製蓋体24を取着させ、絶縁基体21と金
属製蓋体24とから成る容器内部に半導体集積回路素子25
を気密に封止することによって最終製品としての半導体
装置となる。
体集積回路素子を収容するための半導体素子収納用パッ
ケージは図3 に示すように、一般にアルミナセラミック
ス等の電気絶縁材料から成り、その上面の略中央部に半
導体集積回路素子を収容するための凹部A 及び該凹部A
周辺から底面にかけて導出されたタングステン、モリブ
デン、マンガン等の高融点金属粉末から成るメタライズ
配線層22を有する絶縁基体21と、半導体集積回路素子を
外部電気回路に電気的に接続するために前記メタライズ
配線層22の絶縁基体21底面部に銀ロウ等のロウ材を介し
取着された多数の外部リード端子23と、金属製蓋体24と
から構成されており、絶縁基体21の凹部A底面に半導体
集積回路素子25を接着材を介し載置固定するとともに該
半導体集積回路素子25の各電極をボンディングワイヤ26
を介してメタライズ配線層22に接続し、しかる後、絶縁
基体21上面に金属製蓋体24を取着させ、絶縁基体21と金
属製蓋体24とから成る容器内部に半導体集積回路素子25
を気密に封止することによって最終製品としての半導体
装置となる。
【０００３】尚、前記絶縁基体21はその上面にコバール
金属や42アロイ等から成る金属枠体27が予めロウ付けさ
れており、該金属枠体27に金属製蓋体24をシームウエル
ド法により溶接することによって金属製蓋体24は絶縁基
体21に取着され、容器が気密に封止される。
金属や42アロイ等から成る金属枠体27が予めロウ付けさ
れており、該金属枠体27に金属製蓋体24をシームウエル
ド法により溶接することによって金属製蓋体24は絶縁基
体21に取着され、容器が気密に封止される。
【０００４】しかしながら、近時、半導体集積回路素子
は高密度化、高集積化が急激に進み、単位面積、単位体
積当たりの発熱量が増大し、従来の半導体素子収納用パ
ッケージでは半導体集積回路素子25の発生する熱を外部
に良好に放出できず、半導体集積回路素子25を該素子25
自身の発生する熱によって熱破壊を起こさせたり、特性
に熱変化を生じ、誤動作を起こさせたりするという欠点
を有していた。
は高密度化、高集積化が急激に進み、単位面積、単位体
積当たりの発熱量が増大し、従来の半導体素子収納用パ
ッケージでは半導体集積回路素子25の発生する熱を外部
に良好に放出できず、半導体集積回路素子25を該素子25
自身の発生する熱によって熱破壊を起こさせたり、特性
に熱変化を生じ、誤動作を起こさせたりするという欠点
を有していた。
【０００５】そこで、上記欠点を解消するために外部リ
ード端子23を絶縁基体21の凹部A を設けた側の表面に等
間隔に取着し、絶縁基体21の底面に半導体集積回路素子
25が発する熱を大気中に放出するための銅や銅−タング
ステン合金等から成るヒートシンク部材を取着するよう
になした構造の半導体素子収納用パッケージが提案され
ている。
ード端子23を絶縁基体21の凹部A を設けた側の表面に等
間隔に取着し、絶縁基体21の底面に半導体集積回路素子
25が発する熱を大気中に放出するための銅や銅−タング
ステン合金等から成るヒートシンク部材を取着するよう
になした構造の半導体素子収納用パッケージが提案され
ている。
【０００６】かかる構造の半導体素子収納用パッケージ
によれば絶縁基体21にヒートシンク部材が取着されてい
ることから半導体集積回路素子25の発する熱はヒートシ
ンク部材によって大気中に良好に放出され、その結果、
半導体集積回路素子25を低温として常に安定に作動させ
ることが可能となる。
によれば絶縁基体21にヒートシンク部材が取着されてい
ることから半導体集積回路素子25の発する熱はヒートシ
ンク部材によって大気中に良好に放出され、その結果、
半導体集積回路素子25を低温として常に安定に作動させ
ることが可能となる。
【０００７】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、絶縁基体
21の半導体集積回路素子25を収容するための凹部A を設
けた側の表面前面に多数の外部リード端子23が被着され
ていることから絶縁基体21の凹部A 内に半導体集積回路
素子25を取着収容した後、絶縁基体21に金属製蓋体24を
シームウエルド法により溶接し、容器の内部を気密封止
する際、シームウエルド装置のローラ電極が外部リード
端子に接触してその動きが制限され、金属製蓋体24を絶
縁基体21上に確実、強固に溶接することができず、その
結果、半導体素子収納用パッケージ内部の気密封止が不
完全となり、内部に収容する半導体集積回路素子を長期
間にわたり正常、且つ安定に作動させることができない
という欠点を誘発した。
来の半導体素子収納用パッケージにおいては、絶縁基体
21の半導体集積回路素子25を収容するための凹部A を設
けた側の表面前面に多数の外部リード端子23が被着され
ていることから絶縁基体21の凹部A 内に半導体集積回路
素子25を取着収容した後、絶縁基体21に金属製蓋体24を
シームウエルド法により溶接し、容器の内部を気密封止
する際、シームウエルド装置のローラ電極が外部リード
端子に接触してその動きが制限され、金属製蓋体24を絶
縁基体21上に確実、強固に溶接することができず、その
結果、半導体素子収納用パッケージ内部の気密封止が不
完全となり、内部に収容する半導体集積回路素子を長期
間にわたり正常、且つ安定に作動させることができない
という欠点を誘発した。
【０００８】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
でその目的は、絶縁基体に金属製蓋体を強固に取着し、
内部に収容する半導体集積回路素子を長期間にわたり正
常、安定に作動させることができる半導体素子収納用パ
ッケージを提供することにある。
でその目的は、絶縁基体に金属製蓋体を強固に取着し、
内部に収容する半導体集積回路素子を長期間にわたり正
常、安定に作動させることができる半導体素子収納用パ
ッケージを提供することにある。
【０００９】
【課題を解決するための手段】本発明は絶縁基体の一主
面に半導体素子を載置固定する矩形状の載置部と半導体
素子を外部電気回路に接続する多数の外部リード端子と
を取着形成して成る半導体素子収納用パッケージにおい
て、前記外部リード端子は絶縁基体の一主面に矩形状半
導体素子載置部の各辺角部に4.0乃至225.0 mm2 の空間
をあけて取着されていることを特徴とするものである。
面に半導体素子を載置固定する矩形状の載置部と半導体
素子を外部電気回路に接続する多数の外部リード端子と
を取着形成して成る半導体素子収納用パッケージにおい
て、前記外部リード端子は絶縁基体の一主面に矩形状半
導体素子載置部の各辺角部に4.0乃至225.0 mm2 の空間
をあけて取着されていることを特徴とするものである。
【００１０】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1 及び図2 は本発明の半導体素子収納用パッケー
ジの一実施例を示し、1 は絶縁基体、2 は金属製蓋体で
ある。この絶縁基体1 と金属製蓋体2 とで半導体集積回
路素子を収容するための容器3 が構成される。
る。図1 及び図2 は本発明の半導体素子収納用パッケー
ジの一実施例を示し、1 は絶縁基体、2 は金属製蓋体で
ある。この絶縁基体1 と金属製蓋体2 とで半導体集積回
路素子を収容するための容器3 が構成される。
【００１１】前記絶縁基体1 はその上面中央部に半導体
集積回路素子4 を収容するための空所を形成する矩形状
の凹部B が設けてあり、該凹部B 底面には半導体集積回
路素子4 が樹脂、ガラス、ロウ材等の接着材を介して取
着される。
集積回路素子4 を収容するための空所を形成する矩形状
の凹部B が設けてあり、該凹部B 底面には半導体集積回
路素子4 が樹脂、ガラス、ロウ材等の接着材を介して取
着される。
【００１２】前記絶縁基体1 は酸化アルミニウム質焼結
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体等の電気絶縁性材料から成り、例えば酸
化アルミニウム質焼結体から成る場合はアルミナ(Al 2
O 3 ) 、シリカ(Si O 2 ) 、マグネシア(MgO) 、カルシ
ア(CaO) 等の原料粉末に適当な有機溶剤、溶媒を添加混
合して泥漿状となすとともにこれを従来周知のドクター
ブレード法やカレンダーロール法を採用することによっ
てセラミックグリーンシート( セラミック生シート) を
得、しかる後、前記セラミックグリーンシートに適当な
打ち抜き加工を施すとともに複数枚積層し、高温( 約16
00℃) の温度で焼成することによって製作される。
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体等の電気絶縁性材料から成り、例えば酸
化アルミニウム質焼結体から成る場合はアルミナ(Al 2
O 3 ) 、シリカ(Si O 2 ) 、マグネシア(MgO) 、カルシ
ア(CaO) 等の原料粉末に適当な有機溶剤、溶媒を添加混
合して泥漿状となすとともにこれを従来周知のドクター
ブレード法やカレンダーロール法を採用することによっ
てセラミックグリーンシート( セラミック生シート) を
得、しかる後、前記セラミックグリーンシートに適当な
打ち抜き加工を施すとともに複数枚積層し、高温( 約16
00℃) の温度で焼成することによって製作される。
【００１３】また前記絶縁基体1 には凹部B 周辺から容
器3の上面にかけて導出するメタライズ配線層5 が被着
形成されており、該メタライズ配線層5 の凹部B 周辺部
には半導体集積回路素子4 の電極がボンディングワイヤ
6 を介して電気的に接続され、また容器3 の外部に導出
された部位には外部電気回路と接続される外部リード端
子7 が銀ロウ等のロウ材を介し取着される。
器3の上面にかけて導出するメタライズ配線層5 が被着
形成されており、該メタライズ配線層5 の凹部B 周辺部
には半導体集積回路素子4 の電極がボンディングワイヤ
6 を介して電気的に接続され、また容器3 の外部に導出
された部位には外部電気回路と接続される外部リード端
子7 が銀ロウ等のロウ材を介し取着される。
【００１４】前記メタライズ配線層5 はタングステン
(W) 、モリブデン(Mo)、マンガン(Mn)等の高融点金属粉
末から成り、該タングステン等の高融点金属粉末に適当
な有機溶剤、溶媒を添加混合して得た金属ペーストを従
来周知のスクリーン印刷法等の厚膜手法を採用し、絶縁
基体1 と成るセラミックグリーンシートに予め被着させ
ておくことによって絶縁基体1 の凹部周辺から容器3 の
外部にかけて被着形成される。
(W) 、モリブデン(Mo)、マンガン(Mn)等の高融点金属粉
末から成り、該タングステン等の高融点金属粉末に適当
な有機溶剤、溶媒を添加混合して得た金属ペーストを従
来周知のスクリーン印刷法等の厚膜手法を採用し、絶縁
基体1 と成るセラミックグリーンシートに予め被着させ
ておくことによって絶縁基体1 の凹部周辺から容器3 の
外部にかけて被着形成される。
【００１５】尚、前記メタライズ配線層5 はその露出す
る表面にニッケル(Ni)、金(Au)等の良導電性で、且つ耐
蝕性に優れた金属をメッキ法により1.0 乃至20.0μm の
厚みに層着させておくとメタライズ配線層5 の酸化腐食
を有効に防止することができるとともにメタライズ配線
層5 とボンディングワイワ6 との接続及びメタライズ配
線層5 と外部リード端子7 とのロウ付け取着が極めて強
固なものとなる。従って、メタライズ配線層5 の酸化腐
食を防止し、メタライズ配線層5 とボンディングワイヤ
6 との接続及びメタライズ配線層5 と外部リード端子7
とのロウ付けを強固なものとなすにはメタライズ配線層
5 の露出表面にニッケル、金等を1.0 乃至20.0μm の厚
みに層着させておくことが好ましい。
る表面にニッケル(Ni)、金(Au)等の良導電性で、且つ耐
蝕性に優れた金属をメッキ法により1.0 乃至20.0μm の
厚みに層着させておくとメタライズ配線層5 の酸化腐食
を有効に防止することができるとともにメタライズ配線
層5 とボンディングワイワ6 との接続及びメタライズ配
線層5 と外部リード端子7 とのロウ付け取着が極めて強
固なものとなる。従って、メタライズ配線層5 の酸化腐
食を防止し、メタライズ配線層5 とボンディングワイヤ
6 との接続及びメタライズ配線層5 と外部リード端子7
とのロウ付けを強固なものとなすにはメタライズ配線層
5 の露出表面にニッケル、金等を1.0 乃至20.0μm の厚
みに層着させておくことが好ましい。
【００１６】また前記メタライズ配線層5 にロウ付け取
着される外部リード端子7 は内部に収容する半導体集積
回路素子4 を外部電気回路に接続する作用を為し、外部
リード端子7 を外部電気回路に接続することによって内
部に収容される半導体集積回路素子4 はメタライズ配線
層5 及び外部リード端子7 を介して外部電気回路に電気
的に接続されることとなる。
着される外部リード端子7 は内部に収容する半導体集積
回路素子4 を外部電気回路に接続する作用を為し、外部
リード端子7 を外部電気回路に接続することによって内
部に収容される半導体集積回路素子4 はメタライズ配線
層5 及び外部リード端子7 を介して外部電気回路に電気
的に接続されることとなる。
【００１７】前記外部リード端子7 はコバール金属(Fe-
Ni-Co合金) や42アロイ(Fe-Ni合金) 等の金属材料から
成り、コバール金属等のインゴット( 塊) を圧延加工法
や打ち抜き加工法等、従来周知の金属加工法を採用する
ことによって所定のピン状に形成される。
Ni-Co合金) や42アロイ(Fe-Ni合金) 等の金属材料から
成り、コバール金属等のインゴット( 塊) を圧延加工法
や打ち抜き加工法等、従来周知の金属加工法を採用する
ことによって所定のピン状に形成される。
【００１８】前記外部リード端子7 はまた図2 に示す如
く、絶縁基体1 の表面で半導体集積回路素子4 が載置固
定される矩形状凹部B の各辺角部に4.0 乃至225.0mm 2
の空間X をあけて取着されており、これによって隣接す
る外部リード端子7間の距離をあまり短くせずにして、
且つ、後述する矩形状凹部B の周辺に金属製蓋体2 をシ
ームウエルド法により溶接する際、シームウエルド装置
のローラ電極が外部リード端子7 に接触することは殆ど
なく、金属製蓋体2 を絶縁基体1 に確実、且つ強固に取
着させることができる。
く、絶縁基体1 の表面で半導体集積回路素子4 が載置固
定される矩形状凹部B の各辺角部に4.0 乃至225.0mm 2
の空間X をあけて取着されており、これによって隣接す
る外部リード端子7間の距離をあまり短くせずにして、
且つ、後述する矩形状凹部B の周辺に金属製蓋体2 をシ
ームウエルド法により溶接する際、シームウエルド装置
のローラ電極が外部リード端子7 に接触することは殆ど
なく、金属製蓋体2 を絶縁基体1 に確実、且つ強固に取
着させることができる。
【００１９】尚、前記外部リード端子7 を絶縁基体1 の
表面に取着させる際、矩形状凹部Bの各辺角部に形成す
る空間X の面積が4.0 mm2 未満であると矩形状凹部B の
周辺に金属製蓋体2をシームウエルド法により溶接する
場合、シームウエルド装置のローラ電極が外部リード端
子7 に接触し、金属製蓋体2 を絶縁基体1 に強固に取着
させることが不可となって絶縁基体1 と金属製蓋体2 と
から成る容器3 内部に半導体集積回路素子4 を気密に封
止することができなくなり、また225.0mm 2 を越えると
絶縁基体1 における空間X の面積が広くなって外部リー
ド端子7 を取着し得る面積が狭くなり、その結果、隣接
する外部リード端子7 間の距離も狭くなって接触による
短絡等を発生し易くなる。従って、外部リード端子7 を
絶縁基体1 の表面に取着させる場合、矩形状凹部B の各
辺角部に形成する空間X の面積は4.0 乃至225.0mm 2 と
しておく必要がある。
表面に取着させる際、矩形状凹部Bの各辺角部に形成す
る空間X の面積が4.0 mm2 未満であると矩形状凹部B の
周辺に金属製蓋体2をシームウエルド法により溶接する
場合、シームウエルド装置のローラ電極が外部リード端
子7 に接触し、金属製蓋体2 を絶縁基体1 に強固に取着
させることが不可となって絶縁基体1 と金属製蓋体2 と
から成る容器3 内部に半導体集積回路素子4 を気密に封
止することができなくなり、また225.0mm 2 を越えると
絶縁基体1 における空間X の面積が広くなって外部リー
ド端子7 を取着し得る面積が狭くなり、その結果、隣接
する外部リード端子7 間の距離も狭くなって接触による
短絡等を発生し易くなる。従って、外部リード端子7 を
絶縁基体1 の表面に取着させる場合、矩形状凹部B の各
辺角部に形成する空間X の面積は4.0 乃至225.0mm 2 と
しておく必要がある。
【００２０】また前記絶縁基体1 はその底面にヒートシ
ンク部材8が取着されており、該ヒートシンク部材8 は
半導体集積回路素子4 の発する熱を吸収するとともに大
気中に放出して半導体集積回路素子4 が高温となるのを
有効に防止し、半導体集積回路素子4 を常に正常、且つ
安定に作動させる作用を為す。
ンク部材8が取着されており、該ヒートシンク部材8 は
半導体集積回路素子4 の発する熱を吸収するとともに大
気中に放出して半導体集積回路素子4 が高温となるのを
有効に防止し、半導体集積回路素子4 を常に正常、且つ
安定に作動させる作用を為す。
【００２１】前記ヒートシンク部材8 は例えばコバール
金属や42アロイ等の金属から成り、絶縁基体1 の底面に
予め被着させておいたメタライズ金属層9 に銀ロウ等の
ロウ材を介しロウ付けすることによって絶縁基体1 の底
面に取着される。
金属や42アロイ等の金属から成り、絶縁基体1 の底面に
予め被着させておいたメタライズ金属層9 に銀ロウ等の
ロウ材を介しロウ付けすることによって絶縁基体1 の底
面に取着される。
【００２２】また前記絶縁基体1 の底面に予め被着させ
ておいたメタライズ金属層9 はタングステン、モリブデ
ン等の高融点金属粉末から成り、タングステン等の金属
粉末に適当な有機溶剤、溶媒を添加混合して得た金属ペ
ーストを従来周知のスクリーン印刷法等により絶縁基体
1 の底面に印刷塗布するとともに高温で焼き付けること
によって絶縁基体1 の底面に被着される。
ておいたメタライズ金属層9 はタングステン、モリブデ
ン等の高融点金属粉末から成り、タングステン等の金属
粉末に適当な有機溶剤、溶媒を添加混合して得た金属ペ
ーストを従来周知のスクリーン印刷法等により絶縁基体
1 の底面に印刷塗布するとともに高温で焼き付けること
によって絶縁基体1 の底面に被着される。
【００２３】前記絶縁基体1 はまたその凹部B 周辺にメ
タライズ金属層11を介して金属枠体10が取着されてお
り、該金属枠体10は金属製蓋体3 がシームウエルド法に
より溶接され、これによって容器3 が気密に封止され
る。
タライズ金属層11を介して金属枠体10が取着されてお
り、該金属枠体10は金属製蓋体3 がシームウエルド法に
より溶接され、これによって容器3 が気密に封止され
る。
【００２４】前記金属枠体10はコバール金属や42アロイ
等の金属から成り、金属製蓋体2 を絶縁基体1 取着する
際、下地金属部材として作用し、絶縁基体1 の凹部B 周
辺に予め被着させておいたメタライズ金属層11に銀ロウ
等のロウ材を介しロウ付けすることによって絶縁基体1
の凹部B 周辺に取着される。
等の金属から成り、金属製蓋体2 を絶縁基体1 取着する
際、下地金属部材として作用し、絶縁基体1 の凹部B 周
辺に予め被着させておいたメタライズ金属層11に銀ロウ
等のロウ材を介しロウ付けすることによって絶縁基体1
の凹部B 周辺に取着される。
【００２５】尚、前記メタライズ金属層11はタングステ
ン、モリブデン等の高融点金属粉末から成り、タングス
テン等の金属粉末に適当な有機溶剤、溶媒を添加混合し
て得た金属ペーストを絶縁基体1 の凹部B 周辺に従来周
知のスクリーン印刷法により印刷塗布するとともにこれ
を高温で焼き付けることによって絶縁基体1 の凹部B周
辺に被着される。
ン、モリブデン等の高融点金属粉末から成り、タングス
テン等の金属粉末に適当な有機溶剤、溶媒を添加混合し
て得た金属ペーストを絶縁基体1 の凹部B 周辺に従来周
知のスクリーン印刷法により印刷塗布するとともにこれ
を高温で焼き付けることによって絶縁基体1 の凹部B周
辺に被着される。
【００２６】かくして本発明の半導体素子収納用パッケ
ージよれば絶縁基体1 の凹部B 底面に半導体集積回路素
子4 を接着材を介して取着するとともに半導体集積回路
素子4 の電極をメタライズ配線層5 にボンディングワイ
ヤ6 を介して電気的に接続し、しかる後、絶縁基体1 の
凹部B 周辺に被着させた金属枠体10に金属製蓋体2 をシ
ームウエルド法により溶接し、容器3 の内部を気密に封
止することによって最終製品としての半導体装置とな
る。
ージよれば絶縁基体1 の凹部B 底面に半導体集積回路素
子4 を接着材を介して取着するとともに半導体集積回路
素子4 の電極をメタライズ配線層5 にボンディングワイ
ヤ6 を介して電気的に接続し、しかる後、絶縁基体1 の
凹部B 周辺に被着させた金属枠体10に金属製蓋体2 をシ
ームウエルド法により溶接し、容器3 の内部を気密に封
止することによって最終製品としての半導体装置とな
る。
【００２７】尚、前記金属製蓋体2 の金属枠体10への溶
接は金属枠体10上に金属製蓋体2 を載置させるとともに
該金属製蓋体2の外周部にシームウエルド装置のローラ
電極を摺接させながら約150A程度の高電流を印加し、金
属製蓋体2 と金属枠体10の各々の接合部を瞬間的に溶融
させることによって行われる。この場合、絶縁基体1の
矩形状凹部B の各辺角部には4.0 乃至 225.0mm 2の空間
があけられてあり、外部リード端子7 が存在しないこと
からシームウエルド装置のローラ電極はその摺接が自由
となり、その結果、金属製蓋体2 を金属枠体10に正確、
且つ確実に溶接することができ、容器3 内部の気密封止
の信頼性を極めて高いものとなすことが可能となる。
接は金属枠体10上に金属製蓋体2 を載置させるとともに
該金属製蓋体2の外周部にシームウエルド装置のローラ
電極を摺接させながら約150A程度の高電流を印加し、金
属製蓋体2 と金属枠体10の各々の接合部を瞬間的に溶融
させることによって行われる。この場合、絶縁基体1の
矩形状凹部B の各辺角部には4.0 乃至 225.0mm 2の空間
があけられてあり、外部リード端子7 が存在しないこと
からシームウエルド装置のローラ電極はその摺接が自由
となり、その結果、金属製蓋体2 を金属枠体10に正確、
且つ確実に溶接することができ、容器3 内部の気密封止
の信頼性を極めて高いものとなすことが可能となる。
【００２８】また本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では絶縁基
体1に凹部B を設け該凹部B 内に半導体集積回路素子4
を載置固定したが、平板状絶縁基体1 の上面に半導体集
積回路素子4 を直接載置固定してもよく、また絶縁基体
1 を電気絶縁性の材料だけで形成するのではなく金属製
支持体に絶縁枠体を取着して形成してもよい。更には上
述の実施例では外部リード端子7 をピン状とし、縁基体
1の上面に垂直に取着したもので説明したが平板状でこ
れを絶縁基体1に水平に多数個取着したものであっても
よい。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では絶縁基
体1に凹部B を設け該凹部B 内に半導体集積回路素子4
を載置固定したが、平板状絶縁基体1 の上面に半導体集
積回路素子4 を直接載置固定してもよく、また絶縁基体
1 を電気絶縁性の材料だけで形成するのではなく金属製
支持体に絶縁枠体を取着して形成してもよい。更には上
述の実施例では外部リード端子7 をピン状とし、縁基体
1の上面に垂直に取着したもので説明したが平板状でこ
れを絶縁基体1に水平に多数個取着したものであっても
よい。
【００２９】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば半導体集積回路素子を外部電気回路に接続する外
部リード端子を絶縁基体表面に、半導体集積回路素子を
載置固定する矩形状載置部の各辺角部に4.0 乃至225.0m
m 2 の空間をあけて取着したことから絶縁基体に多数個
の外部リード端子を隣接する外部リード端子間に接触に
よる短絡等を発生させることなく被着することができる
とともに絶縁基体に金属製蓋体をシームウエルド法によ
り溶接し、容器内部を気密に封止する際、シームウエル
ド装置のローラ電極の摺接を自由として金属製蓋体を絶
縁基体上に正確、且つ確実に溶接取着することができ
る。そのため本発明の半導体素子収納用パッケージによ
れば容器の気密封止の信頼性を極めて高いものとなり、
内部に収容する半導体集積回路素子を長期間にわたり常
に正常、且つ安定に作動させることが可能となる。
よれば半導体集積回路素子を外部電気回路に接続する外
部リード端子を絶縁基体表面に、半導体集積回路素子を
載置固定する矩形状載置部の各辺角部に4.0 乃至225.0m
m 2 の空間をあけて取着したことから絶縁基体に多数個
の外部リード端子を隣接する外部リード端子間に接触に
よる短絡等を発生させることなく被着することができる
とともに絶縁基体に金属製蓋体をシームウエルド法によ
り溶接し、容器内部を気密に封止する際、シームウエル
ド装置のローラ電極の摺接を自由として金属製蓋体を絶
縁基体上に正確、且つ確実に溶接取着することができ
る。そのため本発明の半導体素子収納用パッケージによ
れば容器の気密封止の信頼性を極めて高いものとなり、
内部に収容する半導体集積回路素子を長期間にわたり常
に正常、且つ安定に作動させることが可能となる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】図１に示すパッケージの絶縁基体の平面図であ
る。
る。
【図３】従来の半導体素子収納用パッケージの断面図で
ある。
ある。
１・・・・・絶縁基体 ２・・・・・金属製蓋体 ３・・・・・容器 ５・・・・・メタライズ配線層 ７・・・・・外部リード端子 １０・・・・・金属枠体 Ｂ・・・・・半導体集積回路素子を載置固定するための
凹部 Ｘ・・・・・外部リード端子が存在しない空間
凹部 Ｘ・・・・・外部リード端子が存在しない空間
Claims (1)
- 【請求項１】絶縁基体の一主面に半導体素子を載置固定
する矩形状の載置部と半導体素子を外部電気回路に接続
する多数の外部リード端子とを取着形成して成る半導体
素子収納用パッケージにおいて、前記外部リード端子は
絶縁基体の一主面に矩形状半導体素子載置部の各辺角部
に4.0 乃至225.mm2の空間をあけて取着されていること
を特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3308913A JPH05144999A (ja) | 1991-11-25 | 1991-11-25 | 半導体素子収納用パツケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3308913A JPH05144999A (ja) | 1991-11-25 | 1991-11-25 | 半導体素子収納用パツケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05144999A true JPH05144999A (ja) | 1993-06-11 |
Family
ID=17986786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3308913A Pending JPH05144999A (ja) | 1991-11-25 | 1991-11-25 | 半導体素子収納用パツケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05144999A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0661738A1 (en) * | 1993-12-30 | 1995-07-05 | Nec Corporation | Cavity down mounting seam welding ceramic package for semiconducteur device |
-
1991
- 1991-11-25 JP JP3308913A patent/JPH05144999A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0661738A1 (en) * | 1993-12-30 | 1995-07-05 | Nec Corporation | Cavity down mounting seam welding ceramic package for semiconducteur device |
| US5527992A (en) * | 1993-12-30 | 1996-06-18 | Nec Corporation | Cavity down mounting seam-welding ceramic package for semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05144956A (ja) | 半導体素子収納用パツケージ | |
| JP2883235B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05144999A (ja) | 半導体素子収納用パツケージ | |
| JP3164802B1 (ja) | 電子部品収納用パッケージ | |
| JP2543149Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3464138B2 (ja) | 電子部品収納用パッケージ | |
| JP3464137B2 (ja) | 電子部品収納用パッケージ | |
| JP3464136B2 (ja) | 電子部品収納用パッケージ | |
| JP4105968B2 (ja) | 電子部品搭載用基板およびそれを用いた電子装置 | |
| JP3427053B2 (ja) | 電子部品収納用パッケージ | |
| JP2543153Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2873105B2 (ja) | 半導体素子収納用パッケージ | |
| JP3181013B2 (ja) | 半導体素子収納用パッケージ | |
| JP2948991B2 (ja) | 半導体素子収納用パッケージ | |
| JP2784094B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05275608A (ja) | 半導体素子収納用パッケージ | |
| JP2543236Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2002170895A (ja) | 電子部品収納用パッケージおよびその封止方法 | |
| JP2000277872A (ja) | 配線基板 | |
| JP2003224222A (ja) | 半導体素子収納用パッケージ | |
| JP2685159B2 (ja) | 電子部品収納用パッケージ | |
| JPH08115990A (ja) | 半導体素子収納用パッケージ | |
| JP2002111428A (ja) | 圧電振動子収納用容器 | |
| JPH05160283A (ja) | 半導体素子収納用パッケージ | |
| JPH05144965A (ja) | 電子部品収納用パツケージ |