CN116913885A - 半导体器件组件 - Google Patents

半导体器件组件 Download PDF

Info

Publication number
CN116913885A
CN116913885A CN202310396606.0A CN202310396606A CN116913885A CN 116913885 A CN116913885 A CN 116913885A CN 202310396606 A CN202310396606 A CN 202310396606A CN 116913885 A CN116913885 A CN 116913885A
Authority
CN
China
Prior art keywords
metal layer
metal
semiconductor device
device assembly
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310396606.0A
Other languages
English (en)
Inventor
林承园
全五燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN116913885A publication Critical patent/CN116913885A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C04B37/021—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles in a direct manner, e.g. direct copper bonding [DCB]
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C04B37/023—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used
    • C04B37/026—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used consisting of metals or metal salts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53261—Refractory-metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/96—Properties of ceramic products, e.g. mechanical properties such as strength, toughness, wear resistance
    • C04B2235/9607—Thermal properties, e.g. thermal expansion coefficient
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/34—Oxidic
    • C04B2237/343—Alumina or aluminates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40—Metallic
    • C04B2237/407—Copper
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/58—Forming a gradient in composition or in properties across the laminate or the joined articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

在一些方面中，本文中所描述的技术涉及一种半导体器件组件，其包括：直接接合金属(DBM)衬底，其包括：陶瓷层；第一金属层，该第一金属层设置在该DBM衬底的第一表面上，该第一金属层具有均匀的厚度；以及第二金属层，该第二金属层设置在该DBM衬底的与第一表面相对的第二表面上，该第二金属层包括：具有第一厚度的第一部分；以及具有第二厚度的第二部分，第二厚度大于第一厚度，该第二金属层的第二部分包括热膨胀系数(CTE)在7至11百万分率每摄氏度(ppm/℃)范围内的金属合金；以及半导体管芯，该半导体管芯具有与第二金属层的第二部分耦接的第一表面。

Description

半导体器件组件
技术领域
本说明书涉及半导体器件模块组件。更具体地，本说明书涉及具有减小的与热失配相关联的应力并且具有改进的堆叠高度控制的半导体器件模块组件(例如，半导体器件模块)。
背景技术
半导体器件组件，诸如包括功率半导体器件(其可称为功率模块、多芯片功率模块等)的组件，可使用半导体管芯、衬底(例如，直接接合金属衬底)和导体间隔件(例如，导电间隔件和/或导热间隔件)来实现。例如，此类间隔件可提供给定组件的部件之间的电连接，和/或促进组件的热耗散(例如，由半导体管芯的操作产生)，以促进组件的双面冷却。然而，此类组件的当前具体实施具有某些缺点。例如，由于衬底(例如，陶瓷)材料、半导体管芯及导电间隔件的相应热膨胀系数之间的失配，可在半导体管芯上施加各种应力(例如，施加在半导体管芯上的拉伸应力、剥离应力、剪切应力等)，此可导致对半导体管芯的损坏，诸如破裂。此外，在当前具体实施中，由于用于将间隔件与衬底耦接的焊料层的接合线厚度的工艺变化，难以控制对功率模块的总堆叠高度(例如，模块厚度)的工艺控制。由于在模块的模制封装期间引起的压缩应力，这种工艺变化可能导致管芯破裂(例如，对于高于工艺目标高度的堆叠高度)，或者可能导致过度的模制溢料(例如，对于低于工艺目标高度的堆叠高度，在衬底的表面上)。当前方法的其它缺点还包括组装工艺复杂性和与工艺变化相关的质量问题。
发明内容
在一些方面，本文所述的技术涉及一种半导体器件组件，其包括：直接接合金属(DBM)衬底，其包括：陶瓷层；第一金属层，该第一金属层设置在该DBM衬底的第一表面上，该第一金属层具有均匀的厚度；以及第二金属层，该第二金属层设置在该DBM衬底的与该第一表面相对的第二表面上，该第二金属层包括：具有第一厚度的第一部分；以及具有第二厚度的第二部分，该第二厚度大于该第一厚度，该第二金属层的该第二部分包括热膨胀系数(CTE)在7至11百万分率每摄氏度(ppm/℃)范围内的金属合金；以及半导体管芯，该半导体管芯具有与第二金属层的第二部分耦接的第一表面。
在一些方面，本文所述的技术涉及一种半导体器件组件，其中金属合金的CTE在8至10ppm/℃的范围内。
在一些方面，本文所述的技术涉及一种半导体器件组件，其中金属合金包括铜钼(CuMo)金属合金。
在一些方面，本文所述的技术涉及一种半导体器件组件，其中第二金属层的第一部分包括金属合金。
在一些方面，本文所述的技术涉及一种半导体器件组件，其中：该金属合金是第一金属；并且第二金属层的第二部分包括设置在陶瓷层上的第二金属层，第二金属的CTE大于金属合金的CTE，并且第一金属设置在第二金属上。
在一些方面，本文所述的技术涉及一种半导体器件组件，其中第一金属生长在第二金属上。
在一些方面，本文所述的技术涉及一种半导体器件组件，其中第二金属层包括铜层。
在一些方面，本文所述的技术涉及一种半导体器件组件，其中第二金属层的第一部分被包括在铜层中。
在一些方面，本文所述的技术涉及一种半导体器件组件，其中使用以下中的一者将第一金属层和第二金属层与陶瓷层耦接：活性金属钎焊；扩散接合；或烧结。
在一些方面，本文所述的技术涉及一种半导体器件组件，其中DBM衬底是第一DBM衬底，陶瓷层是第一陶瓷层，并且半导体管芯是第一半导体管芯，该半导体器件组件还包括：第二DBM衬底，其包括：第二陶瓷层；第三金属层，该第三金属层设置在该第二DBM衬底的第一表面上，该第三金属层具有均匀的厚度；以及第四金属层，该第四金属层设置在该第二DBM衬底的与该第一表面相对的第二表面上，该第四金属层包括：具有第一厚度的第一部分；以及具有第二厚度的第二部分，该第四金属层的该第二部分包括该金属合金；以及第二半导体管芯，该第二半导体管芯具有与该第四金属层的该第二部分耦接的第一表面。
在一些方面，本文所述的技术涉及一种半导体器件组件，其中：该第一半导体管芯的与该第一半导体管芯的该第一表面相对的第二表面与该第四金属层的该第一部分耦接；并且该第二半导体管芯的与该第二半导体管芯的该第一表面相对的第二表面与该第二金属层的该第一部分耦接。
在一些方面，本文所述的技术涉及一种半导体器件组件，其中：第一半导体管芯包括半桥电路的高边开关。并且该第二半导体管芯包括半桥电路的低边开关。
在一些方面，本文中所描述的技术涉及一种半导体器件组件，其包括：直接接合金属(DBM)衬底，其包括：陶瓷层；第一金属层，该第一金属层设置在该DBM衬底的第一表面上，该第一金属层具有均匀的厚度；以及第二金属层，该第二金属层设置在该DBM衬底的与该第一表面相对的第二表面上，该第二金属层包括：具有第一厚度的第一部分；以及具有第二厚度的第二部分，该第二厚度大于该第一厚度，该第二金属层包括热膨胀系数(CTE)在7至11百万分率每摄氏度(ppm/℃)范围内的金属合金；以及半导体管芯，该半导体管芯具有与第二金属层的第二部分耦接的第一表面。
在一些方面，本文所述的技术涉及一种半导体器件组件，其中第一金属层包括金属合金。
在一些方面，本文所述的技术涉及一种半导体器件组件，其中金属合金包括铜钼(CuMo)金属合金。
在一些方面，本文所述的技术涉及一种半导体器件组件，其中DBM衬底是第一DBM衬底，陶瓷层是第一陶瓷层，并且半导体管芯是第一半导体管芯，该半导体器件组件还包括：第二DBM衬底，其包括：第二陶瓷层；第三金属层，该第三金属层设置在该第二DBM衬底的第一表面上，该第三金属层具有均匀的厚度；以及第四金属层，该第四金属层设置在该第二DBM衬底的与该第一表面相对的第二表面上，该第四金属层包括：具有第一厚度的第一部分；以及具有第二厚度的第二部分，该第四金属层包括该金属合金；以及第二半导体管芯，该第二半导体管芯具有与该第四金属层的该第二部分耦接的第一表面。
在一些方面，本文所述的技术涉及一种半导体器件组件，其中：该第一半导体管芯的与该第一半导体管芯的该第一表面相对的第二表面与该第四金属层的该第一部分耦接；并且该第二半导体管芯的与该第二半导体管芯的该第一表面相对的第二表面与该第二金属层的该第一部分耦接。
在一些方面，本文中所描述的技术涉及一种半导体器件组件，其包括：直接接合金属(DBM)衬底，其包括：陶瓷层；第一金属层，该第一金属层设置在该DBM衬底的第一表面上，该第一金属层具有均匀的厚度；以及第二金属层，该第二金属层设置在该DBM衬底的与该第一表面相对的第二表面上，该第二金属层具有均匀的厚度；第三金属层，该第三金属层设置在该第二金属层的一部分上，该第三金属层包括热膨胀系数(CTE)在7至11百万分率每摄氏度(ppm/℃)范围内的金属合金，该第三金属层的CTE小于该第二金属层的CTE；以及半导体管芯，该半导体管芯具有与该第三金属层耦接的第一表面。
在一些方面，本文所述的技术涉及一种半导体器件组件，其中：第一金属层和第二金属层包括铜；并且该金属合金包括铜钼(CuMo)金属合金。
在一些方面，本文所述的技术涉及一种半导体器件组件，其中该金属合金生长在第二金属层上。
附图说明
图1A是示意性地示出半导体器件组件的侧视图的图。
图1B是示出图1A的半导体器件组件的扩展视图的图。
图2A是示意性地示出另一半导体器件组件的侧视图的图。
图2B是示出图1A的半导体器件组件的扩展视图的图。
图3A和图3B是示意性地示出用于生产图1A和图1B所示的半导体器件组件的衬底的工艺的图。
图4A至图4C是示意性地示出用于生产图2A和图2B所示的半导体器件组件的衬底的工艺的图。
在未必按比例绘制的附图中，相似参考符号可指示不同视图中的相似和/或类似部件(元件、结构等)。附图大体上以举例而非限制的方式示出了本公开中所讨论的各种具体实施。在一个附图中示出的参考符号对于相关视图中的相同和/或相似元件可不重复。在多个图中重复的参考符号可不相对于这些图中的每个图具体地讨论，而是提供用于相关视图之间的上下文。另外，并非附图中的所有相似元件都在示出该元件的多个实例时用参考符号具体引用。
具体实施方式
本公开涉及可以用于实现功率半导体器件组件(诸如双面冷却的多芯片模块(MCM))的半导体器件组件的具体实施。这种组件可用于例如汽车应用、工业应用等。例如，本文所述的具体实施可用于高功率半导体器件模块，诸如半桥电路、功率转换器、点火电路、功率晶体管对等。虽然未具体示出，但是本文所述的半导体器件组件还可以包括用于封装这些组件的模制化合物。在一些具体实施中，该组件的部分可通过此模制化合物暴露和/或延伸出此模制化合物。例如，组件的衬底表面(例如，金属表面)可通过模制化合物暴露，例如，用于散热目的，如本文所述。
在本文所述的具体实施中，导电和/或导热间隔件或多个间隔件可集成(例如，单片集成)于半导体器件组件的衬底中。例如，这种间隔件可以被包括在金属层中，该金属层被设置在(接合到等)直接接合金属(DBM)衬底的陶瓷基底上。在一些具体实施中，此金属层可包括单片集成间隔件，并且可实现为图案化的金属层，其用以提供到半导体管芯的电互连或在该半导体管芯之间的电互连，该半导体管芯被包括在对应的半导体器件组件中。例如，该金属层可包括具有第一厚度的第一部分和具有第二厚度的第二部分。该第二部分可实现间隔件，并且第二厚度可大于第一厚度。在此具体实施中，金属层的至少第二部分可包括金属或金属合金，其热膨胀系数(CTE)的值接近于陶瓷基底的CTE。与当前方法相比，此类方法减小了与间隔件、陶瓷基底和与间隔件耦接(例如，焊接到间隔件)的半导体管芯之间的CTE失配相关联的应力。这种CTE失配的减少可以帮助防止管芯开裂的发生，并且因此改善了相关联的半导体器件组件的质量和可靠性。
此外，本文所述的方法可改善组装工艺控制(例如，模块堆叠高度的控制)，同时还简化了相关联的组装工艺。例如，使用具有集成间隔件(诸如本文所述的集成间隔件)的衬底(诸如DBM衬底)允许消除用于在半导体器件模块组装期间将单独的间隔件与对应的衬底耦接的焊接操作，这允许了简化的组装工艺(例如，消除焊料施加和相关联的回流操作)。而且，使用厚焊料接合线(例如100至200微米)的此类焊接操作可能难以控制所得回流焊料的所得接合线厚度。因此，用于附接间隔件的此类焊接操作可导致或促成所生产的半导体器件组件的总堆叠高度(厚度)的相对大的变化。例如，接合线厚度可以在50至200微米之间变化，并且难以控制。因此，可能需要附加的处理操作，诸如研磨操作，以暴露衬底(例如，用于散热)和/或实现期望的总堆叠高度。由于消除了那些焊接操作，使用本文所述的方法可以显著地减少这种变化。例如，使用本文所述的方法，可实现小于±10微米的堆叠高度公差变化。因此，也可减少上文所讨论的堆叠高度变化的非所要效应。
图1A是示意性地示出半导体器件组件100的侧视图的图。如图1A所示，半导体器件组件100包括衬底110、衬底120、半导体管芯130和半导体管芯140。在此示例中，衬底110和衬底120为包括单片集成间隔件的直接接合金属(DBM)衬底。例如，衬底110包括陶瓷基底层112、金属层114以及包括间隔件118的金属层116。在一些具体实施中，陶瓷基底层112可为具有约7百万分率每摄氏度(ppm/℃)的CTE的陶瓷材料(诸如氧化铝(Al2O3)、掺杂有氧化锆(Zr2O3)的Al2O3等)。
在半导体器件组件100中，金属层114设置在陶瓷基底层112的第一侧上(与其耦接等)，并且在该示例中具有均匀的厚度T1。厚度T1的值可取决于特定实施方案，并且金属层114可促进由半导体器件组件100在其操作期间产生的热的热耗散。例如，在一些具体实施中，散热器、水夹套或其他散热器具可与金属层114耦接以提供此散热。
如图1A所示，衬底110的金属层116可为具有单独区段(例如，电隔离区段)的图案化的金属层，该单独区段用以实现到半导体管芯130与半导体管芯140和/或半导体管芯130与半导体管芯140之间的电连接。在此示例中，半导体器件组件100可实现半桥电路，其中半导体管芯130包括半桥电路的高边开关，并且半导体管芯140包括半桥电路的低边开关。在其他具体实施中，半导体器件组件100可实现其他电路，诸如功率晶体管对、点火电路等。
在此示例中，金属层116的第一部分(或多个部分)可具有厚度T2，其可为与T1相同的厚度或不同的厚度。与厚度T1一样，厚度T2的值将取决于特定实施方案，诸如取决于半导体器件组件100的电流额定值或功率消耗额定值。金属层116的第二部分可具有厚度T3，其大于厚度T2。即，如图1A所示，厚度T3是厚度T2和厚度T4的和，其中厚度T4是与金属层116单片集成(一体)的间隔件118的厚度(或高度)。在此示例中，间隔件118被形成为金属层116的一部分。
在半导体器件组件100中，金属层114和金属层116可以由具有与陶瓷基底层112的CTE值接近的CTE(例如大约7ppm/℃)的金属合金形成。例如，金属层114和金属层116可由具有在7到11ppm/℃或8到10ppm/℃范围内的CTE的金属合金形成，与当前间隔件具体实施(大约17ppm/℃的CTE)相比，其减小了间隔件118、陶瓷基底层112和半导体管芯130之间的CTE差异(失配)(大约3ppm/℃的CTE)。这种CTE失配的减小可以减小半导体器件组件100的应力，并且防止半导体管芯130的损坏，诸如破裂。例如，在一些具体实施中，金属层114和金属层116可包括具有在上述范围内的CTE的铜钼(CuMo)金属合金。在一些具体实施中，金属层116的至少一部分(例如，具有厚度T2的部分)和金属层114可由与间隔件118不同的金属或金属合金形成。此示例至少在图2A和图2B中示出。
类似于衬底110，半导体器件组件100的衬底120包括陶瓷基底层122、金属层124和金属层126。在一些具体实施中，陶瓷基底层122可为具有约7百万分率每摄氏度(ppm/℃)的CTE的陶瓷材料(诸如Al2O3、掺杂有Zr2O3的Al2O3等)。在一些具体实施中，陶瓷基底层122可包括与陶瓷基底层112相同的陶瓷材料。
在半导体器件组件100中，金属层124设置在陶瓷基底层122的第一侧上(与其耦接等)，并且在该示例中，可以具有与金属层114的厚度T1相同或不同的厚度。同样，金属层124的厚度的值可取决于特定实施方案，并且金属层124可促进由半导体器件组件100在其操作期间产生的热的热耗散。例如，在一些具体实施中，如同金属层114一样，散热器、水夹套或其他散热器具可与金属层124耦接以提供此类散热，例如以实现半导体器件组件100的双侧冷却。
如图1A所示，衬底120的金属层126可为图案化的金属层，其用以实现到半导体管芯130与半导体管芯140和/或半导体管芯130与半导体管芯140之间的电连接。金属层126可具有第一部分(例如，具有与厚度T2大致相同的厚度)，而金属层126的第二部分可包括单片集成间隔件128。即，间隔件128可与衬底120的金属层126为一体。即，在此示例中，间隔件128被形成为金属层126的一部分。
在半导体器件组件100中，与金属层114和金属层116一样，金属层124和金属层126可由具有与陶瓷基底层122的CTE值接近的CTE的金属合金形成。例如，可使用CTE在7至11ppm/℃范围内或在8至10ppm/℃范围内的金属合金。在一些具体实施中，金属层124和金属层126可以包括具有在上述范围内的CTE的铜钼(CuMo)金属合金(并且实现半导体器件组件100的元件之间的CTE失配的类似减小。在一些具体实施中，金属层126的至少一部分和金属层124可由与间隔件128不同的金属形成。例如，铜、铜合金、铝、铝合金等可与具有与陶瓷基底层122的CTE值接近的CTE的金属合金(诸如CuMo)组合使用。如上所述，此示例至少在图2A和图2B中示出。
在半导体器件组件100中，因为间隔件118和间隔件128分别与金属层116和金属层126单片集成，所以与(例如，使用基于铅的焊料用于较低的回流点)将单独的间隔件焊接到DBM衬底的金属层的当前方法相比，可以简化用于生产半导体器件组件100的相关联的组装工艺。即，可以消除焊料施加操作(焊料印刷或分配)以及与此类间隔件附接相对应的焊料回流操作。此外，消除这种焊接操作还允许更好地控制半导体器件组件100的总堆叠高度T5，如本文所述。
如图1A中进一步所示，半导体管芯130可经由焊料层132与衬底110的间隔件118耦接，并且还经由焊料层134与衬底120的金属层126耦接。类似地，半导体管芯140可经由焊料层142与衬底120的间隔件128耦接，并且还经由焊料层144与衬底110的金属层116耦接。在此示例中，焊料层132、134、142和144可具有相对薄的接合线厚度(例如，在30到50微米的范围内)。而且，这些焊料层可使用具有较高回流温度并且符合环境法规的无铅焊料来实现。
图1B是示出图1A的半导体器件组件100的扩展视图的图。图1B的扩展视图示出了半导体器件组件100在其组装之前的元件。即，图1B示出了衬底110、衬底120、半导体管芯130和半导体管芯140。图1A还示出用于将半导体管芯130与衬底110的间隔件118耦接的焊料层132，以及用于将半导体管芯130与衬底120的金属层126耦接的焊料层134。此外，图1A示出了用于将半导体管芯140与衬底120的间隔件128耦接的焊料层142，以及用于将半导体管芯140与衬底110的金属层116耦接的焊料层144。
图2A是示意性地示出另一半导体器件组件200的侧视图的图。如图2A所示，半导体器件组件200包括衬底210、衬底220、半导体管芯230和半导体管芯240。在此示例中，衬底210和衬底220以及衬底110和衬底120为包括单片集成间隔件的直接接合金属(DBM)衬底。例如，衬底210包括陶瓷基底层212、金属层214、金属层216、第一单片集成间隔件218a和第二单片集成间隔件218b。在一些具体实施中，陶瓷基底层212可为具有约7百万分率每摄氏度(ppm/℃)的CTE的陶瓷材料(诸如本文所述的那些)。
在半导体器件组件200中，金属层214设置在陶瓷基底层212的第一侧上(与其耦接等)，并且在该示例中具有均匀的厚度T6。在此示例中，金属层214可为铜金属层(例如，由铜片形成)。厚度T5的值可取决于特定实施方案，并且金属层214可促进由半导体器件组件200在其操作期间产生的热的热耗散。例如，在一些具体实施中，散热器、水夹套或其他散热器具可与金属层214耦接以提供此散热。
如图2A所示，衬底210的金属层216可为具有单独区段(例如，电隔离区段)的图案化的金属层，该单独区段用以实现到半导体管芯230与半导体管芯240和/或半导体管芯与半导体管芯之间的电连接。在此示例中，与半导体器件组件100一样，半导体器件组件200可实现半桥电路，其中半导体管芯230包括半桥的高边开关，并且半导体管芯240包括半桥的低边开关。在其他具体实施中，半导体器件组件200可实现其他电路，诸如功率晶体管对、点火电路等。
如图2A所示，金属层216的第一部分(或多个部分)可具有厚度T7，其可为与T6相同的厚度或不同的厚度。与厚度T6一样，厚度T7的值将取决于特定实施方案，诸如取决于半导体器件组件200的电流额定值或功率消耗额定值。在半导体器件组件200中，间隔件218a和218b可与金属层216单片集成(例如，生长于其上、直接接合到其等)。如图2A所示，厚度T8是金属层216的厚度T7和厚度T9的和，其中厚度T9是与金属层216单片集成的间隔件218a(和间隔件218b)的厚度(或高度)。即，在此示例中，包括间隔件218a和间隔件218b的衬底210是一体式主体。
在半导体器件组件200中，金属层214和金属层216可由铜形成，而间隔件218a和间隔件218b可由具有与陶瓷基底层212的CTE值接近的CTE的金属合金形成。例如，间隔件218a和间隔件218b可由具有在7至11ppm/℃或8至10ppm/℃范围内的CTE的金属合金形成。例如，间隔件218a和间隔件218b可包括具有在上述范围内的CTE的铜钼(CuMo)金属合金。
类似于衬底210，半导体器件组件200的衬底220包括陶瓷基底层222、金属层224、金属层226、间隔件228a和间隔件228b。在一些具体实施中，陶瓷基底层222可为具有约7百万分率每摄氏度(ppm/℃)的CTE的陶瓷材料(诸如本文所述的那些)。在一些具体实施中，陶瓷基底层222可包括与陶瓷基底层212相同的陶瓷材料。与半导体器件组件100相比，在半导体器件组件200中，半导体器件组件200包括分开的间隔件布置，而不是使用单个间隔件(例如，间隔件118或间隔件128)以用于每个半导体管芯(例如，衬底110上的间隔件118和衬底120上的间隔件128)。即，在半导体器件组件200中，衬底210的间隔件218a与半导体管芯230的第一侧耦接，而衬底220的间隔件228b与半导体管芯230的第二侧耦接。类似地，在半导体器件组件200中，衬底220的间隔件228a与半导体管芯240的第一侧耦接，而衬底210的间隔件218b与和第一侧相对的半导体管芯240的第二侧耦接。
在半导体器件组件200中，金属层224设置在陶瓷基底层222的第一侧上(与其耦接等)，并且在该示例中，可以具有与金属层214的厚度T6相同或不同的厚度。同样，金属层224的厚度的值可取决于特定实施方案，并且金属层224可促进由半导体器件组件200在其操作期间产生的热的热耗散。例如，在一些具体实施中，与金属层214一样，散热器、水夹套或其他散热器具可与金属层224耦接以提供此散热。
衬底220的金属层226(其设置于衬底220的第二侧上)可为图案化的金属层，其用以实现到半导体管芯230与半导体管芯240和/或半导体管芯与半导体管芯之间的电连接。金属层226可具有与厚度T7大致相同的厚度。在半导体器件组件200中，间隔件228a和间隔件228b可以与金属层226单片集成(例如，生长在其上、直接接合到其等)，并且可以具有与间隔件218a和间隔件218b大致相同的厚度。在此示例中，间隔件228a和间隔件228b与金属层226集成(与其耦接、直接接合到其、在其上生长等)，使得包括间隔件228a和间隔件228b的衬底220是一体式主体。
如上面关于半导体器件组件100所讨论的，因为间隔件218a、间隔件218b、间隔件228a和间隔件228b分别与金属层216和金属层226单片集成(一体的)，所以与(例如，使用基于铅的焊料用于较低的回流点)将单独的间隔件焊接到DBM衬底的金属层的当前方法相比，可以简化用于生产半导体器件组件200的相关联的组装工艺。即，可以消除焊料施加操作(焊料印刷或分配)以及与此类间隔件附接相对应的焊料回流操作。此外，消除这种焊接操作还允许更好地控制半导体器件组件200的总堆叠高度T10，如本文所述。
如图2A中进一步所示，半导体管芯230可经由焊料层232与衬底210的间隔件218a耦接，并且还经由焊料层234与衬底220的间隔件228b耦接。类似地，半导体管芯240可经由焊料层242与衬底220的间隔件228a耦接，并且还经由焊料层244与衬底210的间隔件218b耦接。在此示例中，焊料层232、234、242和244可具有相对薄的接合线厚度(例如，在30到50微米的范围内)。而且，这些焊料层可使用具有较高回流温度的无铅焊料来实现。
图2B是示出图1A的半导体器件组件200的扩展视图的图。图2B的扩展视图示出了半导体器件组件200在其组装之前的元件。即，图2B示出了衬底210、衬底220、半导体管芯230和半导体管芯240。图2A还示出用于将半导体管芯230与衬底210的间隔件218a耦接的焊料层232，以及用于将半导体管芯230与衬底220的间隔件228b耦接的焊料层234。此外，图2A示出了用于将半导体管芯240与衬底220的间隔件228a耦接的焊料层242，以及用于将半导体管芯240与衬底210的间隔件218b耦接的焊料层244。
图3A和图3B是示意性地示出用于生产图1A和图1B所示的半导体器件组件100的衬底110的工艺的图。在示例性具体实施中，图3A至图3B的工艺还可用于生产半导体器件组件100的衬底120。如图3A所示，用于生产衬底110的所示工艺从提供陶瓷基底层112开始。参照图3B，然后可以使用多种不同的方法在陶瓷基底层112上形成金属层114和金属层116(耦接到其、接合到其等)。例如，根据特定的具体实施，金属层114和金属层116可以使用活性金属钎焊、扩散接合或烧结与陶瓷基底层112耦接。
在一些具体实施中，可使用相应图案化的种晶层来形成金属层114和金属层116。即，在此示例中，金属层114和金属层116可以例如使用化学气相沉积工艺、溅射工艺或其他适当的方法以对应于种晶层图案生长在陶瓷基底层112上。在一些具体实施中，可在附接到陶瓷基底层112之前对金属层114和金属层116进行图案化。在一些具体实施中，金属或金属合金(例如，CuMo)片材可与陶瓷基底层112耦接并且在附接之后被图案化。
图4A至图4C是示意性地示出用于生产图2A和图2B所示的半导体器件组件200的衬底210的工艺的图。在示例性具体实施中，图4A至图4C的工艺还可用于生产半导体器件组件200的衬底220。如图4A所示，用于生产衬底210的所示工艺从提供陶瓷基底层212开始。参照图4B，然后可以使用多种不同的方法在陶瓷基底层212上形成金属层214和216(耦接到其、接合到其等)。例如，根据特定的具体实施，金属层114和金属层116可以使用活性金属钎焊、扩散接合或烧结与陶瓷基底层212耦接。在此示例中，金属层214和金属层216可由铜片形成，该铜片在附接到陶瓷基底层212之前或之后被图案化。
参照图4C，然后可例如使用形成于金属层216上的相应图案化的种晶层而在金属层216上形成间隔件218a和间隔件218b。例如，间隔件218a和218b可以例如使用化学气相沉积工艺、溅射工艺或其他适当的方法以对应于相应种晶层图案生长在金属层216上。
应当理解，在前面的描述中，当元件诸如层、区域或衬底被提及在另一个元件上，连接到另一个元件，电连接到另一个元件，耦接到另一个元件，或电耦接到另一个元件时，该元件可直接在另一个元件上，连接或耦接到另一个元件，或者可以存在一个或多个中间元件。相反，当元件被提及直接在另一个元件或层上、直接连接到另一个元件或层、或直接耦接到另一个元件或层时，不存在中间元件或层。虽然在整个具体实施方式中可能不会使用术语直接在…上、直接连接到…、或直接耦接到…，但是被示为直接在元件上、直接连接或直接耦接的元件能以此类方式提及。本申请的权利要求书可被修订以叙述在说明书中描述或者在附图中示出的示例性关系。
如在本说明书中所使用的，除非根据上下文明确地指出特定情况，否则单数形式可包括复数形式。除了附图中所示的取向之外，空间相对术语(例如，在…上方、在…上面、在…之上、在…下方、在…下面、在…以下、在…之下、在…顶部、在…底部等)旨在涵盖器件在使用或操作中的不同取向。在一些具体实施中，在…上面和在…下面的相对术语可分别包括竖直地在…上面和竖直地在…下面。在一些具体实施中，术语邻近能包括横向邻近或水平邻近。
虽然所描述的具体实施的某些特征已经如本文所述进行了说明，但是本领域技术人员现在将想到许多修改形式、替代形式、变化形式和等同形式。例如，关于一个具体实施示出的特征在适当的情况下也可以包括在其他具体实施中。因此，应当理解，所附权利要求书旨在涵盖落入具体实施的范围内的所有此类修改形式和变化形式。应当理解，这些修改形式和变化形式仅仅以举例而非限制的方式呈现，并且可以进行形式和细节上的各种变化。除了相互排斥的组合以外，本文所述的设备和/或方法的任何部分可以任意组合进行组合。本文所述的具体实施可包括所描述的不同具体实施的功能、部件和/或特征的各种组合和/或子组合。

Claims (12)

1.一种半导体器件组件，其特征在于，所述半导体器件组件包括：
直接接合金属DBM衬底，所述DBM衬底包括：
陶瓷层；
第一金属层，所述第一金属层设置在所述DBM衬底的第一表面上，所述第一金属层具有均匀的厚度；和
第二金属层，所述第二金属层设置在所述DBM衬底的与所述第一表面相对的第二表面上，所述第二金属层包括：
具有第一厚度的第一部分；和
具有第二厚度的第二部分，所述第二厚度大于所述第一厚度，所述第二金属层的所述第二部分包括热膨胀系数CTE在7至11百万分率每摄氏度范围内的金属合金；和
半导体管芯，所述半导体管芯具有与所述第二金属层的所述第二部分耦接的第一表面。
2.根据权利要求1所述的半导体器件组件，其中所述金属合金包括铜钼CuMo金属合金。
3.根据权利要求1所述的半导体器件组件，其中所述第二金属层的所述第一部分包括所述金属合金。
4.根据权利要求1所述的半导体器件组件，其中：
所述金属合金是第一金属；并且
所述第二金属层的所述第二部分包括设置在所述陶瓷层上的第二金属层，
所述第二金属的CTE大于所述金属合金的CTE，并且
所述第一金属设置在所述第二金属上。
5.根据权利要求4所述的半导体器件组件，其中：
所述第一金属生长在所述第二金属上；
所述第二金属层包括铜层；并且
所述第二金属层的所述第一部分被包括在所述铜层中。
6.根据权利要求1所述的半导体器件组件，其中使用以下中的一者将所述第一金属层和所述第二金属层与所述陶瓷层耦接：
活性金属钎焊；
扩散接合；或者
烧结。
7.根据权利要求1所述的半导体器件组件，其中所述DBM衬底是第一DBM衬底，所述陶瓷层是第一陶瓷层，并且所述半导体管芯是第一半导体管芯，
所述半导体器件组件还包括：
第二DBM衬底，所述第二DBM衬底包括：
第二陶瓷层；
第三金属层，所述第三金属层设置在所述第二DBM衬底的第一表面上，所述第三金属层具有均匀的厚度；和
第四金属层，所述第四金属层设置在所述第二DBM衬底的与所述第一表面相对的第二表面上，所述第四金属层包括：
具有第一厚度的第一部分；和
具有第二厚度的第二部分，所述第四金属层的所述第二部分包括所述金属合金；和
第二半导体管芯，所述第二半导体管芯具有与所述第四金属层的所述第二部分耦接的第一表面，
其中：
所述第一半导体管芯的与所述第一半导体管芯的所述第一表面相对的第二表面与所述第四金属层的所述第一部分耦接；并且
所述第二半导体管芯的与所述第二半导体管芯的所述第一表面相对的第二表面与所述第二金属层的所述第一部分耦接。
8.一种半导体器件组件，其特征在于，所述半导体器件组件包括：
直接接合金属DBM衬底，所述DBM衬底包括：
陶瓷层；
第一金属层，所述第一金属层设置在所述DBM衬底的第一表面上，所述第一金属层具有均匀的厚度；和
第二金属层，所述第二金属层设置在所述DBM衬底的与所述第一表面相对的第二表面上，所述第二金属层包括：
具有第一厚度的第一部分；和
具有第二厚度的第二部分，所述第二厚度大于所述第一厚度，
所述第二金属层包括热膨胀系数CTE在7至11百万分率每摄氏度范围内的金属合金；和
半导体管芯，所述半导体管芯具有与所述第二金属层的所述第二部分耦接的第一表面。
9.根据权利要求8所述的半导体器件组件，其中：
所述第一金属层包括所述金属合金；并且
所述金属合金包括铜钼CuMo金属合金。
10.根据权利要求8所述的半导体器件组件，其中所述DBM衬底是第一DBM衬底，所述陶瓷层是第一陶瓷层，并且所述半导体管芯是第一半导体管芯，
所述半导体器件组件还包括：
第二DBM衬底，所述第二DBM衬底包括：
第二陶瓷层；
第三金属层，所述第三金属层设置在所述第二DBM衬底的第一表面上，所述第三金属层具有均匀的厚度；和
第四金属层，所述第四金属层设置在所述第二DBM衬底的与所述第一表面相对的第二表面上，所述第四金属层包括：
具有第一厚度的第一部分；和
具有第二厚度的第二部分，
所述第四金属层包括所述金属合金；和
第二半导体管芯，所述第二半导体管芯具有与所述第四金属层的所述第二部分耦接的第一表面，
其中：
所述第一半导体管芯的与所述第一半导体管芯的所述第一表面相对的第二表面与所述第四金属层的所述第一部分耦接；并且
所述第二半导体管芯的与所述第二半导体管芯的所述第一表面相对的第二表面与所述第二金属层的所述第一部分耦接。
11.一种半导体器件组件，其特征在于，所述半导体器件组件包括：
直接接合金属DBM衬底，所述DBM衬底包括：
陶瓷层；
第一金属层，所述第一金属层设置在所述DBM衬底的第一表面上，所述第一金属层具有均匀的厚度；和
第二金属层，所述第二金属层设置在所述DBM衬底的与所述第一表面相对的第二表面上，所述第二金属层具有均匀的厚度；
第三金属层，所述第三金属层设置在所述第二金属层的一部分上，所述第三金属层包括热膨胀系数CTE在7至11百万分率每摄氏度范围内的金属合金，所述第三金属层的CTE小于所述第二金属层的CTE；和
半导体管芯，所述半导体管芯具有与所述第三金属层耦接的第一表面。
12.根据权利要求11所述的半导体器件组件，其中：
所述第一金属层和所述第二金属层包括铜；并且
所述金属合金包括铜钼CuMo金属合金；并且
所述CuMo金属合金生长在所述第二金属层上。
CN202310396606.0A 2022-04-15 2023-04-12 半导体器件组件 Pending CN116913885A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/659,363 2022-04-15
US17/659,363 US20230335459A1 (en) 2022-04-15 2022-04-15 Thermal mismatch reduction in semiconductor device modules

Publications (1)

Publication Number Publication Date
CN116913885A true CN116913885A (zh) 2023-10-20

Family

ID=88191820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310396606.0A Pending CN116913885A (zh) 2022-04-15 2023-04-12 半导体器件组件

Country Status (4)

Country Link
US (1) US20230335459A1 (zh)
KR (1) KR20230148113A (zh)
CN (1) CN116913885A (zh)
DE (1) DE102023109024A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012101057A1 (de) * 2011-12-27 2013-06-27 Curamik Electronics Gmbh Verfahren zur Herstellung von DCB-Substraten
DE102013102637B4 (de) * 2013-03-14 2017-08-31 Rogers Germany Gmbh Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines derartigen Metall-Keramik-Substrates und Anordnung von derartigen Metall-Keramik-Substraten
KR102208961B1 (ko) * 2013-10-29 2021-01-28 삼성전자주식회사 반도체소자 패키지 및 그 제조방법
JP7079736B2 (ja) 2016-06-21 2022-06-02 アモセンス・カンパニー・リミテッド セラミック基板及びその製造方法
US10483237B2 (en) 2016-11-11 2019-11-19 Semiconductor Components Industries, Llc Vertically stacked multichip modules
JP2019160969A (ja) 2018-03-12 2019-09-19 本田技研工業株式会社 電力変換装置
US20210013176A1 (en) 2019-07-09 2021-01-14 Semiconductor Components Industries, Llc Pre-stacking mechanical strength enhancement of power device structures

Also Published As

Publication number Publication date
DE102023109024A1 (de) 2023-10-19
KR20230148113A (ko) 2023-10-24
US20230335459A1 (en) 2023-10-19

Similar Documents

Publication Publication Date Title
US10297522B2 (en) Semiconductor package structure and manufacturing method thereof
US10510640B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR101520997B1 (ko) 클래딩된 베이스 플레이트를 포함하는 반도체 디바이스
US8963321B2 (en) Semiconductor device including cladded base plate
KR20010049226A (ko) 복합재료와 그 제조방법 및 용도
KR20120098575A (ko) 전자 장치
US5299091A (en) Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same
US11830784B2 (en) Leadframe spacer for double-sided power module
KR20020035631A (ko) 복합재료 및 그 용도
JP5919692B2 (ja) 半導体装置および半導体装置の製造方法
JP3816821B2 (ja) 高周波用パワーモジュール基板及びその製造方法
KR20210103417A (ko) 파워모듈 및 그 제조방법
US20140091444A1 (en) Semiconductor unit and method for manufacturing the same
CN116913885A (zh) 半导体器件组件
JP5613100B2 (ja) 半導体装置の製造方法
KR102684858B1 (ko) 열방출 포스트 접합 반도체 패키지 및 이의 제조방법
US20240222234A1 (en) Package with low-warpage carrier
WO2021240944A1 (ja) 半導体装置
US20240055331A1 (en) Small outline transistor with thermal flat lead
CN113314495A (zh) 用于芯片组装的金属接片
JP2002289763A (ja) 電界効果トランジスタ
CN117080176A (zh) 功率半导体模块装置及其制造方法
CN114914209A (zh) 具有包含容纳与部件相关的结构的通孔的夹的封装体
JP2001196513A (ja) 複合材料とその製造方法及び用途
JP2005086057A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication