JP6825408B2 - 電力用半導体装置、電力変換装置および電力用半導体装置の製造方法 - Google Patents
電力用半導体装置、電力変換装置および電力用半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6825408B2 JP6825408B2 JP2017027847A JP2017027847A JP6825408B2 JP 6825408 B2 JP6825408 B2 JP 6825408B2 JP 2017027847 A JP2017027847 A JP 2017027847A JP 2017027847 A JP2017027847 A JP 2017027847A JP 6825408 B2 JP6825408 B2 JP 6825408B2
- Authority
- JP
- Japan
- Prior art keywords
- spacer
- heat sink
- semiconductor element
- power
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 144
- 238000006243 chemical reaction Methods 0.000 title claims description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 125000006850 spacer group Chemical group 0.000 claims description 92
- 239000011347 resin Substances 0.000 claims description 67
- 229920005989 resin Polymers 0.000 claims description 67
- 238000007789 sealing Methods 0.000 claims description 65
- 239000000463 material Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 2
- 239000010432 diamond Substances 0.000 claims description 2
- 229910003460 diamond Inorganic materials 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 229910002601 GaN Inorganic materials 0.000 claims 1
- 239000010408 film Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000005855 radiation Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000004873 anchoring Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
ヒートシンクと、
前記ヒートシンクの上面に配置されたダイパッドを含むリードフレームと、
前記ダイパッドの上面に接合された半導体素子と、
前記半導体素子に接続された金属線と、
前記ダイパッドの上面であって前記半導体素子が接合されていない部分に配置された絶縁性のスペーサと、
前記ヒートシンク、前記リードフレーム、前記半導体素子、前記金属線および前記スペーサを封止する封止樹脂と、を備え、
前記ヒートシンクの下面および前記スペーサの上面が前記封止樹脂から露出し、
前記スペーサは、少なくとも2以上のダイパッドにまたがって設置される。
封止金型の下金型上に、前記下金型に接したヒートシンクと、前記ヒートシンクの上面に配置されたダイパッドを含むリードフレームと、前記ダイパッドの上に接合された半導体素子と、前記半導体素子に接続された金属線と、前記ダイパッドの上面であって前記半導体素子が接合されていない部分に、少なくとも2以上のダイパッドにまたがって配置された絶縁性のスペーサと、を設置する工程と、
前記封止金型の上金型によって前記スペーサの上面を押圧し、前記ヒートシンクを前記下金型に押し当てるように、前記封止金型を閉じる工程と、
前記封止金型内に封止樹脂を注入する工程と、
前記封止樹脂を硬化させる工程と、
前記封止金型から、樹脂封止された半導体装置を取り出す工程と、を含むことを特徴とする。
図1は本発明の実施の形態1にかかる電力用半導体装置1の裏面を示す図である。図2は図1のB−B線における切断面を示す断面図であり、図3は図1のC−C線における切断面のうち一部を示す断面図である。図4は電力用半導体装置1の上面図である。
パワーリード13Pにおける複数の内部パワーリード13Piのうち一部は、平坦に形成されてダイパッド13Pfをなしており、当該ダイパッド13Pf上に半導体素子5がはんだ15を介して接合されている。半導体素子5としては、例えばIGBT(Insulated Gate Bipolar Transistor)が用いられる。ダイパッド13Pfの半導体素子5が接合された面の反対側の面には、放熱性と絶縁性の高い絶縁膜14を介してヒートシンク16が接着されている。そして、他の内部パワーリード13Piは、金属線からなるパワーワイヤ11Pによって半導体素子5や、その他図示しない半導体素子5の上面電極と電気接続されている。
また、制御リード13Cの内部制御リード13Ciは、金属線からなる制御ワイヤ11Cによって半導体素子5のゲート電極と電気接続されている。内部制御リード13Ciには、半導体素子5を駆動するための駆動素子6が配置され、当該駆動素子6にはワイヤ12が接続されている。
スペーサ100は、1つのダイパッド上に設置されても良いが、2以上のダイパッドに跨って設置されても良い。一つのスペーサを二以上のダイパッドに跨って配置することにより、配置の自由度が上がり、多様な配置を行うことができる。
段差面100Dは平坦でもよいが、外縁から中心部に向かって下方向へ傾斜しているとさらに好ましい。外縁から中心部に向かって下方向へ傾斜することで、樹脂封止後の半導体装置1が反って変形したときに、当該段差面100Dに樹脂が引っかかるため、さらなるアンカー効果が働き樹脂の剥離がさらに抑制される。
なお、スペーサ100は一体物に限らず、複数の部品を組み合わせてスペーサ100の形状を形成してもよい。
なお、モジュール1Mの形成順および金型内への設置の順序はこれに限定されず、異なる順序でモジュール1Mの形成および金型内への設置を行っても良い。
このようにしてモジュール1Mが3次元的に位置決めされた金型110内の空間にトランスファーモールドを注入し樹脂封止すると、図10のようにダイパッド13Pfの回路部材を封止するとともにヒートシンク16の放熱面に封止樹脂の薄膜がない封止体2を形成することができる。
さらに、封止樹脂10の使用量が減少することにより、吸湿による樹脂の膨張によって発生する電力用半導体装置1の反りを低減することができ、電気接続部や回路部材等への応力を低減して劣化を防止することができる。これにより、電力用半導体装置1の吸湿に対する信頼性を向上することができる。
また、スペーサ100にAl2O3やAlNなど弾性率の高い材料を用いることで、反りをさらに低減することができる。
特に、半導体素子5のゲート電極と接続される制御ワイヤ11Cは、パワーワイヤ11Pほど大電流を流す必要がないことから、細くて柔らかいことが多く、樹脂に押し流され倒れやすい。スペーサ100の長手方向を制御ワイヤ11Cの配線方向に沿わせることにより、制御ワイヤ11Cが倒れるのを防ぐことができる。
また、封止樹脂10を金型110内に注入するゲートが、当該樹脂注入ゲートから流動してきた封止樹脂10がパワーワイヤ11Pや制御ワイヤ11Cに直撃するように配置されている場合、先述と同じようにワイヤが倒される。その際、封止樹脂10の直撃を防ぐために、上記樹脂注入ゲートとワイヤとの間にスペーサ100を配置するとよい。
また、仮にワイヤ11が流されて倒れた場合、スペーサ100はリードフレーム13と絶縁されているため接触しても電気回路へ影響がなく、また、スペーサ100でワイヤを保持でき、かつ金型でワイヤ11を保持する場合と異なりワイヤ11の露出を防げるため、スペーサ100をワイヤ間に置くことが望ましい。
図15〜図19を参照して、本発明の実施の形態2における電力用半導体装置について説明する。図15は本発明の実施の形態2によるスペーサ100を設置したモジュール1Maを示す図であり、図1のB−B線の断面図である。図16は本発明の実施の形態2によるスペーサ100を設置したモジュール1Maを示す図であり、図1のC−C線の断面図である。図17〜図19は図15及び図16に示すモジュール1Maをトランスファーモールド金型110内で樹脂封止する過程を示す図である。図20は図19で樹脂封止した電力用半導体装置1の上面図である。
本実施の形態は、上述した実施の形態1,2にかかる半導体装置を電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態3として、三相のインバータに本発明を適用した場合について説明する。
1M モジュール
1Ma モジュール
2 封止体
5 半導体素子
6 駆動素子
10 封止樹脂
11 ワイヤ
11C 制御ワイヤ
11P パワーワイヤ
12 ワイヤ
13 リードフレーム
13C 制御リード
13Ci 内部制御リード
13Ct 制御リード端子
13P パワーリード
13Pi 内部パワーリード
13Pt パワーリード端子
13Pf ダイパッド
14 絶縁膜
16 ヒートシンク
17 接合材
18 ねじ穴
100 スペーサ
100D 段差面
100U 上面部
110 金型
111 上金型
112 下金型
150 電源
200 電力変換装置
201 主変換回路
202 半導体モジュール
203 制御回路
300 負荷
Claims (10)
- ヒートシンクと、
前記ヒートシンクの上面に絶縁膜を介して配置されたダイパッドを含むリードフレームと、
前記ダイパッドの上面に接合された半導体素子と、
前記半導体素子に接続された金属線と、
前記ダイパッドの上面であって前記半導体素子が接合されていない部分に配置された絶縁性のスペーサと、
前記ヒートシンク、前記リードフレーム、前記半導体素子、前記金属線および前記スペーサを封止する封止樹脂と、を備え、
前記ヒートシンクの下面および前記スペーサの上面が前記封止樹脂から露出し、
前記スペーサは、少なくとも2以上のダイパッドにまたがって設置された、電力用半導体装置。 - ヒートシンクと、
前記ヒートシンクの上面に絶縁膜を介して配置されたダイパッドを含むリードフレームと、
前記ダイパッドの上面に接合された半導体素子と、
前記半導体素子に接続された金属線と、
前記ダイパッドの上面であって前記半導体素子が接合されていない部分に配置された絶縁性のスペーサと、
前記ヒートシンク、前記リードフレーム、前記半導体素子、前記金属線および前記スペーサを封止する封止樹脂と、を備え、
前記ヒートシンクの下面および前記スペーサの上面が前記封止樹脂から露出し、
前記スペーサは、前記上面の周囲に、前記上面よりも低い段差面を有し、
前記段差面は、外縁から中心部に向かって下方向へ傾斜した形状を有する、電力用半導体装置。 - ヒートシンクと、
前記ヒートシンクの上面に絶縁膜を介して配置されたダイパッドを含むリードフレームと、
前記ダイパッドの上面に接合された半導体素子と、
前記半導体素子に接続された金属線と、
前記ダイパッドの上面であって前記半導体素子が接合されていない部分に配置された絶縁性のスペーサと、
前記ヒートシンク、前記リードフレーム、前記半導体素子、前記金属線および前記スペーサを封止する封止樹脂と、を備え、
前記ヒートシンクの下面および前記スペーサの上面が前記封止樹脂から露出し、
前記ヒートシンクの上面に垂直な方向から見て、前記スペーサの長手方向が前記金属線の配線方向に沿うように、前記スペーサが設置された、電力用半導体装置。 - ヒートシンクと、
前記ヒートシンクの上面に絶縁膜を介して配置されたダイパッドを含むリードフレームと、
前記ダイパッドの上面に接合された半導体素子と、
前記半導体素子に接続された金属線と、
前記ダイパッドの上面であって前記半導体素子が接合されていない部分に配置された絶縁性のスペーサと、
前記ヒートシンク、前記リードフレーム、前記半導体素子、前記金属線および前記スペーサを封止する封止樹脂と、を備え、
前記ヒートシンクの下面および前記スペーサの上面が前記封止樹脂から露出し、
前記スペーサは、前記上面の周囲に、前記上面よりも低い段差面を有し、前記段差面の外縁が前記ダイパッドの上面まで延びて形成された前記スペーサの下面の外縁は、前記スペーサの前記上面の外縁より外側に位置する、電力用半導体装置。 - 前記段差面は、外縁から中心部に向かって下方向へ傾斜した形状を有する、請求項4に記載の電力用半導体装置。
- 前記スペーサの前記上面が、上に凸状の湾曲面である、請求項1から5のいずれか一項に記載の電力用半導体装置。
- 前記半導体素子は、ワイドギャップ半導体材料により形成された、請求項1から6のいずれか一項に記載の電力用半導体装置。
- 前記ワイドギャップ半導体材料は、炭化珪素、窒化ガリウム系材料またはダイヤモンドのいずれかである、請求項7に記載の電力用半導体装置。
- 請求項1から8のいずれか一項に記載の電力用半導体装置を有し、入力される電力を変換して出力する主変換回路と、
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、を備えた電力変換装置。 - 封止金型の下金型上に、前記下金型に接するヒートシンクと、前記ヒートシンクの上面に絶縁膜を介して配置されたダイパッドを含むリードフレームと、前記ダイパッドの上に接合された半導体素子と、前記半導体素子に接続された金属線と、前記ダイパッドの上面であって前記半導体素子が接合されていない部分に、少なくとも2以上のダイパッドにまたがって配置された絶縁性のスペーサと、を設置する工程と、
前記封止金型の上金型によって前記スペーサの上面を押圧し、前記ヒートシンクを前記下金型に押し当てるように、前記封止金型を閉じる工程と、
前記封止金型内に封止樹脂を注入し封止する工程と、
封止された半導体装置を前記封止金型から取り出す工程と、
を備えた電力用半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017027847A JP6825408B2 (ja) | 2017-02-17 | 2017-02-17 | 電力用半導体装置、電力変換装置および電力用半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017027847A JP6825408B2 (ja) | 2017-02-17 | 2017-02-17 | 電力用半導体装置、電力変換装置および電力用半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018133521A JP2018133521A (ja) | 2018-08-23 |
JP6825408B2 true JP6825408B2 (ja) | 2021-02-03 |
Family
ID=63249856
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017027847A Active JP6825408B2 (ja) | 2017-02-17 | 2017-02-17 | 電力用半導体装置、電力変換装置および電力用半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6825408B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7109347B2 (ja) | 2018-12-03 | 2022-07-29 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
DE102019204788A1 (de) * | 2019-04-04 | 2020-10-08 | Robert Bosch Gmbh | Gleichrichter für einen Schweißtransformator einer Schweißvorrichtung und Verfahren zum Herstellen eines solchen Gleichrichters |
CN112992795B (zh) * | 2019-12-17 | 2024-04-19 | 株洲中车时代半导体有限公司 | 压接式igbt子模组结构和压接式igbt器件 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3173250B2 (ja) * | 1993-10-25 | 2001-06-04 | ソニー株式会社 | 樹脂封止型半導体装置の製造方法 |
JP3916026B2 (ja) * | 1998-10-05 | 2007-05-16 | 富士電機デバイステクノロジー株式会社 | 半導体素子のパッケージおよびその製造方法 |
JP5814056B2 (ja) * | 2011-09-28 | 2015-11-17 | 三菱電機株式会社 | 電力変換装置 |
JP2015170785A (ja) * | 2014-03-10 | 2015-09-28 | 三菱電機株式会社 | 絶縁基板および電力用半導体装置 |
JP2015185835A (ja) * | 2014-03-26 | 2015-10-22 | 株式会社デンソー | 半導体装置及びその製造方法 |
JP2016025154A (ja) * | 2014-07-17 | 2016-02-08 | 三菱電機株式会社 | 高耐電圧樹脂封止型半導体装置及び金型 |
-
2017
- 2017-02-17 JP JP2017027847A patent/JP6825408B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018133521A (ja) | 2018-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6806170B2 (ja) | 半導体装置及び電力変換装置 | |
US10546800B2 (en) | Semiconductor module, method for manufacturing the same and electric power conversion device | |
JP7196815B2 (ja) | 半導体モジュール及び電力変換装置 | |
JP6825408B2 (ja) | 電力用半導体装置、電力変換装置および電力用半導体装置の製造方法 | |
JP7091878B2 (ja) | パワーモジュール、電力変換装置、及びパワーモジュールの製造方法 | |
JP6575739B1 (ja) | 半導体装置、半導体装置の製造方法および電力変換装置 | |
CN111052325B (zh) | 半导体模块以及电力转换装置 | |
JPWO2020136810A1 (ja) | 半導体装置、半導体装置の製造方法及び電力変換装置 | |
US11450594B2 (en) | Semiconductor device and power converter | |
JP6952889B2 (ja) | パワー半導体モジュール及びその製造方法並びに電力変換装置 | |
JP7045978B2 (ja) | 半導体装置および電力変換装置 | |
US11908822B2 (en) | Power semiconductor module and power conversion apparatus | |
JP2016115727A (ja) | 半導体装置 | |
JP7479771B2 (ja) | 半導体装置、半導体装置の製造方法及び電力変換装置 | |
JP7053897B2 (ja) | 半導体装置、半導体装置の製造方法及び電力変換装置 | |
US11887903B2 (en) | Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus | |
JP7515616B2 (ja) | パワー半導体モジュール及びその製造方法並びに電力変換装置 | |
JP7334369B1 (ja) | パワーモジュール及び電力変換装置 | |
US20230307326A1 (en) | Semiconductor device, method for producing semiconductor device, and power conversion apparatus | |
CN111448653B (zh) | 半导体装置及电力转换装置 | |
WO2020255297A1 (ja) | 半導体装置及び電力変換装置 | |
WO2021033270A1 (ja) | 半導体装置、電力変換装置及び移動体 | |
JP2023058783A (ja) | 半導体装置、半導体装置の製造方法および電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200818 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201228 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6825408 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |