JP7128225B2 - 電気経路を備えたパッケージ - Google Patents

電気経路を備えたパッケージ Download PDF

Info

Publication number
JP7128225B2
JP7128225B2 JP2020049556A JP2020049556A JP7128225B2 JP 7128225 B2 JP7128225 B2 JP 7128225B2 JP 2020049556 A JP2020049556 A JP 2020049556A JP 2020049556 A JP2020049556 A JP 2020049556A JP 7128225 B2 JP7128225 B2 JP 7128225B2
Authority
JP
Japan
Prior art keywords
terminal
layer
die
integrated device
device package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020049556A
Other languages
English (en)
Other versions
JP2020155777A (ja
Inventor
デイヴィッド・アハーン
ジョナサン・クラフト
Original Assignee
アナログ・ディヴァイシス・インターナショナル・アンリミテッド・カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アナログ・ディヴァイシス・インターナショナル・アンリミテッド・カンパニー filed Critical アナログ・ディヴァイシス・インターナショナル・アンリミテッド・カンパニー
Publication of JP2020155777A publication Critical patent/JP2020155777A/ja
Application granted granted Critical
Publication of JP7128225B2 publication Critical patent/JP7128225B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

（関連出願の相互参照）
この出願は、２０１９年３月２２日に提出された「ＰＡＣＫＡＧＥ ＷＩＴＨ ＥＬＥＣＴＲＩＣ ＰＡＴＨＷＡＹ」と題する米国仮出願第６２／８２２，６８９の利益を主張し、その開示全体が、あらゆる目的のために参照により、本明細書に組み込まれる。
本出願は、パッケージに関し、特に、電気経路を備えたパッケージに関する。
デバイスまたはパッケージには、基板に取り付けられたダイを含めることができる。デバイスまたはパッケージは、より大きな電子システムに接続するために、例えば、プリント回路基板（ＰＣＢ）を備えることができるシステムボードまたはマザーボードに取り付けることができる。複数のデバイスまたはパッケージがシステムボードに取り付けられている場合、システムボード内またはシステムボード上のトレースを通じて複数のデバイスまたはパッケージを接続できる。
本開示を要約する目的で、本発明の特定の態様、利点、および新規な特徴が本明細書に記載されている。任意の特定の実施形態に従って、必ずしもそのような利点のすべてを達成できるわけではないことを理解されたい。したがって、本明細書に記載される発明は、本明細書で教示または示唆され得る他の利点を必ずしも達成することなく、本明細書で教示される１つの利点または利点群を達成または最適化する方法で実施または実行することができる。
一態様では、集積デバイスパッケージが開示される。集積デバイスパッケージには、積層基板が含まれている。積層基板は、第１の端子および第２の端子を有する第１の層と、伝導性要素を有する第２の層と、第１の端子を伝導性要素に電気的に接続する第１のビアと、第２の端子を伝導性要素に電気的に接続して、積層基板内で第１の端子と第２の端子を電気的に結合する第２のビアと、を含む。集積デバイスパッケージは、積層基板に、取り付けられ、電気的に接続されるダイも含む。
一実施形態では、積層板は、第１の端子に電気的に結合されたパッドを有する最上層をさらに含み、パッドはダイに電気的に接続される。
一実施形態では、第２の層の伝導性要素は、金属トレースを含む。
一実施形態では、第２の層の伝導性要素は、金属板である。
一実施形態では、積層板は、第２の伝導性要素を含む第３の層をさらに含む。
一実施形態では、第１の層は、第１の伝導性プレートを備える。積層基板は、第２の伝導性プレートを有する第３の層を含むことができる。第２の伝導性プレートは、第１の伝導性プレートに熱的に結合することができる。第１の伝導性プレートは、熱伝導性パドルを含むことができる。熱伝導性パドルは、積層基板の底面に露出させることができる。底面は積層基板の最上面の反対側にあり、ダイは最上面上に取り付けられている。積層基板は、ダイと積層基板の第２の層との間に配置されている第２の伝導性プレートを備える。第２の伝導性プレートは、第１の伝導性プレートに電気的に結合することができる。
一実施形態では、第１の層は第３の端子および第４の端子を含み、第２の層は第２の伝導性要素を含み、第３の端子と第４の端子は第２の伝導性要素を通じて電気的に結合されている。
一実施形態では、第１の層は、第３の端子および第４の端子を含む。第１、第２、第３、および第４の端子は、第２層の伝導性要素を通じて電気的に結合することができる。
一実施形態では、第１の端子は、ジャンパーを通じて別の集積デバイスパッケージの端子に接続され、それにより、他のパッケージの端子、第１の端子、および第２の端子は電気的に結合される。ジャンパーは表面トレースを含むことができる。
一実施形態では、ダイは、スイッチダイを備える。スイッチダイは、クワッド単極単投（ＳＰＳＴ）ダイを含む。集積デバイスパッケージは、第１のダイの上に配置される第２のダイをさらに含むことができる。第２のダイは、第１のダイを制御するように構成されているコントローラを含むことができる。コントローラは、シリアルパラレルインターフェース（ＳＰＩ）コンバータを含むことができる。集積デバイスパッケージは、第１のダイと第２のダイとの間に配置されている、第３のダイをさらに含むことができる。第３のダイは、第２のクワッドＳＰＳＴダイを含み、第２のダイは、第３のダイを制御するように構成することができる。
一態様では、積層基板が開示される。積層基板は、第１の端子および第２の端子を有する第１の層と、伝導性要素を有する第２の層と、集積デバイスダイに接続するように構成されたパッドを有する第３の層と、第１の端子を伝導性要素に電気的に接続する第１のビアと、第２の端子を伝導性要素に電気的に接続する第２のビアと、を含む。
一実施形態では、第２層の伝導性要素は、金属トレースを含む。
一実施形態では、積層基板は、第２の伝導性要素を有する第３の層をさらに含む。
一態様では、集積デバイスパッケージが開示される。集積デバイスパッケージは、最上面および最上面の反対側の底面を有する積層基板を含む。積層基板は、底面上の第１の端子および第２の端子を含む。積層基板はまた、最上面上のパッドと、第１の端子と第２の端子を電気的に結合するための電気経路とを含む。集積デバイスパッケージは、積層基板の最上面上のパッドに電気的に接続されるダイも含む。
一実施形態では、電気経路は、第１のビアと、第１のビアおよび第１の端子に電気的に結合された伝導性要素とを含み、それにより、伝導性要素と第１の端子が、第１のビアを経由して電気的に接続される。電気経路は、伝導性要素と第２の端子とを電気的に接続する第２のビアをさらに含むことができる。
一態様では、システムが開示される。システムは、表面トレースを有するシステムボードと、システムボードに取り付けられた第１の集積デバイスパッケージと、システムボードに取り付けられた第２の集積デバイスパッケージとを含む。第２の集積デバイスパッケージは、表面トレースを通じて第１の集積デバイスパッケージに電気的に結合されている。第１の集積デバイスパッケージおよび第２の集積デバイスパッケージの各々は、埋め込まれた電気経路を有する積層基板と、積層基板に取り付けられたダイとを含む。第１および第２の集積デバイスパッケージの各々の埋め込まれた電気経路は、対応する端子によって表面トレースに電気的に接続される。システムは、第１の集積デバイスパッケージに適用された信号を第２の集積デバイスパッケージに転送するように構成されている。
一実施形態では、第１の集積デバイスパッケージの対応する端子は、第１の出力端子を含み、第１の集積デバイスパッケージが、第１の集積デバイスパッケージの電気経路に電気的に接続される第１の入力端子をさらに含む。第１の入力端子は、信号を受信するように構成することができ、第１の出力端子は、表面トレースを経由して信号を第２の集積デバイスパッケージに送信するように構成することができる。第２の集積デバイスパッケージの対応する端子は、第２の入力端子を含む。第２の集積デバイスパッケージは、第２の集積デバイスパッケージの電気経路に電気的に接続される第２の出力端子をさらに含むことができる。第２の入力端子は、表面トレースを経由して、第１の集積デバイスパッケージから信号を受信するように構成することができる。第２の出力端子は、第２の表面トレースを経由して、システムボードに取り付けられた第３の集積デバイスパッケージに信号を送信するように構成することができる。
一態様では、システムが開示される。システムは、トレースを有するシステムボードと、システムボードに取り付けられている第１の集積デバイスパッケージを含む。第１の集積デバイスパッケージは、第１の端子、第２の端子、および第１の電気経路を有する第１の積層基板を含む。システムは、システムボードに取り付けられている第２の集積デバイスパッケージも含む。第２の集積デバイスパッケージは、第３の端子、第４の端子、および第２の電気経路を有する第２の積層基板含む。第１の電気経路および第２の電気経路の各々は、それぞれ第１の集積デバイスパッケージおよび第２の集積デバイスパッケージに埋め込まれている。第１および第２の集積デバイスパッケージの第１および第２の電気経路は、第２および第３の端子によってトレースに電気的に接続される。第１の端子および第４の端子は、第１の電気経路、トレースおよび第２の電気経路を経由して電気的に接続される。
一実施形態では、トレースは、システムボード上に配置された表面トレースを含む。
図１は、積層基板を含むパッケージの概略断面側面図である。 図２は、図１のパッケージ例の封入材料なしの概略平面図である。 図３は、一実施形態に係る、積層基板の複数の伝導性層の重なりを示す積層基板の概略最上面図である。 図４は、図３に示された積層基板の概略断面側面図である。 図５は、図３および図４に示された積層基板の第１の層の概略平面図である。 図６は、図３および図４に示された積層基板の第２の層およびビアの概略平面図である。 図７は、第１の層、および第１の層の上に重ねられた第２の層の概略平面図である。 図８は、図３および図４に示された積層基板の第３の層およびビアの概略平面図である。 図９は、第１の層、第１の層の上に重ねられた第２の層、および第２の層の上に重ねられた第３の層の概略平面図である。 図１０は、図３および図４に示された積層基板の第４の層およびビアの概略平面図である。 図１１は、システムボードまたはマザーボード上のジャンパーまたはトレースによって接続された６つのパッケージ領域の概略底面図である。 図１２は、システムボード上のジャンパーまたはトレースによって接続された６つのパッケージ領域の概略最上面図である。 図１３は、一実施形態に係る、積層基板の層の伝導性部分を示す積層基板の概略最上面図である。
ランドグリッドアレイ（ＬＧＡ）パッケージなどの集積デバイスパッケージは、デバイスまたはパッケージをより大きな電子システムに接続するシステムボードまたはマザーボードとして機能し得るプリント回路基板（ＰＣＢ）に取り付けることができる。システムボードには、電源線（ＶＤＤ）、シリアルパラレルインターフェース（ＳＰＩ）線、シリアルクロック（ＳＣＬＫ）など、すべてのダイに共通のピンを接続するトレースを含めることができる。トレースは、システムボード上の貴重なスペースを占有することができる。例えば、システムボードには、パッケージの下で信号を送信するために、パッケージ上の端子をシステムボードのトレースに接続するビアと、トレースを別のパッケージ上の端子に接続する別のビアを含めることができる。しかしながら、システムボードのこれらのトレースとビアは、システムボード上のパッケージ間に比較的広い間隔を必要とする場合がある。システムボードの別の構成では、パッケージ表面の片側の端子またはピンをパッケージ表面の別の側に配線することができる。そのような場合、システムボードには、パッケージの周りまたは下を通るトレースが含まれる場合がある。
本明細書で開示されるいくつかの実施形態は、積層基板の一対の共通端子、例えば、同じ信号を伝達するか、または同じ電圧である一対の端子を接続する電気経路（例えばトレース）を有する積層基板を含む集積デバイスパッケージに関する。電気経路は、積層基板の層上に形成された（例えば、積層基板内に埋め込まれた）トレースと、一対の共通端子に接続されたビアとを含むことができる。本明細書に開示される様々な実施形態により、システムボード（例えば、ＰＣＢ）は、積層基板に電気経路を含まない同様のデバイスまたはパッケージと比較して、より多くのデバイスまたはパッケージを取り付けることができる。言い換えれば、積層基板の電気経路により、システムボード上にトレース用のスペースが小さいデバイスまたはパッケージの多数の行／列を搭載することが可能になる。
図１は、一実施形態に係るパッケージ１の断面側面図である。パッケージ１は、積層基板１０、積層基板１０の最上側１０ａに取り付けられた第１のダイ１２、第１のダイ１２上に取り付けられた第２のダイ１４、および第２のダイ１４上に取り付けられた第３のダイ１６を含む。スペーサ１８を第１および第２のダイ１２、１４の間に設けて、第１のダイ１２を積層基板１０に接続するボンディングワイヤのための空間を提供することができる。封入材料２０は、ダイ１２、１４、１６、関連するボンディングワイヤ、および積層基板１０の最上側１０ａの上に設けることができる。図示されたパッケージ１は、積層基板１０、第１のダイ１２、第２のダイ１４、および第３のダイ１６間の電気接続を提供する複数のボンドワイヤも含む。
積層基板１０は、最上面１０ａにパッド（図示せず）を、底側１０ｂに端子（図示せず）を含むことができる。積層基板１０は、パッドを端子に接続するビアを含むことができる。積層基板１０は、２つ以上の端子を接続する電気経路（例えば、トレース）（図示せず）を含むことができる。
いくつかの実施形態では、積層基板１０は、最上面１０ａから底面１０ｂまでの厚さｔ１を有することができる。積層基板の厚さｔ１は、例えば、約０．３５ｍｍとすることができる。いくつかの実施形態では、厚さｔ１は、例えば、０．１ｍｍ～０．６ｍｍの範囲であり得る。厚さｔ１は、積層基板１０内の層の数に少なくとも部分的に基づいて変わり得る。積層基板１０に関するさらなる詳細は、他の図、例えば、図３～１３を参照して以下に説明される。
いくつかの実施形態では、第３のダイ１６は、第１および第２のダイ１２、１４を制御することができる。第３のダイ１６は、第３のダイ１６を積層基板１０に接続するボンドワイヤ、および積層基板１０を第１のダイ１２に接続するボンドワイヤを介して第１のダイ１２に電気的に接続されてもよい。第３のダイ１６は、ボンドワイヤを介して第２のダイ１４に直接接続されてもよい。
いくつかの実施形態では、パッケージ１はアナログスイッチングデバイスを含むことができる。いくつかの実施形態では、パッケージ１は、２つのクワッド単極単投（ＳＰＳＴ）スイッチを含むことができ、例えば、パッケージに８つの独立したスイッチを提供することができる。例えば、第１および第２のダイ１２、１４は、ＳＰＳＴスイッチを含むことができる。パッケージ１は、シリアルパラレルインターフェース（ＳＰＩ）コンバータなどのコントローラを含むことができる。コントローラはスイッチに電気的に接続し、スイッチを制御することができる。例えば、第３のダイ１６は、コンバータに並列するＳＰＩを含むことができる。
いくつかの実施形態では、第１、第２、および第３のダイ１２、１４、１６は、任意のタイプのダイを含むことができる。いくつかの実施形態では、第１、第２、および第３のダイ１２、１４、１６は、任意の好適な方法で別のダイおよび／または積層基板１０に接続され得る。例えば、第１のダイ１２は、積層基板１０にフリップチップ取り付けすることができる。もちろん、パッケージ１は、意図された使用に好適な任意の数のダイ（複数可）を含むことができる。
いくつかの実施形態では、スペーサ１８は、第１のダイ１２と同様の、またはより大きい横方向寸法を有する第２のダイ１４の取り付けを支援することができる。スペーサ１８は、ワイヤボンディングのために第１のダイ１２と第２のダイ１４との間に十分なギャップを提供することができる。いくつかの実施形態では、スペーサは、シリコン、セラミックなどを含むことができる。図示されたパッケージ１は、第１のダイ１２と第２のダイ１４との間に１つのスペーサ１８を含む。しかしながら、いくつかの他の実施形態では、スペーサ１８は省略されてもよく、またはより多くのスペーサ（複数可）がパッケージ１に含まれてもよい。例えば、いくつかの実施形態では、第２のダイ１４と第３のダイ１６との間にスペーサを設けることができる。
封入材料２０は、積層基板１０に取り付けられたダイ１２、１４、１６を内部に封入する。封入材料２０は、プラスチック成形化合物などの任意の好適な材料を含むことができる。いくつかの実施形態では、封入材料２０は厚さｔ２を有することができる。封入材料２０の厚さｔ２は、例えば、約１．２ｍｍとすることができる。いくつかの実施形態では、厚さｔ２は、例えば、０．３ｍｍから１０ｍｍの範囲とすることができる。厚さｔ２は、少なくとも部分的に、積層基板１０に取り付けられたダイ（複数可）および／またはスペーサ（複数可）の厚さおよび／または数に基づいて変わり得る。
パッケージ１は、システムボードまたはマザーボード、例えば、プリント回路基板（ＰＣＢ）に取り付けることができる。システムボードに取り付けられた２つ以上のパッケージは、ＰＣＢ内および／またはＰＣＢ上に形成されたトレースまたはジャンパーを経由して互いに接続することができる。特定の実施形態に係るパッケージ間の接続が図１１および図１２に示される。
図２は、図１に示すパッケージ１の封入材料なしの平面図である。図２に示されように、ダイ１２、１４、１６は、複数のボンドワイヤを通じて積層基板１０に電気的に接続される。パッケージ１の第１の側面は第１の長さｌ１を有し、第１の側面に垂直な第２の側面は第２の長さｌ２を有する。いくつかの実施形態では、パッケージ１の第１の側面の第１の長さｌ１は、例えば、約５ｍｍであり得る。いくつかの実施形態では、第１の長さｌ１は、例えば、２ｍｍ～５０ｍｍの範囲であり得る。いくつかの実施形態では、パッケージ１の第２の側面の第２の長さｌ２は、例えば、約４ｍｍであり得る。いくつかの実施形態では、第２の長さｌ２は、例えば、２ｍｍ～５０ｍｍの範囲であり得る。いくつかの実施形態では、横方向寸法（例えば、第１の長さｌ１および第２の長さｌ２）は、積層基板１０のサイズによって決定され得る。いくつかの他の実施形態では、横方向寸法（例えば、第１の長さｌ１および第２の長さｌ２）は、積層基板１０のサイズにカ封入材料２０のサイズを加えたものによって決定され得る。
図３は、一実施形態に係る、積層基板１０の複数の伝導性層の重なりを示す積層基板１０の概略最上面図である。図示された積層基板１０は、積層基板１０の最下層に複数（例えば、３０個）の端子３０を含む。端子３０は、ダイ入力／出力（Ｉ／Ｏ）端子３０ａおよび共通端子３０ｂを含むことができる。共通端子３０ｂは、電気システムの共通電気信号またはソースに接続する電気接続を含むことができる。例えば、システムボード（例えば、ＰＣＢ）に取り付けられた複数のパッケージを含む電気システムでは、共通端子３０ｂは、複数のパッケージの各パッケージで使用される共通の電気信号またはソースに接続するように構成され得る。いくつかの実施形態では、複数の端子３０の第１の端子は入力端子または正端子であり、電気経路を経由して第１の端子に電気的に結合された複数の端子３０の第２の端子は、出力端子または負端子であり得る。
いくつかの実施形態では、ダイＩ／Ｏ端子は、ボンドパッドに接続するか、またはボンドパッドとして機能するために、積層基板１０の最下層から最上層まで延在するピラーまたはビアを含むことができる。最上層のボンドパッドは、積層基板１０の最上面に露出し、ボンドワイヤ（複数可）を通じてダイに接続するように構成することができる。
図示の実施形態では、共通端子３０ｂの１つは、電気経路を経由して別の端子３０ｂに接続されている。電気経路は伝導性要素を含むことができる。伝導性要素は、例えば、積層基板１０の層内および／もしくは層上に形成されたトレース３２、ならびに／または積層基板１０の層内および／もしくは層上に形成されたダイパドルもしくは伝導性プレート３４を含むことができる。電気経路は、積層基板１０の１つの層を積層基板１０の別の層に電気的に接続するビア３６も含むことができる。ビア３６は、積層基板１０の厚さを通じて少なくとも部分的に延在し、積層基板１０の伝導性層を垂直方向に接続することができる。
図４は、図３に示された積層基板１０の概略断面側面図である。図４に示された積層基板１０の各層は、図５、図６、図８、および図１０に関して、本明細書に記載される。図示された積層基板１０は、４つの金属層と、その間の３つの絶縁体層とを含むが、当業者であれば、任意の好適な数の伝導性層および絶縁層を設けることができることを理解するであろう。
第１の層４０は、共通端子３０ｂおよび伝導性プレート３４ａを含むことができる。第１の層４０内に示された共通端子３０ｂは、システム内の他のパッケージに共通の接地端子または他のタイプの端子であり得る。伝導性プレート３４ａは、集積デバイスダイが取り付けられるダイパドルまたはダイパッドの下面を形成するか、または下面として機能することができる。伝導性プレート３４ａは、積層基板１０の底面１０ｂ上に露出することができる。伝導性プレート３４ａは、導電性および／または熱伝導性であり得る。伝導性プレート３４ａは、端子３０よりも大きくてもよい。いくつかの実施形態では、伝導性プレート３４ａは、例えば、底面１０ｂの２０％から８０％を覆うことができる。パッケージ１の第１の絶縁体４４は、ビア３６ａを含むことができる。ビア３６ａは、第１の層４０と第２の層４８との間の垂直電気接続を提供することができる。第１の絶縁体４４は、絶縁材料を含むことができる。絶縁材料は、ビア３６ａを電気的に絶縁することができる。
第２の層４８は、トレース３２を含むことができる。トレース３２は、ビア（例えば、第１の絶縁体４４のビア３６ａまたは第２の絶縁体５０のビア３６ｂ）間の水平電気接続を提供することができる。ビア３６ｂは、積層基板１０の第２の層４８と第３の層５２との間の垂直電気接続を提供することができる。第２の絶縁体５０は、絶縁材料を含むことができる。絶縁材料は、ビア３６ｂを電気的に絶縁することができる。
第３の層５２は、第２の伝導性プレート３４ｂを含むことができる。積層基板１０は、ビア３６ｃを含む第３の絶縁体５４も含むことができる。第３の絶縁体５４のビア３６ｃは、第３の層５２と第４の層５６との間の垂直電気接続を提供する。第３の絶縁体５４は、絶縁材料を含むことができる。絶縁材料は、ビア３６ｃを電気的に分離することができる。
第４の層５６は、第３の伝導性プレート３４ｃおよびパッド５８を含むことができる。パッド５８は、積層基板１０に取り付けられたダイ（例えば、図１に示されたダイ１２、１４、１６）に接続するように構成することができる。パッド５８とダイは、ボンドワイヤによって電気的に接続することができる。他の配設では、ダイは、フリップチップ接続および／または銅ピラーを経由してパッド５８に電気的に接続することができる。
図示された積層基板１０の伝導性プレート３４は、共通端子３０ｂに電気経路を提供する一方で、十分な接地接続を有利に提供することができる。いくつかの実施形態では、ビア３６は、積層基板１０の１つ以上の層を通じて延在することができる。例えば、ビア３６は、隣接する層間に電気的接続を提供する代わりに、離れた層間に直接的な電気的接続を提供することができる。
図５は、図３および図４に示された積層基板１０の第１の層４０の概略平面図である。図示された第１の層４０は、１８個のダイＩ／Ｏ端子３０ａと１２個の共通端子３０ｂを含む。図示された実施形態では、共通端子３０ｂは、接地（ＧＮＤ）、正の供給電圧（ＶＤＤ）、Ｉ／Ｏ電圧（ＶＬ）、シリアルクロック（ＳＣＬＫ）、チップ選択バー（ＣＳＢ）、および負の供給電圧（ＶＳＳ）を含む。これらの端子によって提供される電気信号は、システムボードに取り付けられた複数のパッケージによって利用または共有され得る。一部の実施形態では、ＶＳＳ端子は接地接続を提供することができる。上で説明したように、第１の層４０は伝導性プレート３４ａも含むことができる。伝導性プレートは、共通端子３０ｂの別のＶＳＳ端子として設けられてもよい。いくつかの実施形態では、積層基板１０は、任意の好適なインターフェースの使用を可能にするように構成され得る。例えば、積層基板１０は、集積回路間（Ｉ２Ｃ）、低電圧差動信号（ＬＶＤＳ）、ユニバーサルシリアルバス（ＵＳＢ）、コントローラエリアネットワーク（ＣＡＮ）などのような任意のインターフェースと互換性があり得る。
図６は、図３および図４に示された積層基板１０の第２の層４８およびビア３６ａの概略平面図である。第２の層４８はトレース３２を含む。図示された第２の層４８は、第２の層４８の一端から他端まで延在する５つのトレース３２ａ、３２ｂ、３２ｃ、３２ｄ、３２ｅを含む。図示された第２の層４８は、トレース３２ａ、３２ｂ、３２ｃ、３２ｄ、３２ｅと平行に延在する５つのトレース３２ｆ、３２ｇ、３２ｈ、３２ｉ、３２ｊも含む。図示された第２の層４８は、他のトレース３２ａ～３２ｊに垂直に延在する２つのトレース３２ｋ、３２ｌをさらに含む。しかしながら、トレース３２は、任意の好適な方法で配設することができる。
ビア３６ａは、図４に示された第１の絶縁体４４に形成されている。ビア３６ａは、図４および図５に示された第１の層４０と、第２の層４８との間に配置されている。ビア３６ａは、第１の層４０と第２の層４８の部分を電気的に接続することができる。例えば、ビア３６ａは、共通端子３０ｂを第２の層４８の対応するトレース３２に電気的に接続することができる。
図７は、第１の層４０と、第１の層４０上に重ねられた第２の層４８の概略平面図である。トレース３２は、様々な共通端子３０ｂを接続する。例えば、トレース３２ａの一端はビア３６ａを通じて接地端子の一方に接続され、トレース３２ａの一端から水平方向に離間したトレース３２ａの他端は別のビア３６ａを通じて接地端子の他方に接続されている。同様に、トレース３２ｂ～３２ｅの端部は、ＶＤＤ端子、ＶＬ端子、ＳＣＬＫ端子、およびＣＳＢ端子の対に接続されている。
図示されたＶＳＳ端子および伝導性プレート３４ａは、他の共通端子とは異なるように結合することができる。ＶＳＳ端子は、ビア３６ａを通じてトレース３２ｋ、３２ｌに結合することができ、伝導性プレート３４ａは、ビア３６ａを通じてトレース３２ｆ～３２ｊに結合することができる。
図８は、例えば、図３および図４に示された積層基板１０の第３の層５２およびビア３６ｂの概略平面図である。第３の層５２は、伝導性プレート３４ｂとトレース６０とを含む。トレース６０は、図４および図１０に示されたビア３６ｂとビア３６ｃとの位置合わせに役立ち得る。図示された第３の層５２は、トレース６０ａ、６０ｂ、６０ｃ、６０ｄ、６０ｅを含む。いくつかの実施形態では、第３の層５２は、任意の好適な数および／または形状のトレースを有することができる。図示された伝導性プレート３４ｂは、脚部６２ａおよび６２ｂを含む。脚部６２ａおよび６２は、ＶＳＳ端子に接続されている第２の層４８上のトレース３２ｋ、３２ｌに電気的に結合することができる。
ビア３６ｂは、図４に示された第２の絶縁体５０に形成することができる。ビア３６ｂは、図４および図６に示された第２の層４８と、第３の層５２との間に配置される。ビア３６ｂは、第２の層４８と第３の層５２の部分を電気的に接続することができる。例えば、ビア３６ｂは、第２の層４８のトレース３２ａと第３の層５２のトレース６０ａを接続することができる。
図９は、第１の層４０、第１の層４０上に重ねられた第２の層４８、および第２の層４８上に重ねられた第３の層５２の概略平面図である。図示のように、第３の層５２上のトレース６０ａ～６０ｅは、第２の層４８上の対応するトレース３２ａ～３２ｅと少なくとも部分的に重なり、トレース６０ａ～６０ｅは、それぞれビア３６ｂを通じてトレース３２ａ～３２ｅに電気的に接続される。伝導性プレート３４ｂは、ビア３６ｂを通じて第２の層４８上のトレース３２ｆ、３２ｇ、３２ｈ、３２ｉ、３２ｊと電気的に結合され、トレース３２ｆ、３２ｇ、３２ｈ、３２ｉ、３２ｊは伝導性プレート３４ａおよびにＶＳＳに電気的に結合され、これにより、伝導性プレート３４ａと第１の層４０上のＶＳＳ端子との間に電気的接続が形成される。
図１０は、例えば、図３および図４に示された積層基板１０の第４の層５６およびビア３６ｃの概略平面図である。第４の層５６は、伝導性プレート３４ｃおよびパッド５８を含み、これらは、ボンドワイヤを経由して集積デバイスダイとの電気通信を提供することができる。図示された第４の層５６は、パッド５８ａ、５８ｂ、５８ｃ、５８ｄ、５８ｅ、５８ｆを含む。
ビア３６ｃは、図４に示された第３の絶縁体５４の中に形成される。ビア３６ｃは、図４および図８に示された第３の層５２と、第４の層５４との間に配置されている。ビア３６ｃは、第３の層５２と第４の層５６の部分を電気的に接続することができる。
図３および図６に戻って参照すると、例えば、図示された積層基板１０の最上側のＧＮＤ端子の一方は、図示された積層基板１０の底側のＧＮＤ端子の他方と、トレース３２ａおよびビア３６ａを通じて電気的に結合される。ＧＮＤ端子はまた、トレース３２ａ、６０ａ、およびビア３６ａ、３６ｂ、３６ｃを通じてパッド５８ａと電気的に結合される。
例えば、ＶＳＳ端子と第１の層４０の伝導性プレート３４ａは、第２の層４８上のトレース３２ｆ、３２ｇ、３２ｈ、３２ｉ、３２ｊ、３２ｋ、３２ｌ、第３の層５２上の伝導性プレート３４ｂ、およびビア３６ａ、３６ｂを通じて、互いに電気的に結合される。ＶＳＳ端子および伝導性プレート３４ａはまた、第２の層４８上のトレース３２ｆ、３２ｇ、３２ｈ、３２ｉ、３２ｊ、３２ｋ、３２ｌ、第３の層５２上の伝導性プレート３４ｂ、およびビア３６ａ、３６ｂ、３６ｃを通じて、パッド５８ｆと電気的に結合される。
図１１は、システムボードまたはマザーボード（例えば、ＰＣＢ）（図示せず）上のジャンパーまたはトレース７０によって接続された６つのパッケージ領域１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆの概略底面図である。各パッケージ領域１ａ～１ｆは、システムボード上の特定のパッケージ１のフットプリントを表し、集積デバイスダイと他のコンポーネントは、図を簡単にするために示されていない。積層基板１１０ａ、１１０ｂ、１１０ｃ、１１０ｄ、１１０ｅ、１１０ｆのトレース３２ａ～３２ｅは、説明のために示されている。トレース７０は、例えば、システムボード上に形成された表面トレースを含むことができる。
図１２は、システムボード７２（ＰＣＢなど）上のジャンパーまたはトレース７０によって接続された６つのパッケージ領域の概略最上面図である。パッケージの積層基板に形成された電気経路により、トレース７０は、システムボード７２を通じて接続を配線することなく、あるパッケージの共通ノードを別のパッケージに接続することができる。システムボード７２を通る配線接続は、例えば、パッケージ領域の下のシステムボードに埋め込まれたトレースと、共通ノードをシステムボードのトレースに接続するビアとを含むことができる。パッケージの積層基板に形成された電気経路により、パッケージを互いに比較的近くに位置付けることができる。例えば、電気経路を含まないパッケージの取り付けは、電気経路を有するパッケージの取り付けと比較して、各パッケージ間のスペースを約１ｍｍ余分に占有する場合がある。例えば、パッケージの横方向の寸法は５ｍｍであり得る。一例では、電気経路を利用しない６つのパッケージと比較して、電気経路を有する７つのパッケージをシステムボードに取り付けることができる。
図１３は、実施形態に係る、積層基板８０の層の伝導性部分を示す積層基板８０の概略最上面図である。図示された積層基板８０は、積層基板８０の最下層に３０個の端子３０を含む。端子３０は、ダイＩ／Ｏ端子３０ａおよび共通端子３０ｂを含むことができる。
図１３に示された積層基板８０は、図３に示された積層基板１０と概ね同様である。別段の注記がない限り、図１３のコンポーネントは、図３～図１０の同じ番号のコンポーネントと類似または同一であってもよい。図３の実施形態とは異なり、積層基板８０は複数の伝導性プレートを有していない。むしろ、積層基板８０には、ただ１つの伝導性プレート３４ａまたはパドルがある。ＶＳＳ端子は、積層基板８０の４辺すべてに配置されている。図３の積層基板１０と同様に、積層基板８０はトレース３２ａ’～３２ｆ’を含む。しかしながら、トレース３２ｆ’は、積層基板８０に取り付けることができるダイに電気的に結合されるようには構成されていない。代わりに、トレース３２ｆ’は、図１３に示されたように、最上側のＲＴ１端子から底側のＲＴ１端子への電気経路を提供できる。
特に文脈が明確に要求しない限り、説明および特許請求の範囲を通して、「備える（ｃｏｍｐｒｉｓｅ）」、「備える（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」などの語は、排他的または網羅的な意味ではなく、包括的な意味で解釈されるべきであり、つまり、その語は「含むが、これに限定されない」という意味で解釈されるべきである。本明細書で一般的に使用される場合、「結合」または「接続」という語は、直接接続されるか、または１つ以上の中間要素を経由して接続され得る２つ以上の要素を指す。併せて、本出願で使用される場合およびとき、「本明細書で」、「上で」、「下で」という語、および同様の意味の語は、本出願全体を指し、本出願の特定の部分を指すものではない。文脈が許す限り、単数形または複数形を使用した発明を実施するための形態における語には、それぞれ複数形または単数形も含めることができる。２つ以上の項目のリストを参照する「または」という語は、次の語の解釈をすべて、すなわち、リスト内の任意の項目、リスト内のすべての項目、およびリスト内の項目の組み合わせを網羅することを意図している。本明細書で提供されるすべての数値は、測定誤差内に同様の値を含めることを意図している。
さらに、本明細書で使用される条件付きの言葉、とりわけ、「できる（ｃａｎ）」、「できた（ｃｏｕｌｄ）」、「できた（ｍｉｇｈｔ）」、「できる（ｍａｙ）」、「たとえば（ｅ．ｇ．）」、「たとえば（ｆｏｒ ｅｘａｍｐｌｅ）」などは、特に断りのない限り、または使用される文脈内で別様に理解されない限り、一般に、特定の実施形態には特定の特徴、要素および／または状態が含まれるが、他の実施形態には含まれないことを伝えることを意図している。
本明細書で提供された本発明の教示は、必ずしも上記のシステムではなく、他のシステムに適用することができる。上述の様々な実施形態の要素および動作を組み合わせて、さらなる実施形態を提供することができる。
本発明の特定の実施形態を記載したが、これらの実施形態は例としてのみ提示されており、本開示の範囲を限定することを意図するものではない。実際、本明細書に記載された新規の方法およびシステムは、様々な他の形態で実施することができる。さらに、本開示の主旨から逸脱することなく、本明細書に記載された方法およびシステムの形態における様々な省略、置換、および変更を行うことができる。添付の特許請求の範囲およびその同等物は、本開示の範囲および主旨に含まれるような形態または改変を網羅することを意図している。したがって、本発明の範囲は、特許請求の範囲を参照することによって定義される。

Claims (18)

  1. 積層基板であって、
    第１の端子および第２の端子を有する第１の層であって、前記第１の層が、第１の側部及び前記第１の側部とは異なる第２の側部を含む複数の側部を有する水平主面を有し、前記第１の端子が前記第１の側部に配置され、前記第２の端子が前記第２の側部に配置される、第１の層と、
    伝導性要素を有する第２の層と、
    前記第１の端子を前記伝導性要素に電気的に接続する第１のビアと、
    前記第２の端子を前記伝導性要素に電気的に接続して、前記積層基板内で前記第１の端子と前記第２の端子を電気的に結合する第２のビアと、を含む積層基板と、
    前記積層基板に、取り付けられ、電気的に接続されるダイと、を備え、前記ダイが前記積層基板を通して前記第１の端子に電気的に接続され、
    前記第１の層が、第３の端子および第４の端子を備え、前記第２の層が、第２の伝導性要素を備え、前記第１および第２の端子が、前記第２の層の前記伝導性要素を通じて電気的に結合され、前記第３および第４の端子が、前記第２の層の前記第２の伝導性要素を通じて電気的に結合され、前記第１および第２の端子からは絶縁されている、集積デバイスパッケージ。
  2. 前記積層基板が、前記第１の端子に電気的に結合されるパッドを有する最上層をさらに備え、前記パッドが、前記ダイに電気的に接続される、請求項１に記載の集積デバイスパッケージ。
  3. 前記第２の層の前記伝導性要素が、金属トレースを備えた、請求項１に記載の集積デバイスパッケージ。
  4. 前記第２の層の前記伝導性要素が、金属板である、請求項１に記載の集積デバイスパッケージ。
  5. 前記積層基板が、第２の伝導性要素を備えた第３の層をさらに備えた、請求項１に記載の集積デバイスパッケージ。
  6. 前記第１の層が、第１の伝導性プレートを備えた、請求項１に記載の集積デバイスパッケージ。
  7. 前記第１の伝導性プレートが、熱伝導性パドルを備えた、請求項６に記載の集積デバイスパッケージ。
  8. 前記熱伝導性パドルが、前記積層基板の底面に露出し、前記底面が、前記積層基板の最上面に対向し、前記ダイが、前記最上面に取り付けられる、請求項７に記載の集積デバイスパッケージ。
  9. 前記第１の端子が、ジャンパーを通じて別の集積デバイスパッケージの端子に接続され、それにより、前記他のパッケージの前記端子、前記第１の端子、および前記第２の端子が電気的に結合され、前記ジャンパーが表面トレースを備える、請求項１に記載の集積デバイスパッケージ。
  10. 前記ダイが、スイッチダイを備える、請求項１に記載の集積デバイスパッケージ。
  11. 前記スイッチダイが、クワッド単極単投（ＳＰＳＴ）ダイを備える、請求項１０に記載の集積デバイスパッケージ。
  12. 前記ダイが第１のダイであって、前記集積デバイスパッケージが、前記第１のダイ上に配置された第２のダイおよび前記第１のダイと前記第２のダイの間に配置された第３のダイをさらに備え、前記第２のダイが、前記第１のダイを制御するように構成されたコントローラを備え、前記コントローラが、シリアルパラレルインターフェース（ＳＰＩ）コンバータを備え、前記第３のダイが、第２のクワッドＳＰＳＴダイを備え、前記第２のダイが、前記第３のダイを制御するように構成されている、請求項１１に記載の集積デバイスパッケージ。
  13. 第１の端子および第２の端子を有する第１の層であって、前記第１の層が、第１の側部及び前記第１の側部とは異なる第２の側部を含む複数の側部を有する水平主面を有し、前記第１の端子が前記第１の側部に配置され、前記第２の端子が前記第２の側部に配置される、第１の層と、
    伝導性要素を有する第２の層と、
    集積デバイスダイに接続するように構成されたパッドを有する第３の層と、
    前記第１の端子を前記伝導性要素に電気的に接続する第１のビアと、
    前記第２の端子を前記伝導性要素に電気的に接続する第２のビアと、を備え、
    前記第１の層が、第３の端子および第４の端子を備え、前記第２の層が、第２の伝導性要素を備え、前記第１および第２の端子が、前記第２の層の前記伝導性要素を通じて電気的に結合され、前記第３および第４の端子が、前記第２の層の前記第２の伝導性要素を通じて電気的に結合され、前記第１および第２の端子からは絶縁されている、積層基板。
  14. 前記第２の層の前記伝導性要素が、金属トレースを備える、請求項１３に記載の積層基板。
  15. 前記第３の層が第２の伝導性要素を有する、請求項１３に記載の積層基板。
  16. 最上面および前記最上面の反対側の底面を有する積層基板であって、
    前記底面上の第１の端子および第２の端子であって、前記底面が、第１の側部及び前記第１の側部とは異なる第２の側部を含む複数の側部を有し、前記第１の端子が前記第１の側部に配置され、前記第２の端子が前記第２の側部に配置される、第１の端子および第２の端子と、
    前記最上面上のパッドと、
    前記第１の端子と前記第２の端子を電気的に結合するための電気経路と、を含む積層基板と、
    前記積層基板の最上面上の前記パッドに電気的に接続されるダイと、を備え、前記ダイが前記積層基板を通して前記第１の端子に電気的に接続され、
    前記底面が、第３の端子および第４の端子を備え、前記第１および第２の端子が、前記電気経路を通じて電気的に結合され、前記第３および第４の端子が、前記電気経路と同じ層に配置された別の電気経路を通じて電気的に結合され、前記第１および第２の端子からは絶縁されている、集積デバイスパッケージ。
  17. 前記電気経路が、第１のビアと、前記第１のビアおよび前記第１の端子に電気的に結合された伝導性要素とを含み、それにより、前記伝導性要素と前記第１の端子が、第１のビアを経由して電気的に接続される、請求項１６に記載の集積デバイスパッケージ。
  18. 前記電気経路が、前記伝導性要素と前記第２の端子とを電気的に接続する第２のビアをさらに備える、請求項１７に記載の集積デバイスパッケージ。
JP2020049556A 2019-03-22 2020-03-19 電気経路を備えたパッケージ Active JP7128225B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962822689P 2019-03-22 2019-03-22
US62/822,689 2019-03-22
US16/749,855 US11222834B2 (en) 2019-03-22 2020-01-22 Package with electrical pathway
US16/749,855 2020-01-22

Publications (2)

Publication Number Publication Date
JP2020155777A JP2020155777A (ja) 2020-09-24
JP7128225B2 true JP7128225B2 (ja) 2022-08-30

Family

ID=72514830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020049556A Active JP7128225B2 (ja) 2019-03-22 2020-03-19 電気経路を備えたパッケージ

Country Status (3)

Country Link
US (1) US11222834B2 (ja)
JP (1) JP7128225B2 (ja)
KR (1) KR20200113171A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009197A (ja) 2000-06-19 2002-01-11 Seiko Epson Corp 半導体装置及びそのパッケージ内部の配線方法
JP2016115727A (ja) 2014-12-11 2016-06-23 株式会社東芝 半導体装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330474A (ja) 1995-03-31 1996-12-13 Toshiba Corp 半導体用パッケージ
US5714801A (en) 1995-03-31 1998-02-03 Kabushiki Kaisha Toshiba Semiconductor package
US5691568A (en) * 1996-05-31 1997-11-25 Lsi Logic Corporation Wire bondable package design with maxium electrical performance and minimum number of layers
US6087680A (en) * 1997-01-31 2000-07-11 Siemens Aktiengesellschaft Led device
JPH1167958A (ja) 1997-08-19 1999-03-09 Sumitomo Kinzoku Electro Device:Kk 高放熱タイプのフィリップチップ用パッケージ構造
JP3510971B2 (ja) 1997-12-15 2004-03-29 京セラ株式会社 高周波用電力増幅器
US20030020155A1 (en) * 2000-08-29 2003-01-30 Mitsubishi Denki Kabushiki Kaisha Chip-on-board module, and method of manufacturing the same
JP4468609B2 (ja) * 2001-05-21 2010-05-26 株式会社ルネサステクノロジ 半導体装置
US6864565B1 (en) * 2001-12-06 2005-03-08 Altera Corporation Post-passivation thick metal pre-routing for flip chip packaging
JP2003242873A (ja) * 2002-02-19 2003-08-29 Fujitsu Component Ltd マイクロリレー
CA2455024A1 (en) * 2003-01-30 2004-07-30 Endicott Interconnect Technologies, Inc. Stacked chip electronic package having laminate carrier and method of making same
US7566960B1 (en) * 2003-10-31 2009-07-28 Xilinx, Inc. Interposing structure
US7183643B2 (en) 2003-11-04 2007-02-27 Tessera, Inc. Stacked packages and systems incorporating the same
US8324725B2 (en) 2004-09-27 2012-12-04 Formfactor, Inc. Stacked die module
US7554193B2 (en) * 2005-08-16 2009-06-30 Renesas Technology Corp. Semiconductor device
US7838977B2 (en) 2005-09-07 2010-11-23 Alpha & Omega Semiconductor, Ltd. Packages for electronic devices implemented with laminated board with a top and a bottom patterned metal layers
JP3942190B1 (ja) 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
US7547630B2 (en) 2007-09-26 2009-06-16 Texas Instruments Incorporated Method for stacking semiconductor chips
US7952182B2 (en) * 2008-06-30 2011-05-31 Intel Corporation Semiconductor device with package to package connection
US20100289145A1 (en) * 2009-05-18 2010-11-18 Jayprakash Vijay Chipalkatti Wafer chip scale package with center conductive mass
US8716873B2 (en) * 2010-07-01 2014-05-06 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US20120018892A1 (en) * 2010-07-22 2012-01-26 Mehdi Frederik Soltan Semiconductor device with inductor and flip-chip
US8492197B2 (en) * 2010-08-17 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate
US8617990B2 (en) * 2010-12-20 2013-12-31 Intel Corporation Reduced PTH pad for enabling core routing and substrate layer count reduction

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009197A (ja) 2000-06-19 2002-01-11 Seiko Epson Corp 半導体装置及びそのパッケージ内部の配線方法
JP2016115727A (ja) 2014-12-11 2016-06-23 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
KR20200113171A (ko) 2020-10-06
JP2020155777A (ja) 2020-09-24
US11222834B2 (en) 2022-01-11
US20200303292A1 (en) 2020-09-24

Similar Documents

Publication Publication Date Title
US10804139B2 (en) Semiconductor system
KR101062260B1 (ko) 집적 회로 조립체
US6130823A (en) Stackable ball grid array module and method
US20150206855A1 (en) Semiconductor package
US20160005675A1 (en) Double sided cooling chip package and method of manufacturing the same
JP4597512B2 (ja) 複数の集積回路デバイスを含む単一パッケージ及び半導体デバイスをパッケージする方法
CN103370785A (zh) 具有中心触点的增强堆叠微电子组件
US8791501B1 (en) Integrated passive device structure and method
CN103582945A (zh) 半导体器件
US20090091019A1 (en) Memory Packages Having Stair Step Interconnection Layers
US10170401B2 (en) Integrated power module
US7732904B2 (en) Multi-surface contact IC packaging structures and assemblies
JP7128225B2 (ja) 電気経路を備えたパッケージ
US9728507B2 (en) Cap chip and reroute layer for stacked microelectronic module
JP2008124072A (ja) 半導体装置
CN102270622A (zh) 裸片尺寸半导体元件封装及其制造方法
JP2004119684A (ja) 半導体装置
KR102578797B1 (ko) 반도체 패키지
JPH11220091A (ja) 半導体装置
US20230369195A1 (en) Power module and method for manufacturing same
JP2015177171A (ja) 半導体装置
TWI781863B (zh) 平面式多晶片裝置
US7939951B2 (en) Mounting substrate and electronic apparatus
KR101811738B1 (ko) 중앙 콘택을 구비한 적층형 마이크로전자 조립체
KR20160071701A (ko) 반도체 패키지, 모듈 기판 및 이를 포함하는 반도체 패키지 모듈

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200518

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210325

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210804

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220511

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220511

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220523

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220818

R150 Certificate of patent or registration of utility model

Ref document number: 7128225

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150