KR100480580B1 - 질소가스를사용하여반도체소자의비아홀을형성하는방법 - Google Patents

질소가스를사용하여반도체소자의비아홀을형성하는방법 Download PDF

Info

Publication number
KR100480580B1
KR100480580B1 KR1019980003721A KR19980003721A KR100480580B1 KR 100480580 B1 KR100480580 B1 KR 100480580B1 KR 1019980003721 A KR1019980003721 A KR 1019980003721A KR 19980003721 A KR19980003721 A KR 19980003721A KR 100480580 B1 KR100480580 B1 KR 100480580B1
Authority
KR
South Korea
Prior art keywords
via hole
forming
metal wiring
gas
film
Prior art date
Application number
KR1019980003721A
Other languages
English (en)
Other versions
KR19990069452A (ko
Inventor
이정윤
이세형
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980003721A priority Critical patent/KR100480580B1/ko
Publication of KR19990069452A publication Critical patent/KR19990069452A/ko
Application granted granted Critical
Publication of KR100480580B1 publication Critical patent/KR100480580B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체소자의 비아홀 형성방법에 관한 것으로, 반도체기판 상에 하부 금속배선을 형성하는 단계와, 하부 금속배선이 형성된 결과물 전면에 금속층간 절연막을 형성하는 단계와, 금속층간 절연막의 소정영역을 반응가스 및 질소가스를 사용하여 식각함으로써 하부 금속배선의 소정영역을 노출시키는 비아홀을 형성하는 단계와, 비아홀의 측벽에 형성된 다중합체를 제거하는 단계를 포함한다.

Description

질소가스를 사용하여 반도체소자의 비아홀을 형성하는 방법{Method for forming via hole of semiconductor device using N2 gas}
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 질소가스를 사용하여 금속배선들을 연결시키는 비아홀을 형성하는 방법에 관한 것이다.
최근에 고집적 반도체소자는 그 동작속도가 점점 빨라지고 있다. 따라서, 반도체소자의 집적도 및 동작속도를 모두 개선하기 위하여 다층금속 배선 기술이 널리 이용되고 있다. 다층금속 배선기술은 적어도 두층 이상의 금속배선을 포함하므로 하부 금속배선과 상부 금속배선을 서로 연결시키기 위한 비아홀을 형성하여야 한다.
종래의 다층금속 배선 기술은 하부금속 배선이 형성된 결과물 전면에 평탄화된 금속층간 절연막, 예컨대 산화막을 형성하고, 상기 금속층간 절연막의 소정영역을 식각하여 상기 하부금속 배선의 소정영역을 노출시키는 비아홀을 형성한다. 여기서, 상기 금속층간 절연막, 즉 산화막을 식각할 때 불소를 함유하는 가스, 예컨대 CF4 가스 및 CHF3 가스를 반응 가스로 사용하여 건식 식각한다. 이때, 상기 반응 가스의 불소와 상기 노출된 하부 금속배선, 즉 알루미늄막 또는 타이타늄막이 서로 반응하여 비아홀의 측벽에 AlFX 및/또는 TiFX 계열의 다중합체(polymer)가 발생한다. 이러한, AlFX 및/또는 TiFX 계열의 다중합체는 제거하기가 어려워 비아콘택 저항 불량을 유발시킴은 물론, 상기 비아홀 내에 형성되는 상부 금속배선의 단차도포성을 저하시킨다. 이에 따라, 상부 금속배선이 오픈되거나 비아홀 내에 보이드가 형성된다.
본 발명의 목적은 비아 콘택저항 불량 및 상부 금속배선의 신뢰성을 개선시킬 수 있는 비아홀 형성방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명은 반도체기판 상에 하부 금속배선을 형성하는 단계와, 상기 하부 금속배선이 형성된 결과물 전면에 금속층간 절연막을 형성하는 단계와, 상기 금속층간 절연막의 소정영역을 반응가스 및 질소가스를 사용하여 식각함으로써 상기 하부 금속배선의 소정영역을 노출시키는 비아홀을 형성하는 단계와, 상기 비아홀의 측벽에 형성된 다중합체를 제거하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1은 하부 금속배선(7)을 형성하는 단계를 설명하기 위한 단면도이다.
도 1을 참조하면, 반도체기판(1) 상에 트랜지스터 등과 같은 개별소자(discrete device)를 형성한 다음, BPSG막과 같은 층간절연막(3)을 형성한다. 상기 층간절연막(3)의 소정영역을 선택적으로 식각하여 콘택홀(도시하지 않음)을 형성하고, 상기 콘택홀을 덮는 하부 금속배선(7)을 형성한다. 상기 하부 금속배선(7)은 전도성이 우수한 금속막(5) 및 노광공정시 난반사를 방지하는 역할을 하는 반사방지막(6)을 차례로 적층시킨 후, 상기 반사방지막(6) 및 금속막(5)을 연속적으로 패터닝함으로써 형성하는 것이 바람직하다. 상기 금속막(5) 및 반사방지막(6)은 각각 알루미늄막 및 타이타늄막으로 형성하는 것이 바람직하다. 또한, 상기 금속막(5)은 알루미늄막(5) 이외에 알루미늄을 함유하는 합금막으로 형성할 수도 있다.
도 2는 금속층간 절연막(9) 및 포토레지스트 패턴(PR)을 형성하는 단계를 설명하기 위한 단면도이다.
도 2를 참조하면, 상기 하부 금속배선(7)이 형성된 결과물 전면에 금속층간 절연막(9), 예컨대 하부 금속배선(7)이 용융되지 않는 저온에서 형성가능한 산화막을 형성한다. 상기 금속층간 절연막(9)으로는 평탄도가 우수한 에스오지(SOG; spin on glass)막이 널리 사용되며, 상기 에스오지막의 상/하부에 각각 얇은 PECVD 산화막을 개재시킬 수도 있다. 이어서, 상기 금속층간 절연막(9)이 형성된 결과물 전면에 포토레지스트막을 도포하고, 상기 포토레지스트막을 사진공정으로 패터닝하여 금속층간절연막(9)의 소정영역을 노출시키는 포토레지스트 패턴(PR)을 형성한다.
도 3은 비아홀(H) 및 비아홀(H)을 구비하는 금속층간절연막 패턴(9a)을 형성하는 단계를 설명하기 위한 단면도이다.
도 3을 참조하면, 상기 포토레지스트 패턴(PR)을 식각 마스크로하여 상기 노출된 금속층간 절연막(9)을 식각함으로써 상기 하부 금속배선(7)의 소정영역을 노출시키는 비아홀(H)을 구비하는 금속층간 절연막 패턴(9a)을 형성한다. 이때, 상기 금속층간 절연막(9)을 식각하는 공정은 습식 식각공정 및 건식 식각공정을 차례로 적용하여 경사진 상부측벽을 갖는 비아홀(H)을 형성하는 것이 바람직하다. 이는, 비아홀(H)의 어스펙트 비를 감소시키어 상부 금속배선을 형성하는 후속공정시 상부 금속배선의 단차도포성을 개선시키기 위함이다. 상기 비아홀(H)을 형성하기 위한 건식 식각공정은 실리콘 산화막인 금속층간 절연막(9)을 식각하기 위한 반응가스, 예컨대 CF4 가스 및 CHF3 가스 이외에 질소가스를 추가로 공급하여 과도한 식각이 이루어지도록 실시한다. 여기서, 과도한 식각(over etch)을 실시하는 이유는 반도체기판 전체에 걸쳐서 균일한 비아홀(H)을 형성하기 위함이다. 다시 말해서, 반도체기판 전체에 걸쳐서 불균일한 금속층간 절연막의 두께 및 불균일한 식각률을 보이는 문제점을 보상하기 위함이다. 상기한 바와 같이 질소가스를 사용하여 건식 식각공정을 실시하면, 비아홀(H)의 측벽에 상기 하부 금속배선(7)과 상기 반응 가스가 서로 반응하여 생성되는 AlFX 또는 TiFX 계열의 다중합체가 형성되는 것을 방지할 수 있다. 이때, 도 3에 도시된 바와 같이 비아홀(H)의 측벽에는 CF 성분으로 이루어진 다중합체(P)가 형성된다. 그러나, 이러한 CF 성분의 다중합체(P)는 포토레지스트 패턴(PR)을 제거하는 후속공정에서 제거가 가능한 다중합체이다. 또한, 필요에 따라 상기 질소가스와 함께 불활성 가스 및 산소가스를 추가로 더 공급할 수도 있다. 상기 건식 식각공정은 250 내지 400mTorr의 압력 하에서 실시하는 것이 바람직하다. 상기 다중합체(P)는 과도한 건식 식각공정을 실시하는 경우에는 더욱 심하게 생성된다. 따라서, 균일한 비아홀(H)을 형성하기 위해서는 과도한 건식 식각공정이 필수적으로 요구되므로 상기 다중합체(P)가 생성되는 현상을 피할 수가 없다.
도 4는 상부 금속배선(11)을 형성하는 단계를 설명하기 위한 단면도이다.
도 4를 참조하면, 상기 포토레지스트 패턴(PR)을 제거하기 위하여 상기 비아홀(H)이 형성된 결과물을 산소 플라즈마에 노출시킨다. 이때, 상기 산소 플라즈마 공정에 의해 포토레지스트 패턴(PR)이 제거됨과 동시에 상기 비아홀(H) 내에 생성된 CF 성분으로 이루어진 다중합체(P)가 제거된다. 다음에, 상기 포토레지스트 패턴(PR) 및 다중합체(P)가 제거된 결과물 전면에 상기 비아홀(H)을 채우는 금속막, 예컨대 알루미늄막 또는 알루미늄을 함유하는 합금막을 형성하고, 상기 금속막을 패터닝하여 비아홀(H)을 덮는 상부 금속배선(11)을 형성한다.
본 발명은 상기 실시예에 한정되지 않고 당업자의 수준에서 그 변형 및 개량이 가능하다.
상술한 바와 같이 본 발명에 따르면, 비아홀 내에 형성되는 다중합체를 완전히 제거할 수 있다. 이에 따라, 고집적 반도체소자의 비아콘택 저항을 개선시킬 수 있음은 물론, 상부 금속배선용 금속막을 형성할 때 비아홀 내에 보이드가 형성되는 현상을 개선시킬 수 있다.
도 1 내지 도 4는 본 발명에 따른 비아홀 형성방법을 설명하기 위한 단면도들이다.

Claims (3)

  1. 반도체기판 상에 하부 금속배선을 형성하는 단계;
    상기 하부 금속배선이 형성된 결과물 전면에 금속층간 절연막을 형성하는 단계;
    상기 층간절연막 상에 상기 금속배선을 노출시키기 위한 포토레지스트 패턴을 형성하는 단계;
    상기 금속층간 절연막의 소정영역을 CF4 가스 및 CHF3 가스를 함유하는 반응가스 및 질소가스를 사용하여 식각함으로써 상기 하부 금속배선의 소정영역을 노출시키고 경사진 상부 측벽을 가진 비아홀을 형성하는 단계; 및
    상기 포토레지스트 패턴을 제거하면서 상기 비아홀의 측벽에 형성된 CF 성분을 함유하는 다중합체를 제거하는 단계를 포함하는 비아홀 형성방법.
  2. 제1항에 있어서, 상기 금속층간 절연막은 산화막인 것을 특징으로 하는 비아홀 형성방법.
  3. 제1항에 있어서, 상기 다중합체는 산소 플라즈마를 사용하여 제거하는 것을 특징으로 하는 비아홀 형성방법.
KR1019980003721A 1998-02-09 1998-02-09 질소가스를사용하여반도체소자의비아홀을형성하는방법 KR100480580B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980003721A KR100480580B1 (ko) 1998-02-09 1998-02-09 질소가스를사용하여반도체소자의비아홀을형성하는방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980003721A KR100480580B1 (ko) 1998-02-09 1998-02-09 질소가스를사용하여반도체소자의비아홀을형성하는방법

Publications (2)

Publication Number Publication Date
KR19990069452A KR19990069452A (ko) 1999-09-06
KR100480580B1 true KR100480580B1 (ko) 2005-05-16

Family

ID=37302565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980003721A KR100480580B1 (ko) 1998-02-09 1998-02-09 질소가스를사용하여반도체소자의비아홀을형성하는방법

Country Status (1)

Country Link
KR (1) KR100480580B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05166766A (ja) * 1991-12-17 1993-07-02 Sony Corp ドライエッチング方法
KR940020494A (ko) * 1993-02-01 1994-09-16 오가 노리오 드라이에칭방법
JPH06349782A (ja) * 1993-06-07 1994-12-22 Sony Corp ドライエッチング方法
KR950034416A (ko) * 1994-05-11 1995-12-28 문정환 비아홀 형성방법
KR19990055396A (ko) * 1997-12-27 1999-07-15 구본준 반도체의 건식각공정에서 발생하는 폴리머 제거방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05166766A (ja) * 1991-12-17 1993-07-02 Sony Corp ドライエッチング方法
KR940020494A (ko) * 1993-02-01 1994-09-16 오가 노리오 드라이에칭방법
JPH06349782A (ja) * 1993-06-07 1994-12-22 Sony Corp ドライエッチング方法
KR950034416A (ko) * 1994-05-11 1995-12-28 문정환 비아홀 형성방법
KR19990055396A (ko) * 1997-12-27 1999-07-15 구본준 반도체의 건식각공정에서 발생하는 폴리머 제거방법

Also Published As

Publication number Publication date
KR19990069452A (ko) 1999-09-06

Similar Documents

Publication Publication Date Title
US4987101A (en) Method for providing improved insulation in VLSI and ULSI circuits
US5665657A (en) Spin-on-glass partial etchback planarization process
KR19990007413A (ko) 다중층 배선을 갖는 반도체 장치의 제조 방법
KR100414506B1 (ko) 드라이 에칭 방법 및 반도체 장치의 제조 방법
US6235644B1 (en) Method of improving etch back process
US6780778B2 (en) Method for fabricating semiconductor device
EP1435656A2 (en) Method of manufacturing a dual damascene interconnect
KR100480580B1 (ko) 질소가스를사용하여반도체소자의비아홀을형성하는방법
JP3400162B2 (ja) 半導体装置の製造方法
KR100668726B1 (ko) 반도체 소자의 비트라인 콘택 형성방법
KR19980069258A (ko) 반도체장치의 콘택홀 형성방법
KR100415988B1 (ko) 반도체 장치의 비아홀 형성 방법
JP3196847B2 (ja) 配線構造及びその製造方法
JPH08288385A (ja) 半導体装置の製造方法
KR100192173B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR0161458B1 (ko) 반도체장치의 층간절연막 평탄화 방법
KR100400251B1 (ko) 반도체 소자의 유기 반사 방지막 식각방법
KR20000015122A (ko) 반도체 소자의 바이어 컨택 형성 방법
JP2000269328A (ja) 半導体装置及びその製造方法
KR100248805B1 (ko) 반도체 소자의 금속배선 형성방법
KR20000039692A (ko) 반도체장치의 비어홀 형성방법
JP2006108336A (ja) 半導体装置の製造方法
KR20040056110A (ko) 듀얼 다마신 패턴 형성 방법
KR20010086687A (ko) 반도체 장치의 콘택홀 형성방법
KR19990018380A (ko) 반도체 장치의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee