JP2561384B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2561384B2 JP2561384B2 JP2297518A JP29751890A JP2561384B2 JP 2561384 B2 JP2561384 B2 JP 2561384B2 JP 2297518 A JP2297518 A JP 2297518A JP 29751890 A JP29751890 A JP 29751890A JP 2561384 B2 JP2561384 B2 JP 2561384B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- hole
- layer wiring
- polyimide
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に半導体集
積回路の多層配線の形成方法に関するものである。
積回路の多層配線の形成方法に関するものである。
従来技術による多層配線の形成方法について、第３図
（ａ）〜（ｄ）を参照して説明する。
（ａ）〜（ｄ）を参照して説明する。
はじめに第３図（ａ）に示すように、半導体基板１の
表面に下層配線２を形成し、全面に層間絶縁膜となるポ
リイミド３を被覆して、フォトレジストパターン4aを形
成する。
表面に下層配線２を形成し、全面に層間絶縁膜となるポ
リイミド３を被覆して、フォトレジストパターン4aを形
成する。
つぎに第３図（ｂ）に示すように、RIE法によりドラ
イエッチングしてスルーホール５を形成する。
イエッチングしてスルーホール５を形成する。
バッチ型RIE装置の場合は、100％O2または20％CF4＋8
0％O2のプラズマを用いて、圧力5Pa、パワー300Wの条件
で15分間エチングする。
0％O2のプラズマを用いて、圧力5Pa、パワー300Wの条件
で15分間エチングする。
このときスルーホール開口部５が、高速O2プラズマの
衝突により生成したアルミ酸化物６で覆われる。
衝突により生成したアルミ酸化物６で覆われる。
つきに第３図（ｃ）に示すように、フォトレジスト4a
を除去する。
を除去する。
つぎに第３図（ｄ）に示すように、はじめに高出力の
アルゴンスパッタにより長時間エッチング（SiO2膜に換
算して約400Å）してアルミ酸化物６を除去し、引き続
いて全面にアルミをスパッタしてから、選択エッチング
して上記配線７を形成して素子部が完成する。
アルゴンスパッタにより長時間エッチング（SiO2膜に換
算して約400Å）してアルミ酸化物６を除去し、引き続
いて全面にアルミをスパッタしてから、選択エッチング
して上記配線７を形成して素子部が完成する。
RIEエッチングによりスルーホール５を形成すると
き、下層配線２の開口部に生成したアルミ酸化物６を除
去するため、上層配線７の形成時に高出力で長時間のア
ルゴンスパッタが必要であった。
き、下層配線２の開口部に生成したアルミ酸化物６を除
去するため、上層配線７の形成時に高出力で長時間のア
ルゴンスパッタが必要であった。
そのためアルミ成膜用のスパッタ装置のスループット
が半減するうえに、除去されたポリイミドがゴミの原因
になり、デバイス歩留り低下、装置稼働率低下の原因に
なっていた。
が半減するうえに、除去されたポリイミドがゴミの原因
になり、デバイス歩留り低下、装置稼働率低下の原因に
なっていた。
この条件ではポリイミド３が1000〜2000Åエッチング
されて目減りして、層間絶縁膜であるポリイミド３が薄
くなり、層間電極耐圧が低下して短絡事故の原因となっ
ていた。
されて目減りして、層間絶縁膜であるポリイミド３が薄
くなり、層間電極耐圧が低下して短絡事故の原因となっ
ていた。
本発明の半導体装置の製造方法は、アルミニウムから
なる下層配線の上にポリイミドからなる層間絶縁膜を堆
積してから、無機材料膜またはフォトレジストをマスク
として、酸素ガスまたは弗素ガスと酸素ガスとを用いた
プラズマエッチングにより、ポリイミドを選択エッチン
グしてスルーホールを形成してから、スルーホール開口
の下層配線表面に生成したアルミ酸化物を弗素ガスを用
いてプラズマエッチングしたのち上層配線を形成するも
のである。
なる下層配線の上にポリイミドからなる層間絶縁膜を堆
積してから、無機材料膜またはフォトレジストをマスク
として、酸素ガスまたは弗素ガスと酸素ガスとを用いた
プラズマエッチングにより、ポリイミドを選択エッチン
グしてスルーホールを形成してから、スルーホール開口
の下層配線表面に生成したアルミ酸化物を弗素ガスを用
いてプラズマエッチングしたのち上層配線を形成するも
のである。
本発明の第１の実施例について、第１図（ａ）〜
（ｆ）を参照して説明する。
（ｆ）を参照して説明する。
はじめに第１図（ａ）に示すように、半導体基板１の
上に下層配線２を形成し、全面に層間絶縁膜となるポリ
イミドを回転塗布して、N2雰囲気で250℃、30分＋400℃
の条件で30分間キュアして厚さ1.5μｍのポリイミド３
を得る。
上に下層配線２を形成し、全面に層間絶縁膜となるポリ
イミドを回転塗布して、N2雰囲気で250℃、30分＋400℃
の条件で30分間キュアして厚さ1.5μｍのポリイミド３
を得る。
つぎに第１図（ｂ）に示すように、全面に厚さ0.3μ
ｍのプラズマ窒化膜を堆積し、フォトレジスト（図示せ
ず）をマスクとしてCF4ガスを用いてRIE法により選択エ
ッチングして、プラズマ窒化膜４にスルーホール５のパ
ターンを形成する。
ｍのプラズマ窒化膜を堆積し、フォトレジスト（図示せ
ず）をマスクとしてCF4ガスを用いてRIE法により選択エ
ッチングして、プラズマ窒化膜４にスルーホール５のパ
ターンを形成する。
つぎに第１図（ｃ）に示すように、プラズマ窒化膜４
をマスクとして枚葉型のプラズマエッチング装置を用い
て、CF4:O2＝1:4の混合比で80Pa、200Wの条件で２分間
エッチングして、ポリイミドの深さの半分まで等方性エ
ッチングする。
をマスクとして枚葉型のプラズマエッチング装置を用い
て、CF4:O2＝1:4の混合比で80Pa、200Wの条件で２分間
エッチングして、ポリイミドの深さの半分まで等方性エ
ッチングする。
つぎに第１図（ｄ）に示すように、例えばRIE方式の
バッチ型エッチング装置を用いて、O2100％で5Pa、パワ
ー300Wの条件で15分間エッチングしてスルーホール５を
形成する。
バッチ型エッチング装置を用いて、O2100％で5Pa、パワ
ー300Wの条件で15分間エッチングしてスルーホール５を
形成する。
つぎに第１図（ｅ）に示すように、引き続いてRIE法
によりCF4100％、圧力5Pa、パワー200Wの条件で５分間
エッチングしてプラズマ窒化膜４を除去すると同時に、
スルーホール５開口に生成したアルミ酸化物６を除去す
ることができる。
によりCF4100％、圧力5Pa、パワー200Wの条件で５分間
エッチングしてプラズマ窒化膜４を除去すると同時に、
スルーホール５開口に生成したアルミ酸化物６を除去す
ることができる。
つぎに第１図（ｆ）に示すように、はじめにアルゴン
スパッタにより軽くエッチング（SiO2膜に換算して200
Å）してから全面にアルミをスパッタしたのち、選択エ
ッチングして上層配線７を形成して素子部が完成する。
スパッタにより軽くエッチング（SiO2膜に換算して200
Å）してから全面にアルミをスパッタしたのち、選択エ
ッチングして上層配線７を形成して素子部が完成する。
つぎに本発明の第２の実施例について、第２図（ａ）
〜（ｄ）を参照して説明する。
〜（ｄ）を参照して説明する。
はじめに第２図（ａ）に示すように、半導体基板１の
表面に下層配線２を形成し、全面に層間絶縁膜となるポ
リイミド３を被覆してから、厚さ2.5μｍのフォトレス
トパターン4aを形成する。
表面に下層配線２を形成し、全面に層間絶縁膜となるポ
リイミド３を被覆してから、厚さ2.5μｍのフォトレス
トパターン4aを形成する。
つぎに第２図（ｂ）に示すように、RIE法によりドラ
イエッチングしてスルーホール５を形成する。
イエッチングしてスルーホール５を形成する。
バッチ型RIE装置の場合は、CF4:O2＝1:1のプラズマを
用いて、圧力5Pa、パワー300Wの条件で15分間エッチン
グする。
用いて、圧力5Pa、パワー300Wの条件で15分間エッチン
グする。
このときエッチングガスにO2のほかCF4が50％混合さ
れているため、スルーホール開口５のアルミ酸化物の発
生が抑制されている。
れているため、スルーホール開口５のアルミ酸化物の発
生が抑制されている。
つぎに第２図（ｃ）に示すように、フォトレジスト4a
を除去する。
を除去する。
つぎに第２図（ｄ）に示すように、はじめにアルゴン
スパッタにより軽くエッチング（SiO2膜に換算して200
Å）してから全面にアルミをスパッタしたのち、選択エ
ッチングして上層配線７を形成して素子部が完成する。
スパッタにより軽くエッチング（SiO2膜に換算して200
Å）してから全面にアルミをスパッタしたのち、選択エ
ッチングして上層配線７を形成して素子部が完成する。
本発明によりアルミ酸化物の生成を抑制したり、除去
する効果があるので、層間電極耐圧が向上し、歩留りが
改善された。
する効果があるので、層間電極耐圧が向上し、歩留りが
改善された。
さらにアルゴンスパッタを軽減することができ、アル
ミスパッタ装置の稼働率が向上し、装置内でエッチング
すべきポリイミドも少なくなって、ゴミの問題も軽減さ
れた。
ミスパッタ装置の稼働率が向上し、装置内でエッチング
すべきポリイミドも少なくなって、ゴミの問題も軽減さ
れた。
第１図（ａ）〜（ｆ）は本発明の第１の実施例を示す断
面図、第２図（ａ）〜（ｄ）は本発明の第２の実施例を
示す断面図、第３図（ａ）〜（ｄ）は従来技術による多
層配線構造のスルーホール形成工程を示す断面図であ
る。 １……半導体基板、２……下層配線、３……ポリイミ
ド、４……プラズマ窒化膜、4a……フォトレジスト、５
……スルーホール、６……アルミ酸化物、７……上層配
線。
面図、第２図（ａ）〜（ｄ）は本発明の第２の実施例を
示す断面図、第３図（ａ）〜（ｄ）は従来技術による多
層配線構造のスルーホール形成工程を示す断面図であ
る。 １……半導体基板、２……下層配線、３……ポリイミ
ド、４……プラズマ窒化膜、4a……フォトレジスト、５
……スルーホール、６……アルミ酸化物、７……上層配
線。
Claims (2)
- 【請求項１】アルミニウムからなる下層配線の上にポリ
イミドからなる層間絶縁膜を堆積する工程と、その上に
部分的に形成された無機材料膜とフォトレジスト膜との
うち１つ以上をマスクとして、酸素ガスを用いたプラズ
マエッチングにより、前記層間絶縁膜を選択エッチング
してスルーホールを形成する工程と、該スルーホール開
口の前記下層配線表面に生成したアルミニウム酸化物を
弗素ガスを用いてプラズマエッチングしてから上層配線
を形成する工程とを含むことを特徴とする半導体装置の
製造方法。 - 【請求項２】弗素ガスと酸素ガスとを用いた用いたプラ
ズマエッチングにより、層間絶縁膜を選択エッチングし
てスルーホールを形成する請求項１記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2297518A JP2561384B2 (ja) | 1990-11-02 | 1990-11-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2297518A JP2561384B2 (ja) | 1990-11-02 | 1990-11-02 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04170030A JPH04170030A (ja) | 1992-06-17 |
| JP2561384B2 true JP2561384B2 (ja) | 1996-12-04 |
Family
ID=17847559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2297518A Expired - Fee Related JP2561384B2 (ja) | 1990-11-02 | 1990-11-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2561384B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3725266B2 (ja) | 1996-11-07 | 2005-12-07 | 株式会社半導体エネルギー研究所 | 配線形成方法 |
-
1990
- 1990-11-02 JP JP2297518A patent/JP2561384B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04170030A (ja) | 1992-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0166983B1 (en) | Method of selectively exposing the sidewalls of a trench and its use to the forming of a metal silicide substrate contact for dielectric filled deep trench isolated devices | |
| JPH08330305A (ja) | 半導体装置の絶縁膜形成方法 | |
| JPH0548617B2 (ja) | ||
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| JPH04290232A (ja) | 溝埋込み配線形成方法 | |
| JPH05243223A (ja) | 集積回路装置の製造方法 | |
| JP2913936B2 (ja) | 半導体装置の製造方法 | |
| JPH10189482A (ja) | コンタクトホール内の導電性プラグ形成方法 | |
| JP2561384B2 (ja) | 半導体装置の製造方法 | |
| JP2001085389A (ja) | 半導体装置のドライエッチング方法 | |
| JP3897071B2 (ja) | 半導体装置の製造方法 | |
| JPH07130680A (ja) | 半導体装置の製造方法 | |
| JP4661004B2 (ja) | 半導体装置の製造方法 | |
| KR100480233B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPH0590420A (ja) | 接続孔の形成方法 | |
| KR100668726B1 (ko) | 반도체 소자의 비트라인 콘택 형성방법 | |
| JP3295172B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| JPH02111054A (ja) | 半導体装置およびその製造方法 | |
| JPH07161720A (ja) | 半導体装置及びその製造方法 | |
| JPH0794490A (ja) | エッチング方法 | |
| JPH10242275A (ja) | 半導体装置の製造方法 | |
| JPS63284861A (ja) | 半導体装置の製造方法 | |
| JPH0574759A (ja) | 半導体装置の製造方法 | |
| JPH10308446A (ja) | 半導体装置の製造方法 | |
| JPH06295888A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |