WO2007017982A1 - 回路基板、電子装置、及び、回路基板の製造方法 - Google Patents

回路基板、電子装置、及び、回路基板の製造方法 Download PDF

Info

Publication number
WO2007017982A1
WO2007017982A1 PCT/JP2006/311000 JP2006311000W WO2007017982A1 WO 2007017982 A1 WO2007017982 A1 WO 2007017982A1 JP 2006311000 W JP2006311000 W JP 2006311000W WO 2007017982 A1 WO2007017982 A1 WO 2007017982A1
Authority
WO
WIPO (PCT)
Prior art keywords
gate electrode
circuit board
constituting
board according
inclination angle
Prior art date
Application number
PCT/JP2006/311000
Other languages
English (en)
French (fr)
Inventor
Tomohiro Kimura
Original Assignee
Sharp Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kabushiki Kaisha filed Critical Sharp Kabushiki Kaisha
Priority to US11/988,894 priority Critical patent/US8035103B2/en
Publication of WO2007017982A1 publication Critical patent/WO2007017982A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body

Definitions

  • the present invention relates to a circuit board, an electronic device, and a circuit board manufacturing method. More details
  • a liquid crystal display device an organic electroluminescence display device, a circuit board suitable for a component of an electronic device such as a solar cell, an electronic device including the circuit board, and a preferred method for manufacturing the circuit board. is there.
  • a circuit board has an electronic circuit as a component and is used in various fields.
  • a circuit board including an element such as a thin film transistor (TFT) is used as a constituent member of an electronic device such as a liquid crystal display device, an organic electroluminescence display device, and a solar cell.
  • TFT thin film transistor
  • the TFT array substrate has a pixel circuit including a structure in which a TFT serving as a switching element is provided at an intersection of m X n matrix wiring composed of m rows of scanning lines and n columns of signal lines. Note that the gate electrode of the TFT is connected to the scanning line, the source electrode is connected to the signal line, and the drain electrode is connected to the pixel electrode. Peripheral circuits such as scan driver ICs and data driver ICs are connected to the scan lines and signal lines, respectively.
  • the peripheral circuit such as the scan driver IC and data driver IC is externally attached to the scan line group and signal line group by the tape carrier package (TCP) method, etc.
  • TCP tape carrier package
  • a pixel circuit and a peripheral circuit have a structure in which a large number of functional layers such as a semiconductor layer and a conductive layer and thin films are stacked. Each functional layer is formed in a predetermined pattern. The closer the inclination angle of the side surface is to 90 °, the better the fine workability. In addition, the thin film that covers the functional layer is superior in step coverage as the inclination angle of the side surface of the functional layer is closer to 0 °.
  • the semiconductor layer preferably has a side surface with an inclination angle close to 90 ° because drainage characteristics and drain current versus gate voltage (Id-Vg) characteristics are required.
  • the high step coverage of the insulating film covering the semiconductor layer is required rather than excellent fine workability and Id-Vg characteristics from the viewpoint of improving the dielectric strength. The inclination angle on the side is small!
  • the inclination angle of the side surface of the gate electrode is close to 90 °.
  • the peripheral circuit such as the gate driver IC portion
  • the gate electrode is thinned and the region is reduced during the ion implantation process. Since a low concentration impurity region can be automatically formed in the lower semiconductor layer, it is effective for improving reliability.
  • the tilt angle of the gate electrode is preferably close to 0 ° in order to improve the breakdown voltage.
  • the preferred inclination angle of the side surface constituting the semiconductor layer and the gate electrode is also determined by the usage pattern of the TFT. Different for each.
  • the storage capacitor portion of the pixel circuit since the insulating film covering the semiconductor layer is high, step coverage cannot be obtained, and the withstand voltage is low, so that the semiconductor layer leaks with other conductive members (same potential).
  • the TFT of the peripheral circuit has excellent microfabrication. Therefore, the power consumption increases as the threshold voltage increases.
  • each TFT and the gate electrode of the storage capacitor has a laminated structure composed of a lower layer gate electrode (n-type silicon film) and an upper layer gate electrode (Mo--W film).
  • the side gate tilt angle is the same for the storage capacitor, and the lower gate electrode is the pixel TFT, storage capacitor, and n-channel TFT! O! /, The angle of the side surface is 75 °.
  • the gate electrode 16a, the source electrode 16b, and the drain electrode 16c are the same as the polysilicon layer 12.
  • a planar type structure arranged on the side of the is adopted.
  • the planar TFT penetrates the gate insulating film 13 and the interlayer insulating film 14 and the silicon layer 12 is connected to the source electrode 16b and the drain electrode.
  • Contact holes 18c and 18d are connected to the pole 16c.
  • a method of manufacturing a thin film transistor including a step of crystallizing an amorphous silicon layer is disclosed (for example, see Patent Document 2).
  • Patent Document 3 there is a pattern forming method for forming a staircase pattern on a semiconductor substrate using a mask having a gray-tone mask pattern with partially different translucency. It is disclosed (for example, see Patent Document 3).
  • Patent Document 1 JP 2001-94113 A
  • Patent Document 2 JP-A-8-250446
  • Patent Document 3 Japanese Patent Laid-Open No. 2000-101090
  • the present invention has been made in view of the above situation, and an object of the present invention is to provide a circuit board capable of improving the characteristics of a circuit element and a preferable method for manufacturing the circuit board. .
  • the present inventor has made various studies on a circuit board including a layer including at least one semiconductor layer. As a result, the incline of the side surface constituting the semiconductor layer in the same layer has been investigated. I noticed. In the circuit board, the slope required for the semiconductor layer may differ depending on the position in the circuit, but in the conventional circuit board, the same layer is used. Since the inclination of the side surfaces constituting the inner semiconductor layer was substantially the same for each side surface, it was found that there was room for improving the characteristics of the circuit element including the semiconductor layer.
  • the present invention is a circuit board configured to include a hierarchy including at least one semiconductor layer, and the hierarchy includes a circuit board having side surfaces with different slopes (hereinafter referred to as "first" It is also referred to as “a circuit board”.
  • a circuit board is a board provided with a circuit including circuit elements such as a thin film transistor (TFT), a storage capacitor, and a thin film diode (TFD).
  • Circuits include pixel circuits, gate driver ICs, source driver ICs, power supply circuits, input / output interface circuits, detection circuits, compensation circuits, timing generators, reference dry transistors, common electrodes (Vcom) dry DC, DC-DC Peripheral circuits such as converters and audio circuits.
  • the hierarchy includes at least one semiconductor layer.
  • the hierarchy means “at least one layer is in a positional relationship that can be formed by patterning one film”.
  • the one film may have a single layer structure or a stacked structure.
  • the hierarchy means “at least one layer is in a positional relationship formed by patterning one film”. That is, “a layer is composed of one layer” preferably means “one layer formed by patterning a certain film”, preferably “two or more layers”.
  • the term “consisting of layers” means “the two or more layers are formed by patterning one film”.
  • the at least one semiconductor layer is preferably in a positional relationship formed by patterning one semiconductor film.
  • the layer has at least one semiconductor layer force having substantially the same composition force, and also has at least one semiconductor layer force having substantially the same characteristics. Is preferred.
  • the material of the semiconductor layer may be polysilicon, continuous grain boundary crystal (CG) silicon, or the like from the viewpoint of realizing high mobility that is preferable to silicon from the viewpoint of low cost and mass productivity. More preferable.
  • the silicon is preferably crystallized in order to achieve higher mobility.
  • the crystallization technique is not particularly limited. For example, continuous oscillation (
  • Continuous wave (CW) laser solid-state crystallization technology sequential lateral crystallization (SLS) technology, and pulse modulation CW laser irradiation to grow crystals laterally SELAX (Selectivity Enlarging Laser Crystallization) technology.
  • SLS sequential lateral crystallization
  • SELAX Selectivity Enlarging Laser Crystallization
  • the hierarchies have different inclined side surfaces. As a result, the slopes of the side surfaces constituting the semiconductor layers in the same hierarchy are appropriately adjusted for each side surface, so that the characteristics of the circuit element can be improved.
  • different slopes means “at least one of the shape and slope characteristics of side surfaces constituting at least one layer in the same layer is different”.
  • Examples of the shape of the side surface include a substantially flat shape, a curved surface convex upward, a curved surface convex downward, and a substantially stepped shape.
  • the inclination characteristic of the side surface is expressed as an angle (inclination angle) ⁇ formed by the side surface and the bottom surface of the functional layer (see, for example, FIG. 10 (a)).
  • the inclination angle ⁇ is uniform over the entire side surface of the functional layer 81 as shown in FIG. 10 (a). That is, when the side surface is planar, when the inclined side surface is viewed from the cross-section, the linear shape representing the side surface becomes linear.
  • the substantially planar shape includes not only a planar shape but also a shape that is substantially regarded as a planar shape as long as it can be regarded as a planar shape from the viewpoint of the effect of the present invention. It is. Even when the side surface has a shape that is considered to be substantially planar, the inclination characteristic of the side surface is expressed as an angle (inclination angle) ⁇ between the side surface and the bottom surface of the functional layer.
  • the side surface of the functional layer which does not have to be uniform over the entire side surface of the tilt angle ⁇ 1S functional layer may have a shape formed by combining two or more substantially flat surfaces having different tilt angles.
  • the lower part of the side surface is substantially planar with an inclination angle ⁇ 1
  • the upper part of the side surface is substantially planar with an inclination angle ⁇ 2 ( 0 1> 0 2) (substantially inverted V-shaped cross section; see Fig.
  • the lower part of the side is substantially flat with an inclination angle ⁇ 1 and the upper part of the side is an inclination angle ⁇ 2
  • Substantially planar shape ( ⁇ ⁇ 2) (The cross-section is substantially V-shaped. See Fig. 10 (c).).
  • the above-mentioned curvature% may be uniform over the entire side surface of the functional layer, for example, as shown in FIGS. 11 (a) and (b), for example, in FIGS. 11 (c) and (d).
  • the entire side surface of the functional layer may not be uniform.
  • the form in which the curvature% is not uniform over the entire side surface of the functional layer is not particularly limited.
  • the line shape representing the side surface is an ellipse (for example, FIG. c))
  • the shape of the line representing the lower part of the side surface is a circle with a curvature of% 1
  • the shape of the line representing the upper part of the side surface is a circle with a curvature of% 2 (% 1 ⁇ % 2) (for example, 11 (d))).
  • the side surface having a substantially step shape means that when the inclined side surface is viewed from a cross section, the line shape representing the side surface is a substantially step shape (substantially step shape).
  • the slope characteristics of the side faces are the slope angle ⁇ or the floor height (the height of the functional layer's top surface to the bottom surface) H.
  • the inclination angle ⁇ may be uniform over the entire side surface of the functional layer (see, for example, FIG. 12 (a)), but may not be uniform over the entire side surface of the functional layer ( For example, see Fig.
  • each step is constituted by a flat surface, for example, a curved surface convex upward and a curved surface convex downward (Including, for example, Fig. 12 (c)).
  • the substantially staircase shape includes not only a staircase shape but also a shape substantially regarded as a staircase shape as long as it can be regarded as a staircase shape from the viewpoint of the effect of the present invention. It is.
  • the first circuit board of the present invention is not particularly limited as long as it includes the above-described semiconductor layer as an essential component and may or may not include other components. There is no. Note that the side surfaces with different inclinations may constitute the same semiconductor layer, or may constitute different semiconductor layers as long as they are in the same hierarchy.
  • At least one of the different inclined side surfaces is preferably substantially planar. Moreover, it is preferable that at least one of the side surfaces constituting the semiconductor layer is substantially planar. Accordingly, the step coverage of the coating film of the semiconductor layer can be further improved by appropriately adjusting the inclination angle of the side surfaces constituting the semiconductor layer. Further, the different inclined side surfaces may be substantially planar. Further, any of the side surfaces constituting the semiconductor layer may be substantially planar. As a result, the step coverage of the coating film of the semiconductor layer can be further improved. In addition, in order to obtain a high step coverage with a coating film of the semiconductor layer, the inclination angle of the side surface constituting the semiconductor layer is preferably less than 90 °. Furthermore, in order to obtain an excellent fine workability of the semiconductor layer, the inclination angle of the side surface constituting the semiconductor layer is preferably close to 90 °.
  • At least one of the differently inclined side surfaces is preferably substantially stepped. Moreover, it is preferable that at least one of the side surfaces constituting the semiconductor layer has a substantially step shape. As a result, the line width controllability of the semiconductor layer and the step coverage of the coating film of the semiconductor layer can be further improved by appropriately adjusting the inclination angle and the number of steps of the side surfaces constituting the semiconductor layer. it can. Further, the different inclined side surfaces may be stepped. Further, the side surfaces constituting the semiconductor layer may all be stepped. As a result, the line width controllability of the semiconductor layer and the step coverage of the semiconductor layer coating film can be further improved.
  • the hierarchy includes a first semiconductor layer and a second semiconductor layer, and the first semiconductor layer has an inclined side surface different from that of the second semiconductor layer.
  • a circuit element including a first semiconductor layer hereinafter also referred to as “first circuit element”
  • a circuit element including a second semiconductor layer in the same layer as the first semiconductor layer hereinafter referred to as “first circuit element”.
  • the first circuit element requires a high step coverage for the coating film of the first semiconductor layer
  • the second circuit element requires a fine micromachining property for the second semiconductor layer.
  • the first semiconductor layer is formed by sufficiently reducing the inclination angle of the side surface constituting the first semiconductor layer and setting the inclination angle of the side surface constituting the second semiconductor layer to about 90 °. This coating film can obtain high step coverage, and the second semiconductor layer can obtain excellent fine workability.
  • At least one of the side surfaces constituting the first semiconductor layer has a slope different from that of at least one of the side surfaces constituting the second semiconductor layer. All of the side surfaces constituting the semiconductor layer may have a slope different from all of the side surfaces constituting the second semiconductor layer.
  • the first semiconductor preferably has substantially the same compositional power as the second semiconductor layer. Further, the first semiconductor layer may have substantially the same bottom area as the second semiconductor layer.
  • the first semiconductor layer has a side surface with an inclination angle of 5 ° or more and 60 ° or less
  • the second semiconductor layer is It is preferable that the side surface having the inclination angle of 35 ° or more and 90 ° or less and the first semiconductor layer constituting the first semiconductor layer has a smaller inclination angle of 20 ° or more than the side surface constituting the second semiconductor layer.
  • a more preferable lower limit of the inclination angle of the side surface constituting the first semiconductor layer is 10 °, and a more preferable upper limit is 40 °.
  • a more preferable lower limit of the inclination angle of the side surface constituting the second semiconductor layer is 45 °, and a more preferable upper limit is 85 °.
  • a more preferable lower limit of the difference in inclination angle between the side surface constituting the first semiconductor layer and the side surface constituting the second semiconductor layer is 30 °.
  • the first semiconductor layer preferably constitutes a thin film transistor of a peripheral circuit
  • the second semiconductor layer preferably constitutes a thin film transistor of a pixel circuit.
  • the step coverage of the coating film of the first semiconductor layer can be improved by relatively reducing the inclination angle of the side surface constituting the first semiconductor layer.
  • the thin film transistor in the peripheral circuit can achieve high reliability.
  • the area that is shielded by the semiconductor layer is reduced by relatively increasing the inclination angle of the side surface of the second semiconductor layer that constitutes the thin film transistor of the pixel circuit.
  • the aperture ratio can be improved in a transmissive liquid crystal display device, a transflective liquid crystal display device, or the like.
  • the first semiconductor layer constitutes a storage capacitor of a pixel circuit
  • the second semiconductor layer constitutes a thin film transistor of a pixel circuit or a peripheral circuit.
  • the step of the coating film of the first semiconductor layer (for example, the insulating film constituting the storage capacitor) can be reduced by relatively reducing the inclination angle of the side surface constituting the first semiconductor layer. Since the coverage can be improved, the storage capacitor of the pixel circuit can achieve a high isolation voltage.
  • the semiconductor layer when the second semiconductor layer constitutes a thin film transistor of a pixel circuit by relatively increasing the inclination angle of the side surface constituting the second semiconductor layer, the semiconductor layer As a result, the aperture ratio can be improved in a transmissive liquid crystal display device, a transflective liquid crystal display device, and the like, and the second semiconductor layer constitutes a thin film transistor in a peripheral circuit. In that case, the thin film transistor of the peripheral circuit can realize miniaturization and a low threshold voltage.
  • the first semiconductor layer constituting the storage capacitor of the pixel circuit may be electrically connected to the second semiconductor layer. preferable.
  • the storage capacitor of the pixel circuit is formed by stacking a first semiconductor layer, a gate insulating film, and an interlayer insulating film (if necessary) a gate electrode or a drain electrode in this order. preferable.
  • the configuration of the pixel circuit includes, for example, a gate wiring, a source wiring, a TFT disposed at an intersection of the gate wiring and the source wiring, and a pixel electrode connected to the TFT.
  • Examples of the configuration of the peripheral circuit include those including a gate driver.
  • the first semiconductor layer constitutes a thin film transistor (first thin film transistor) of a first peripheral circuit
  • the second semiconductor layer comprises a thin film transistor (second film) of a second peripheral circuit.
  • Thin film transistor is preferable.
  • the first semiconductor layer constitutes a first thin film transistor of a peripheral circuit
  • the second semiconductor layer The layer preferably constitutes the second thin film transistor of the peripheral circuit.
  • the first thin film transistor and the second thin film transistor are arranged in different peripheral circuits or the same peripheral circuit, and the characteristics required for the first semiconductor layer and the second semiconductor layer When the difference is different, the inclination of the side surface constituting the semiconductor layer is appropriately adjusted for each semiconductor layer, so that the characteristics of the first thin film transistor and the second thin film transistor can be improved.
  • At least one of the semiconductor layers preferably has different inclined side surfaces.
  • the semiconductor layer can be miniaturized and the inclination angle of the other side surface can be sufficiently increased. By making it smaller, the step coverage of the coating film of the semiconductor layer can be improved.
  • At least one of the side surfaces constituting the semiconductor layer is configured to have the different slope from that of at least one of the other side surfaces constituting the same semiconductor layer. Have all the forces on the sides have different slopes.
  • At least one of the semiconductor layers includes a first side surface having an inclination angle of 5 ° or more and 60 ° or less, and 35 ° or more and 90 ° or less. It is preferable that the first side surface has a tilt angle smaller than that of the second side surface by 20 ° or more.
  • a more preferable lower limit of the inclination angle of the first side surface is 10 °, and a more preferable upper limit is 40 °.
  • a more preferable lower limit of the inclination angle of the second side surface is 45 °, and a more preferable upper limit is 85 °.
  • a more preferable lower limit of the difference in inclination angle between the first side surface and the second side surface is 30 °.
  • At least one of the semiconductor layers has a storage capacitor electrode portion that forms a storage capacitor of a pixel circuit and a transistor portion that forms a thin film transistor, and a side surface of the storage capacitor electrode portion is formed from a side surface of the transistor portion.
  • the first side surface that the inclination angle is small is the side surface of the storage capacitor electrode portion
  • the second side surface is the side surface of the transistor portion.
  • the area shielded by the semiconductor layer can be reduced.
  • the aperture ratio can be improved in a transmissive liquid crystal display device or the like.
  • the present invention is also a circuit board configured to include at least one gate electrode layer, wherein the layer includes a first gate electrode constituting a thin film transistor of a pixel circuit and a thin film transistor of a peripheral circuit.
  • a circuit board (hereinafter referred to as ⁇ second circuit '') having a slope angle larger than that of the side surface constituting the second gate electrode. It is also called a “substrate”.
  • the first gate electrode constituting the thin film transistor of the pixel circuit and the second gate electrode constituting the thin film transistor of the peripheral circuit are included in the same hierarchy.
  • the first gate electrode and the second gate electrode can be formed in the same process.
  • the inclination angle of the side surface constituting the first gate electrode around 90 °, the line width controllability of the first gate electrode is improved, and as a result, the thin film transistor of the pixel circuit is miniaturized. Therefore, when the second circuit board of the present invention is used as a pixel substrate or the like in a transmissive liquid crystal display device or a transflective liquid crystal display device, the aperture ratio can be improved.
  • the inclination angle of the side surface constituting the second gate electrode is sufficiently small, the inclination angle is small, and impurity ions are implanted through the side surface, so that the thin film transistor of the peripheral circuit can be obtained.
  • a region overlapped with the gate electrode and doped with a low concentration of impurities a so-called GOLD (gate overlapped light ly doped drain) region, can be formed. It can be improved easily.
  • the step coverage of the coating film of the second gate electrode can be improved.
  • the second gate electrode in the storage capacitor portion, it is possible to reduce leakage defects (equalization) between the upper conductive layer and the insulating film.
  • a capacitor is manufactured.
  • the present invention is also a circuit board configured to include a hierarchy including at least one gate electrode, wherein the hierarchy includes a first gate electrode constituting a thin film transistor of a pixel circuit or a peripheral circuit.
  • the second gate electrode constituting the storage capacitor of the pixel circuit, and the side surface constituting the first gate electrode has a larger inclination angle than the side surface constituting the second gate electrode (
  • third circuit board the first gate electrode and the second gate electrode can be formed in the same process.
  • the line width controllability of the first gate electrode is improved.
  • the area shielded by the semiconductor layer can be reduced.
  • the aperture ratio can be improved in a transmissive liquid crystal display device, a transflective liquid crystal display device, and the like.
  • the thin film transistor in the peripheral circuit can be miniaturized. Further, when the inclination angle of the side surface constituting the second gate electrode is relatively reduced, the step coverage of the insulating film covering the second gate electrode can be improved.
  • the storage capacitor of the pixel circuit can achieve high withstand voltage.
  • by improving the step coverage of the coating film of the second gate electrode for example, by disposing the second gate electrode in the storage capacitor portion, an upper conductive layer with the insulating film interposed therebetween Leakage failure (equal potential) can be reduced.
  • the present invention is also a circuit board configured to include at least one gate electrode layer, and the layer constitutes a thin film transistor (first thin film transistor) of a first peripheral circuit. And the second gate electrode constituting the thin film transistor (second thin film transistor) of the second peripheral circuit, and the side surface constituting the first gate electrode is the second gate electrode. It is also a circuit board (hereinafter also referred to as “fourth circuit board”) having a larger inclination angle than the side surface constituting the gate electrode.
  • the present invention is also a circuit board configured including at least one gate electrode layer, wherein the layer includes a first gate electrode and a peripheral circuit constituting the first thin film transistor of the peripheral circuit.
  • the second gate electrode constituting the second thin film transistor, and the side surface constituting the first gate electrode has a larger inclination angle than the side surface constituting the second gate electrode (hereinafter referred to as the second gate electrode). , Also called “fifth circuit board").
  • the first thin film transistor and the second thin film transistor are arranged in different or the same peripheral circuit, and the required characteristics are different between the first gate electrode and the second gate electrode, As a result of appropriately adjusting the inclination of the side surface constituting the gate electrode for each semiconductor layer, the characteristics of the first thin film transistor and the second thin film transistor can be improved.
  • the second to fifth circuit boards of the present invention do not include other components as long as they include the first gate electrode and the second gate electrode as essential components.
  • the first gate electrode and the second gate electrode as essential components.
  • All the side surfaces constituting the gate electrode may have an inclination angle larger than all of the side surfaces constituting the second gate electrode.
  • the hierarchy may include a first gate electrode and a second gate electrode having substantially the same composition.
  • the first gate electrode and the second gate electrode having substantially the same characteristics are preferably included.
  • the side surfaces constituting the first gate electrode and the Z or second gate electrode is substantially planar.
  • the step coverage of the coating film of the gate electrode can be further improved by appropriately adjusting the inclination angle of the side surfaces constituting the first gate electrode and Z or the second gate electrode.
  • the side surfaces constituting the first gate electrode and the second gate electrode may both be substantially planar.
  • the step coverage of the coating film of the first gate electrode and the Z or second gate electrode can be further improved.
  • a coating film for the first gate electrode and / or the second gate electrode is provided.
  • the inclination angle of the side surfaces constituting the first gate electrode and / or the second gate electrode is preferably less than 90 °. Further, in order to obtain excellent fine processability of the first gate electrode and Z or the second gate electrode, the inclination angle of the side surfaces constituting the first gate electrode and Z or the second gate electrode is It is preferably close to 90 °.
  • At least one of the side surfaces constituting the first gate electrode and the Z or second gate electrode is substantially stepped.
  • the slope characteristics of the side surfaces constituting the first gate electrode and Z or the second gate electrode that is, the slope angle, the value obtained by dividing the floor height by the length of the staircase, and the number of steps are adjusted appropriately. Improving the line width controllability of the first gate electrode and the Z or second gate electrode and the step coverage of the covering film of the first gate electrode and the Z or second gate electrode. Can do.
  • the side surfaces of the first gate electrode and the second gate electrode may both be stepped. This further improves the line width controllability of the first gate electrode and Z or the second gate electrode, and the step coverage of the coating film of the first gate electrode and Z or the second gate electrode. be able to.
  • the first gate electrode has a side surface with an inclination angle of 50 ° or more and 90 ° or less
  • the second gate electrode is 20 It is preferable that the side surface having the inclination angle of not less than 60 ° and not more than 60 ° has a larger inclination angle of 20 ° or more than the side surface forming the second gate electrode.
  • a more preferable lower limit of the inclination angle of the side surface constituting the first gate electrode is 60 °, and a more preferable upper limit is 90 °.
  • a more preferable lower limit of the inclination angle of the side surface constituting the second gate electrode is 25 °, and a more preferable upper limit is 45 °.
  • a more preferable lower limit of the difference in inclination angle between the side surface constituting the first gate electrode and the side surface constituting the second gate electrode is 30 °.
  • the thin film transistor of the peripheral circuit includes a semiconductor layer, a gate insulating film, a second gate electrode, an interlayer insulating film, a source electrode and a drain electrode.
  • the semiconductor layer is connected to a source electrode and a drain electrode through a contact hole penetrating the gate insulating film and the interlayer insulating film (so-called planar TFT).
  • planar TFT a contact hole penetrating the gate insulating film and the interlayer insulating film
  • the second Since the step coverage of the coating film of the second gate electrode can be improved by sufficiently reducing the inclination angle of the side surface constituting the gate electrode, the contact between the second gate electrode and the contact hole can be improved. It is possible to reduce the leakage failure.
  • a leakage defect (same potential) between the second gate electrode and the upper conductive layer is required. ) Can be reduced.
  • the present invention further relates to a circuit board including at least one gate electrode layer, wherein at least one of the gate electrodes has a side surface with a different slope (
  • the gate electrode can be miniaturized by sufficiently increasing the inclination angle of one side surface constituting the gate electrode, and the other side (for example, the drain side) side surface inclination.
  • the GOLD region By forming the GOLD region with a sufficiently small angle, the reliability of the circuit elements can be improved.
  • the sixth circuit board of the present invention is not particularly limited as long as it includes at least one of the gate electrodes as an essential component, and may or may not include other components. Is not to be done.
  • the gate electrode only needs to have a slope different from that of at least one of the other side surfaces constituting the same gate electrode. All of the side surfaces may have different slopes.
  • At least one of the gate electrodes has a first side surface with an inclination angle of 50 ° or more and 90 ° or less, and 20 ° or more and 60 ° or less. It is preferable that the first side surface has a tilt angle greater than the second side surface by 20 ° or more.
  • a more preferable lower limit of the inclination angle of the first side surface is 60 °, and a more preferable upper limit is 90 °.
  • a more preferable lower limit of the inclination angle of the second side surface is 25 °, and a more preferable upper limit is 45 °.
  • a more preferable lower limit of the difference in inclination angle between the first side surface and the second side surface is 30 °.
  • the present invention is a circuit board including an insulating film provided with at least one contact hole, wherein the insulating film has side surfaces with different inclinations, and the contact holes have insulating films with different inclinations.
  • Circuit board (hereinafter referred to as "seventh circuit board") Also called. It is also.
  • the seventh circuit board of the present invention since the insulating film includes the side surfaces of the insulating film with different contact hole forces, the side surface of the insulating film forming the contact hole is appropriately inclined for each side surface. As a result of the adjustment, the characteristics of the circuit element can be improved.
  • a contact hole is a film in which a conductive film is formed in an opening of an insulating film, and conducts two or more conductive layers arranged via the insulating film.
  • the two or more conductive layers are not particularly limited as long as they can exhibit conductivity, and may be made of a conductor or may have semiconductor power.
  • the conductive film in the contact hole is the first conductive layer or It is preferable that the compositional power is almost the same as that of the second conductive layer.
  • the material of the conductive film in the contact hole is preferably a conductor such as metal.
  • the seventh circuit board of the present invention includes the insulating film and the contact hole as essential components, it may or may not include other components. It is not limited.
  • the side surfaces of the insulating films having different slopes may constitute the same contact hole, or each may constitute a different contact hole.
  • the insulating film may have a stacked structure.
  • “the insulating film has different inclined side surfaces” means that at least one of the layers (insulating layers) constituting the insulating film has different inclined side surfaces.
  • the contact hole is configured to include the side surfaces of the insulating film having different slopes means that the contact hole is configured to include the side surfaces of the insulating layer having different slopes.
  • At least one of the side surfaces of the differently inclined insulating films is substantially planar. Moreover, it is preferable that at least one of the side surfaces of the insulating film constituting the contact hole is substantially planar.
  • the step coverage of the conductive film of the contact hole, which is the coating film on the side surface of the insulating film can be further improved.
  • the side surface of the insulating film having different inclinations is substantially planar
  • the linear shape representing the side surface is substantially linear.
  • the side surface of the insulating film is substantially planar means that the side surface of the insulating film formed by laminating the insulating layers is substantially planar.
  • Each of the different inclined side surfaces may be substantially planar. Further, the side surfaces of the insulating film constituting the contact hole may be substantially planar. As a result, the step coverage of the conductive film in the contact hole can be further improved. In addition, in order to obtain a step coverage, the conductive film of the contact hole, which is the coating film on the side surface of the insulating film, is high
  • the inclination angle of the side surface of the insulating film is preferably less than 90 °. Furthermore, in order to obtain fine processability with excellent contact holes, the inclination angle of the side surface of the insulating film is preferably close to 90 °.
  • At least one of the side surfaces of the insulating film having the different inclination is preferably substantially stepped. Further, it is preferable that at least one of the side surfaces of the insulating film constituting the contact hole has a substantially step shape.
  • the slope characteristics of the side surfaces of the insulating film constituting the contact hole that is, the slope angle, the value obtained by dividing the floor height by the length of the staircase, and the number of steps are appropriately adjusted, and the line width controllability of the contact hole is controlled. Further, the step coverage of the conductive film in the contact hole can be further improved.
  • At least one of the side surfaces of the insulating film having different slopes has a substantially stepped shape
  • the line shape representing the side surface is substantially the same when the side surface of the insulating film having the slope is viewed from the cross section. It means that it is stepped.
  • the side surface of the insulating film is substantially stepped means that the side surface of the insulating film formed by laminating the insulating layers is substantially stepped.
  • the side surfaces of the insulating films with different slopes may be stepped. Further, the side surfaces of the insulating film constituting the contact hole may be stepped. As a result, the line width controllability of the contact hole and the step coverage of the conductive film in the contact hole can be further improved.
  • the insulating film has a laminated structure of insulating layers, and the side surfaces of the insulating film with different slopes that are substantially stepped are formed with steps for each insulating layer.
  • the insulating film is In the case of having a laminated structure of insulating layers, the etching rate can be varied for each insulating layer, so that the side surface of the substantially stepped contact hole can be easily formed.
  • the insulating film includes a first contact hole and a second contact hole, and the first contact hole includes a side surface of the insulating film having a slope different from that of the second contact hole. It is preferable.
  • the first contact hole can be miniaturized by making the inclination angle of the side surface of the insulating film constituting the first contact hole out of the side surfaces of the insulating film near 90 °. By making the inclination angle of the side surface of the insulating film constituting the second contact hole sufficiently smaller than 90 °, disconnection failure (stage breakage) of the second contact hole can be reduced.
  • At least one side of the side surface of the insulating film constituting the first contact hole has a slope different from that of at least one side of the insulating film constituting the second contact hole. If so, all of the side surfaces of the insulating film constituting the first contact hole may have a slope different from all of the side surfaces of the insulating film constituting the second contact hole.
  • the contact hole includes a side surface of the insulating film having a different slope.
  • the contact hole can be miniaturized by setting the inclination angle of the side surface of the insulating film constituting a part of the contact hole out of the side surface of the insulating film to be close to 90 °.
  • the contact hole is formed on the side surface of the insulating film and there is no concern about leakage failure!
  • disconnection failure (Stage breaks) can be reduced.
  • the seventh circuit board includes a thin film transistor, and at least one of the contact holes is provided between a semiconductor layer of the thin film transistor and a source electrode or a drain electrode.
  • the contact hole can be miniaturized and the step breakage can be reduced, so that the thin film transistor can be miniaturized and the reliability can be improved. Can do.
  • the contact hole has a first side surface with an inclination angle of 20 ° or more and 70 ° or less, and an inclination of 40 ° or more and 90 ° or less.
  • the first side surface is 20 ° or more than the second side surface. It is preferable that the inclination angle is small.
  • a more preferable lower limit of the inclination angle of the first side surface is 30 °, and a more preferable upper limit is 60 °.
  • a more preferable lower limit of the inclination angle of the second side surface is 50 °, and a more preferable upper limit is 85 °.
  • a more preferable lower limit of the inclination angle difference between the first side surface and the second side surface is 25 °.
  • the present invention is also an electronic device including the first to seventh circuit boards. According to this electronic device, since the characteristics of the circuit element can be improved, a high-performance electronic device can be provided. Examples of the electronic device include a liquid crystal display device, an organic electroluminescence display device, and a solar cell.
  • the electronic device is preferably a liquid crystal display device.
  • a liquid crystal display device since the characteristics of the circuit elements can be improved, a high-performance liquid crystal display device can be provided.
  • the liquid crystal display device preferably includes a gate circuit, a source line, a pixel circuit including a thin film transistor disposed at an intersection of the gate line and the source line, and a peripheral circuit including the thin film transistor. And a circuit board having a single board on a single board. According to this form (so-called system liquid crystal), by reducing the mounting area and the external area of the peripheral circuit, it is possible to realize downsizing and thinning, and to improve reliability. .
  • the electronic device is preferably an organic electroluminescence display device. According to this organic electroluminescence display device, it is possible to provide a high-performance organic electroluminescence display device capable of improving the characteristics of circuit elements.
  • a gate wiring, a source wiring, a pixel circuit including a thin film transistor disposed in a process of the gate wiring and the source wiring, and a peripheral circuit including the thin film transistor are configured.
  • the element includes a circuit board that is formed on a single board. According to this embodiment, it is possible to improve the reliability by reducing the mounting area and the external area of the peripheral circuit and realizing the reduction in size and thickness.
  • the present invention is also a method for manufacturing a circuit board including a layer composed of at least one functional layer, wherein the manufacturing method includes a coated non-turn film having side surfaces with different slopes on the functional film. Process (coating pattern film forming process) and etching the functional film It is also a method for manufacturing a circuit board including a step of forming a functional layer (functional layer forming step). According to the circuit board manufacturing method of the present invention, it is possible to easily form a hierarchy composed of at least one functional layer having different inclined side surfaces, that is, such at least one functional layer cover. A circuit board configured to include layers can be easily manufactured.
  • the side surfaces with different slopes constituting at least one functional layer are preferably formed in one photoetching step from the viewpoint of simplifying the manufacturing process, but in a plurality of photoetching steps. It will be formed.
  • the functional layer is not particularly limited as long as it is a constituent element of the circuit element, but it is preferable that the functional layer includes a material that exhibits a function by utilizing electrical properties. Examples thereof include a semiconductor layer that constitutes TFT, a gate electrode, and an insulating film provided with at least one contact hole.
  • the material of the coating pattern film is preferably one that shows reactivity with the etchant (reactive gas or etching solution) used in the functional layer forming process, and reacts with the etchant in the functional layer forming process.
  • a photoresist, an insulating material, a conductive material, and a semiconductor material are preferable.
  • the cross-sectional shape of the side surface constituting the coating pattern film is not particularly limited as long as the effects of the present invention are exhibited.
  • the cross-sectional shape is substantially planar, substantially cross-sectionally V-shaped, substantially inverted V-shaped, Are convex curved surfaces, downward convex curved surfaces, and substantially stepped shapes.
  • the covered pattern film may have a single layer structure or a laminated structure.
  • the circuit board manufacturing method of the present invention may or may not include other steps as long as it includes the coating pattern film forming step and the functional layer forming step as essential steps. It is not limited.
  • the circuit board manufacturing method of the present invention may or may not include a step of peeling the coating pattern film.
  • the functional layer forming step is preferably performed using a coating pattern film. According to this manufacturing method, by using the difference in inclination of the side surfaces constituting the coating pattern film, it is possible to more easily form at least one functional layer force layer having different inclined side surfaces, that is, Thus, it is possible to more easily manufacture a circuit board configured to include a layer having at least one functional layer force.
  • the coating pattern film includes a first coating pattern film and a second coating pattern film, and the first coating pattern film has a side surface with a slope different from that of the second coating pattern film. Is preferred. As a result, the first coating pattern film and the second coating pattern film having side surfaces with different slopes from the first coating pattern film can be formed in the same process.
  • the manufacturing process can be simplified compared to the method of forming the second covering pattern film and the second covering pattern film in separate processes.
  • the first coating pattern film has an inclined side surface different from that of the second coating pattern film
  • the first functional layer, the first functional layer, and the first functional layer are formed by performing the functional layer forming step.
  • the second functional layer having side surfaces with different inclinations can be easily formed.
  • At least one of the coating pattern films preferably has different inclined side surfaces.
  • the covering pattern film forming step preferably includes a process of exposing the photoresist film through a mask.
  • a photoresist film as the coating film and performing patterning in a batch exposure process, a layer composed of at least one photoresist pattern film having different inclined side surfaces can be easily formed.
  • a layer composed of at least one functional layer having different inclined side surfaces can be more easily formed. be able to.
  • the inclination of the side surfaces constituting the functional layer can be controlled more precisely regardless of the area of the functional layer and the material of the photoresist pattern film.
  • the side surfaces with different slopes constituting at least one photoresist pattern film are preferably formed by one exposure from the viewpoint of simplifying the manufacturing process, but twice. You may form by the above exposure.
  • the above photo The resist film is preferably made of a positive photoresist.
  • the photoresist film is negative.
  • the coating pattern film forming step includes a process of developing the photoresist film subjected to the batch exposure process, a process of baking the photoresist film subjected to the development process, and Z or the baking. It is preferable to include a treatment for cleaning the treated photoresist film.
  • the mask includes a light transmitting portion, a light shielding portion, and an exposure amount control portion, and the exposure amount control portion is disposed between the light transmitting portion and the light shielding portion.
  • the exposure amount control unit By providing the exposure amount control unit, the inclination of the side surface constituting the photoresist pattern film can be easily controlled by controlling the structure of the exposure amount control unit.
  • the exposure amount control unit is arranged between the translucent unit and the light shielding unit, so that the inclination is different between the region where the exposure amount control unit is disposed and the boundary region between the translucent unit and the light shielding unit. It is possible to form a photoresist pattern film having side surfaces.
  • the said exposure amount control part may have the area
  • the light transmission amount in the exposure amount control unit is larger than the light transmission amount in the light shielding unit having the same plane area which is smaller than the light transmission amount in the light transmission unit having the same plane area. Further, it is preferable that the exposure amount control unit has a structure in which the light transmission amount decreases continuously or discontinuously due to the light transmission unit force and the light shielding unit. As a result, when the photoresist film is made of a positive photoresist, the inclination angle of the side surface constituting the functional layer can be made less than 90 °, and the step coverage of the functional layer coating film can be secured to some extent. can do.
  • a structure in which the amount of transmitted light decreases discontinuously from the light transmitting portion toward the light shielding portion for example, a plurality of openings are arranged in a line, and the area of the openings is equal to the light transmitting portion.
  • the structure that decreases from the light to the shading part is mentioned.
  • the functional layer forming step is preferably performed by dry etching. This makes the machine The inclination of the side surface constituting the active layer can be controlled more precisely.
  • the dry etching gas include sulfur hexafluoride (SF) when the functional film is made of silicon (Si).
  • the circuit board of the present invention since the slopes of the side surfaces constituting the functional layer in the same layer, such as the semiconductor layer, the gate electrode, the insulating film provided with the contact hole, are appropriately adjusted, The characteristics of the circuit element can be improved.
  • FIG. 1 (a) to 1 (d) are schematic cross-sectional views showing manufacturing steps of an active matrix substrate constituting the transmissive liquid crystal display device according to Embodiment 1 of the present invention.
  • a base coat film 11, a polysilicon film (functional film) 52, and a photoresist film 53 were sequentially formed on a glass substrate 10.
  • a positive photoresist was used as the material of the photoresist film 53.
  • the photoresist film 53 was exposed through the mask 54.
  • the mask 54 as shown in FIG. 1 (a), a mask having a light transmitting portion 55a, a light shielding portion 55b, and a gray tone portion (exposure amount control portion) 55c is used as the mask 54.
  • FIG. 2 is a schematic plan view showing the configuration of the mask 54.
  • the gray tone portion 55c has a structure in which a plurality of openings 56 are arranged in a row and the area of the openings 56 is reduced from the light transmitting portion 55a to the light shielding portion 55b. Therefore, by performing development after exposure, as shown in FIG. 1 (b), the substantially planar side surface 5a having an inclination angle of 40 ° and an inclination angle of 40 ° on the polysilicon film 52.
  • a first photoresist pattern film (first covering pattern film) 53a having a substantially planar side surface 5b that is 80 °
  • Photoresist pattern film (second coating pattern film) 53b could be formed.
  • FIG. 3 (a) is a schematic cross-sectional view showing the shape of the side surface 5a constituting the first photoresist pattern film 53a.
  • the first photoresist pattern film 53a was formed so that the shape of the side surface 5a was substantially planar as shown in FIG. 3 (a).
  • the shape of the side surface 5a may be stepped as shown in FIG.
  • the polysilicon film 52 was etched using the first photoresist pattern film 53a and the second photoresist pattern film 53b as a mask.
  • a mixed gas of sulfur hexafluoride (SF 3) gas and oxygen (O 2) gas was used as the etching gas.
  • the side surfaces 5a to 5d have the same shape (substantially planar)
  • the side surface 5a and the side surfaces 5b to 5d have different inclination angles. Therefore, by this etching, as shown in FIG. 1 (c), a polysilicon layer (first functional layer) having the same shape (substantially planar) but having a different inclination angle between the side surface 6a and the side surfaces 6b to 6d. 12) and a polysilicon layer (second functional layer) 22 could be formed.
  • the inclination angles of the side surfaces 6a and 6b constituting the polysilicon layer 12 were 20 ° and 70 °, respectively, and the inclination angles of the side surfaces 6c and 6d constituting the polysilicon layer 22 were 70 °.
  • the gate insulating film 13, the gate electrodes 16a and 26a, the storage capacitor wiring 15, the first interlayer insulating film 14, the source electrodes 16b and 26b, and the drain electrode 26c As a result, the TFT 100 of the pixel circuit part, the Cs part 200, and the TFT 300 of the dry IC part can be formed.
  • the second interlayer insulating film is patterned to contact the drain electrode of the TFT100 and the pixel electrode on the drain electrode of the TFT100.
  • the opening for making it formed (not shown).
  • ITO indium tin oxide
  • the shape of the side surface 6a constituting the polysilicon layer 12 is substantially planar and the tilt angle is 20 °. Therefore, the gate insulating film 13 covering the polysilicon layer 12 is high. Step coverage (step coverage) was obtained, and as a result, the Cs part 200 was able to obtain high insulation breakdown voltage. Further, since the inclination angle of the side surface 6b constituting the polysilicon layer 12 was 80 °, the TFT 100 of the pixel circuit portion could be miniaturized, and as a result, the aperture ratio could be improved. Furthermore, since the inclination angle of the side surfaces 6c and 6d constituting the polysilicon layer 22 is 70 °, the TFT 300 in the driver IC section can obtain a steep drain current vs.
  • TFTs 400 and 500 were formed using the same manufacturing method as in Example 1 as shown in FIG.
  • the TFTs 400 and 500 have the same configuration except that the inclination angles of the side surfaces constituting the polysilicon layers 12 and 22 are 20 ° and 70 °, respectively.
  • the gate insulating film 13 covering the polysilicon layer 12 can obtain a high step coverage, and as a result, the TFT 400 As shown in FIG. 5 (a), a high withstand voltage was obtained.
  • the TFT 500 was able to realize a low threshold voltage as shown in FIG. 5 (b).
  • FIG. 6 (a) to 6 (d) are schematic cross-sectional views showing the manufacturing process of the active matrix substrate constituting the transmissive liquid crystal display device according to Embodiment 3 of the present invention.
  • the shape of the side surface 5a constituting the first photoresist pattern film 53a is substantially stepped (value obtained by dividing the floor height by the length of the step: 0.
  • the shape of the side surface 6a constituting the polysilicon layer 12 is substantially staircase (the floor height is the length of the staircase). The value is the same as in Example 1 except that the divided value is 0.5 and the number of steps is 3).
  • the shape of the side surface 6a constituting the polysilicon layer 12 is substantially stepped, and the value obtained by dividing the floor height by the length of the staircase is 0.5, and the slope of the side surface 6b is Since the angle is 70 °, the polysilicon layer 12 can obtain high line width controllability, and as a result, the planar area of the TFT 100 and the Cs part 200 in the pixel circuit part can be reduced, and the aperture ratio can be reduced. It was possible to improve.
  • the gate insulating film 13 covering the polysilicon layer 12 can obtain a high step coverage (step coverage) in the Cs part 200, and as a result, the Cs part 200 can obtain a high withstand voltage. It was.
  • the TFT 300 of the driver IC portion was able to obtain high reliability.
  • the pixel circuit portion and the driver IC portion are formed on the same substrate, each is formed on a separate substrate, so that the number of parts can be reduced as compared with the embodiment. We were able to.
  • FIGS. 7A to 7D are schematic cross-sectional views showing manufacturing steps of an active matrix substrate constituting the transmissive liquid crystal display device according to Embodiment 4 of the present invention.
  • an n-channel TFT having a normal structure is formed in the pixel circuit section, and a GOLD (gate overlapped lightly doped drai n) structure is formed.
  • GOLD gate overlapped lightly doped drai n
  • a base coat film 11, polysilicon layers 12 and 22, a gate insulating film 13, a metal film (functional film) 66, and a photoresist film 53 are formed in this order on a glass substrate 10.
  • a laminated metal film having a tungsten (W) film as an upper layer and a tantalum nitride (TaN) film as a lower layer was used as the metal film 66.
  • a positive type photoresist was used as the material of the photoresist film 53.
  • the photoresist film 53 is exposed and developed through a mask 54 having a light transmitting portion 55a, a light shielding portion 55b, and a gray tone portion (exposure amount control portion) 55c, thereby developing FIG. ),
  • a film (second coating pattern film) 53b was formed.
  • the metal film 66 was etched using the first photoresist pattern film 53a and the second photoresist pattern film 53b as a mask.
  • a mixed gas of sulfur hexafluoride (SF 3) gas and oxygen (O 2) gas was used as the etching gas.
  • the inclination angle of the side surface is 85% as a result of the recession of the first photoresist pattern film 53a and the second photoresist pattern film 53b.
  • the gate electrode (first functional layer) 16a having a tilt angle of 16 ° and the gate electrode (second functional layer) 26a having a side surface tilt angle of 45 ° could be formed simultaneously.
  • n-type impurity ions 19 were implanted into the semiconductor layers 12 and 22.
  • phosphorus ions are used as n-type impurity ions 19 to form an n-channel TFT.
  • p-type impurity ions are used when forming a p-channel TFT.
  • Boron ions are used when n-type impurity ions 19 are implanted, n-type impurity ions 19 partially pass through the inclined portion of gate electrode 26a according to the thickness of the inclined portion, resulting in n-type high-concentration impurity region 32a.
  • the concentration gradient of impurity ions 19 in the GOLD region 32b is a profile reflecting the inclination of the gate electrode 26a, as shown in FIG. 7 (d).
  • an n-channel TFT having a normal structure is formed by forming an interlayer insulating film 14, source electrodes 16b and 26b, and drain electrodes 16c and 26c.
  • An n-channel TFT with a GOLD structure formed in the circuit section could be formed in the driver IC section.
  • the gate electrode 16a since the shape of the side surface constituting the gate electrode 16a was substantially planar and the inclination angle was 85 °, the gate electrode 16a can obtain high line width controllability, As a result, the planar area of the TFT100 in the pixel circuit can be reduced and the aperture ratio can be improved. I was able to.
  • the shape of the side surface constituting the gate electrode 26a is substantially planar and the inclination angle is 45 °, the interlayer insulating film 14 covering the gate electrode 26a has a high step coverage. As a result, the TFT300 of the driver IC part was able to obtain high reliability. Further, in this embodiment, since the pixel circuit portion and the driver IC portion are formed on the same substrate, the number of components can be reduced as compared with the case where each is formed on a separate substrate. It was.
  • the present invention is not limited to the fourth embodiment.
  • an n, p-channel TFT having an LDD structure and a p-channel TFT having a GOLD structure are formed on the same substrate.
  • the present invention can also be applied.
  • FIGS. 8A to 8D are schematic cross-sectional views showing the manufacturing process of the active matrix substrate according to Example 5 of the present invention.
  • a base coat film 11 a polysilicon layer 12, a gate insulating film (functional film) 13, a gate electrode 16a, an interlayer insulating film (functional film) 14, and A photoresist film 53 was formed.
  • silicon oxide (SiO 2) was used as the material of the gate insulating film 13.
  • SiO was used as the material of the interlayer insulating film 14.
  • a positive photoresist was used as the material of the resist film 53.
  • the photoresist film 53 was exposed through a mask 54 having a light transmitting portion 55a, a light shielding portion 55b, and a gray tone portion (exposure amount control portion) 55c.
  • a photoresist pattern film (coating pattern film) 53c having a side surface with an inclination angle of 70 ° and a side surface with an inclination angle of 85 ° is formed as shown in FIG. 8 (b).
  • FIG. 8 (b) could be formed.
  • the interlayer insulating film 14 and the gate insulating film 13 were etched using the photoresist pattern film 53c as a mask.
  • a mixed gas of hexafluoro sulfur (SF) gas and argon (Ar) gas is used as the etching gas.
  • a TFT can be formed by forming the contact holes 18a and 18b, the source electrode 16b, and the drain electrode 16c.
  • the TFT since the inclination angle of the side surface on the gate electrode 16a side among the side surfaces constituting the contact holes 18a and 18b was set to 80 °, the TFT was able to obtain excellent fine workability. In addition, since the angle of inclination of the opposite side surface was set to 60 °, disconnection of the contact holes 18a and 18b (defective disconnection) could be suppressed.
  • FIG. 9 (a) to 9 (d) are cross-sectional schematic diagrams showing the manufacturing process of the active matrix substrate according to Comparative Example 1.
  • FIG. 9 (a) to 9 (d) are cross-sectional schematic diagrams showing the manufacturing process of the active matrix substrate according to Comparative Example 1.
  • the inclination angle force of the side surfaces constituting the contact holes 18c and 18d is 80 °. Therefore, when the TFT is miniaturized, the gate electrode 16a, the source electrode 16b, and the drain electrode 16c cause a leakage failure. I woke up. In addition, since the step coverage was not sufficiently obtained, disconnection was poor (step breakage).
  • FIG. 1 (a) to (d) are schematic cross-sectional views showing manufacturing steps of an active matrix substrate according to Embodiment 1 of the present invention.
  • FIG. 2 is a schematic plan view showing the configuration of a mask 54 (Example 1).
  • FIG. 3 (a) is a schematic cross-sectional view showing the shape of the side surface constituting the first photoresist pattern 53a
  • FIG. 3 (b) is a schematic cross-sectional view showing a modification thereof.
  • FIG. 5 (a) and (b) are diagrams showing measurement results of drain current vs. gate voltage (Id-Vg) characteristics and gate dielectric strength (Example 2).
  • FIGS. 6 (a) to 6 (d) are schematic cross-sectional views showing manufacturing steps of an active matrix substrate constituting a transmissive liquid crystal display device according to Embodiment 3 of the present invention.
  • FIGS. 7 (a) to (e) are schematic cross-sectional views showing manufacturing steps of an active matrix substrate constituting a transmissive liquid crystal display device according to Embodiment 4 of the present invention.
  • FIG. 8] (a) to (d) are schematic cross-sectional views showing manufacturing steps of an active matrix substrate according to Example 5 of the present invention.
  • FIG. 9 are schematic cross-sectional views showing the manufacturing process of the active matrix substrate according to Comparative Example 1.
  • FIG. 9 is schematic cross-sectional views showing the manufacturing process of the active matrix substrate according to Comparative Example 1.
  • FIG. 10 (a) is a schematic cross-sectional view of a functional layer having a planar side surface.
  • (B) is a schematic cross-sectional view of a functional layer having a substantially inverted V-shaped side surface.
  • (C) is a schematic cross-sectional view of a functional layer having a substantially V-shaped side surface.
  • 0, ⁇ 1 and ⁇ 2 represent the inclination angle of the side surface.
  • FIG. 11 (a) is a schematic cross-sectional view of a functional layer having an upwardly convex curved side surface.
  • (B) is a schematic cross-sectional view of a functional layer having a downwardly convex curved side surface.
  • (C) is a schematic cross-sectional view of a functional layer in which the linear shape representing the side surface is an ellipse when the side surface having an inclination is viewed from the cross section.
  • (d) is a schematic cross-sectional view of a functional layer in which a linear shape representing a lower side surface and a linear shape representing an upper side surface are circular with different curvatures when the inclined side surface is viewed from a cross section.
  • the point O represents the center of the circle or ellipse
  • 1 :, 1: 1, and 2 (1: 1 ⁇ 2) are the radius of the circle, or the major axis radius and minor axis radius of the ellipse. Represents.
  • FIG. 12 (a) is a schematic cross-sectional view of a functional layer having stepped side surfaces.
  • (B) is a schematic cross-sectional view of a functional layer having stepped side surfaces with different inclination angles between the lower side surface and the upper side surface.
  • (C) is a cross-sectional schematic diagram of a functional layer having substantially stepped side surfaces.
  • ⁇ , ⁇ 1 and ⁇ 2 represent the inclination angle of the side surface
  • ⁇ represents the floor height
  • L represents the length of the stairs
  • TFT Thin film transistor
  • TFT 400 Driver IC (peripheral circuit)
  • TFT 500 TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本発明は、回路素子の特性向上が可能な回路基板、電子装置、及び、回路基板の製造方法を提供する。本発明の回路基板の製造方法は、少なくとも１つのポリシリコン層からなる階層を備える回路基板の製造方法であって、上記製造方法は、ポリシリコン膜上にフォトレジスト膜を形成する工程と、フォトレジスト膜をパターニングして異なる傾斜角度の側面を有するフォトレジストパターン膜を形成する工程と、フォトレジストパターン膜を用いてポリシリコン膜をエッチングして異なる傾斜角度の側面を有するポリシリコン層を形成する工程とを含むものである。

Description

回路基板、電子装置、及び、回路基板の製造方法
技術分野
[0001] 本発明は、回路基板、電子装置、及び、回路基板の製造方法に関する。より詳しくは
、液晶表示装置、有機エレクトロルミネセンス表示装置、太陽電池等の電子装置の構 成部材に好適な回路基板、それを含んで構成される電子装置、及び、回路基板の 好適な製造方法に関するものである。
背景技術
[0002] 回路基板は、電子回路を構成要素として有するものであり、様々な分野で用いられて いる。例えば、薄膜トランジスタ (TFT)等の素子を含む回路基板は、液晶表示装置、 有機エレクトロルミネセンス表示装置、及び、太陽電池等の電子装置の構成部材とし て利用されており、これらの電子装置の製造技術が進歩するとともに、回路基板の製 造技術は、益々高度化している。
[0003] 以下、 TFT駆動の液晶表示パネルを構成する TFTアレイ基板の回路構成を例に挙 げて説明する。 TFTアレイ基板は、 m行の走査線と n列の信号線とからなる m X nマト リクス配線の交点に、スイッチング素子である TFTが設けられた構造を含む画素回路 を有する。なお、 TFTのゲート電極は走査線に接続されており、ソース電極は信号線 に接続されており、ドレイン電極は画素電極に接続されている。また、走査ドライバ IC やデータドライバ ICといった周辺回路が、それぞれ走査線及び信号線に接続されて いる。
しかしながら、従来の TFTアレイ基板では、走査ドライバ ICやデータドライバ ICといつ た周辺回路は、テープキャリアパッケージ (TCP)方式等により、走査線群及び信号 線群等に外付けされていたため、部品点数が多くなるという点で改善の余地があった
[0004] これに対し、低温プロセスで形成することができ、高移動度を有するポリシリコン及び 連続粒界結晶（CG)シリコンと!/、つた半導体材料の薄膜形成技術の開発に伴!、、シ ステム液晶技術が開発された。この技術では、走査ドライバ ICやデータドライバ ICと いった周辺回路が、画素回路と一体形成されるため、部品点数を削減することができ るとともに、組み立て生産や検査工程を削減することができるため、コストダウンや信 頼性を向上させることができる。
[0005] ところで、一般的に、画素回路や周辺回路は、半導体層や導電層等の機能層や薄 膜が多数積層された構造を有する。機能層はそれぞれ、所定のパターンに形成され ており、その側面の傾斜角度が 90° に近いほど、微細加工性に優れる。また、機能 層を被覆する薄膜は、機能層の側面の傾斜角度が 0° に近いほど、段差被覆性 (ス テツプカバレージ）に優れる。
[0006] 上述したような TFTアレイ基板において、周辺回路の TFTでは、微細化及び低消費 電力化を図る観点から、半導体層を被覆する絶縁膜の高い段差被覆性よりもむしろ 、優れた微細加工性やドレイン電流対ゲート電圧 (Id-Vg)特性が要求されるため、 半導体層は、その側面の傾斜角度が 90° に近いことが好ましい。一方、画素回路の 保持容量部では、絶縁耐圧を向上させる観点から、優れた微細加工性や Id— Vg特 性よりもむしろ、半導体層を被覆する絶縁膜の高い段差被覆性が要求されるため、そ の側面の傾斜角度は小さ!/、ことが好ま 、。
[0007] また、画素回路の TFTでは、開口率及び線幅制御性の向上を図る観点から、ゲート 電極は、その側面の傾斜角度が 90° に近いことが好ましい。一方、ゲートドライバ IC 部等の周辺回路では、ゲート電極の側面の傾斜が緩やかである場合、又は、ゲート 電極の側面が階段状である場合、イオン注入工程にぉ 、てゲート電極の薄 、領域 下の半導体層に低濃度不純物領域を自動的に作製することができるため、信頼性向 上に有効である。また、ゲート電極が保持容量部を構成する場合には、耐圧向上の ため、ゲート電極の傾斜角度は、 0° に近いことが好ましい。
すなわち、半導体層やゲート電極、及び、それらを被覆する膜の要求特性は、 TFT の利用形態ごとに異なるため、半導体層やゲート電極を構成する側面の好適な傾斜 角度もまた、 TFTの利用形態ごとに異なる。
[0008] しかしながら、部品点数の削減等が図られるシステム液晶技術を用いた製造工程で は、周辺回路の TFTを構成する半導体層と画素回路の保持容量部を構成する半導 体層、及び、周辺回路の TFTを構成するゲート電極と画素回路の TFTを構成するゲ ート電極とはそれぞれ同一の工程で形成されるため、それらの側面の傾斜角度は、 略同一になる。したがって、例えば、周辺回路の TFTを構成する半導体層の要求特 性を満たすために、半導体層を形成する工程において、半導体層をその側面の傾 斜角度が 90° 付近になるように形成した場合、画素回路の保持容量部では、半導 体層を被覆する絶縁膜が高 、段差被覆性を得ることができず、絶縁耐圧が低くなつ て、半導体層が他の導電部材とリーク（同電位化)しゃすくなる。一方、画素回路の保 持容量部を構成する半導体層の要求特性を満たすために、半導体層をその傾斜角 度が充分に小さくなるように形成した場合、周辺回路の TFTは、優れた微細加工性 を得ることができず、また、閾値電圧が大きくなつて、消費電力が増大する。
すなわち、システム液晶技術を用いて製造された TFTアレイ基板では、半導体層や ゲート電極を構成する側面の少なくとも一部が、好適な傾斜角度を得ることができな V、と 、う点で改善の余地があった。
[0009] なお、これに対し、特許文献 1では、画素 TFT及び保持容量が設けられた画素部と、 nチャネル型 TFT及び pチャネル型 TFTでなる CMOS回路とが同一の基板上に作 製されたアクティブマトリクス基板の構成が開示されている。この構成では、各 TFT及 び保持容量のゲート電極は、下層ゲート電極 (n型シリコン膜)と上層ゲート電極 (Mo —W膜)とからなる積層構造を有し、上層ゲート電極は、各 TFT及び保持容量にお いて側面の傾斜角度を同一とし、下層ゲート電極は、画素 TFT、保持容量及び nチ ャネル型 TFTにお!/、て側面の傾斜角度を 20° とし、 pチャネル型 TFTにお!/、て側 面の傾斜角度を 75° としている。
しかしながら、この構成によれば、画素部に設けられた画素 TFT及び保持容量のゲ ート電極のチャネル幅が大きぐ画素部に形成される遮光領域が大きくなるため、透 過型液晶表示装置や半透過型液晶表示装置等において、開口率の向上を図ること ができな!/ヽと!、う点で改善の余地があった。
[0010] また、一般的に、ポリシリコン等を用いた TFTは、図 9 (c)に示すように、ゲート電極 1 6a、ソース電極 16b及びドレイン電極 16cが、ポリシリコン層 12に対して同一の側に 配置されたプレーナ型の構造が採用されている。プレーナ型 TFTは、ゲート絶縁膜 13及び層間絶縁膜 14を貫通し、かつシリコン層 12をソース電極 16b及びドレイン電 極 16cに接続するコンタクトホール 18c、 18dを有する。
[0011] このようなプレーナ型 TFTは、周辺回路の TFTとして用いるために微細化された場 合、ゲート電極 16aとコンタクトホール 18c、 18dとの間の距離力 、さくなり、リーク不 良を起こしやすくなる。また、リーク不良を低減するために、コンタクトホール 18c、 18 dを構成する側面の傾斜角度を 90° に近くすると、ソース電極 16b及びドレイン電極 16cは、図 9 (c)中の丸で囲んだ部分で、段差被覆性を充分に得ることができず、断 線不良 (段切れ)が起こりやすくなる。
すなわち、微細なプレーナ型 TFTでは、リーク不良及び断線不良の両方を低減する ことができな ヽと 、う点で改善の余地があった。
[0012] なお、島状の非晶質シリコン層の周縁部でのいわゆるサイドチャネル効果を抑制する ことにより、低ゲート電圧下においてもドレイン電流を正常にすることができる方法とし て、島状の非晶質シリコン層を結晶化する工程を備えた薄膜トランジスタの製造方法 が開示されている (例えば、特許文献 2参照)。また、イオン注入工程の繰り返しを避 けるために、透光率が部分的に異なるグレートーンマスクパターンを具備するマスク を用いて、半導体基板上に、階段型のパターンを形成するパターンの形成方法が開 示されている（例えば、特許文献 3参照)。
特許文献 1 :特開 2001— 94113号公報
特許文献 2：特開平 8 - 250446号公報
特許文献 3 :特開 2000— 101090号公報
発明の開示
発明が解決しょうとする課題
[0013] 本発明は、上記現状に鑑みてなされたものであり、回路素子の特性向上が可能な回 路基板、及び、回路基板の好適な製造方法を提供することを目的とするものである。 課題を解決するための手段
[0014] 本発明者は、少なくとも 1つの半導体層カゝらなる階層を含んで構成される回路基板に つ!、て種々検討したところ、同一の階層内の半導体層を構成する側面の傾斜に着 目した。そして、回路基板では、上記半導体層に要求される傾斜が、回路内で配置 される位置ごとに異なることがあるにも関わらず、従来の回路基板では、同一の階層 内の半導体層を構成する側面の傾斜が側面ごとに略同一であったため、上記半導 体層を含んでなる回路素子について特性向上を行う余地があったことを見いだした。 そこで、上記階層が、異なる傾斜の側面を有することにより、同一の階層内の半導体 層を構成する側面の傾斜が側面（回路内で配置される位置)ごとに適切に調節され る結果、回路素子の特性を向上させることができることを見いだし、上記課題をみごと に解決することができることに想到し、本発明に到達したものである。
[0015] すなわち、本発明は、少なくとも 1つの半導体層カゝらなる階層を含んで構成される回 路基板であって、上記階層は、異なる傾斜の側面を有する回路基板 (以下、「第 1の 回路基板」ともいう。）である。本明細書において、回路基板とは、薄膜トランジスタ (T FT)、保持容量、薄膜ダイオード (TFD)等の回路素子を含む回路が設けられた基 板のことである。回路としては、画素回路や、ゲートドライバ IC、ソースドライバ IC、電 源回路、入出力インターフェース回路、検知回路、補償回路、タイミングジェネレータ 、リファレンスドライノく、共通電極 (Vcom)ドライノく、 DC— DCコンバータ、オーディオ 回路等の周辺回路が挙げられる。
[0016] 上記階層は、少なくとも 1つの半導体層からなる。本明細書において、階層とは、「少 なくとも 1つの層が、 1つの膜をパターユングすることで形成することが可能な位置関 係にあること」を意味する。なお、上記 1つの膜は、単層構造を有してもよぐ積層構 造を有してもよい。好ましくは、階層とは、「少なくとも 1つの層が、 1つの膜をパター- ングすることで形成された位置関係にあること」を意味する。すなわち、好ましくは、「 階層が 1つの層からなる」とは、「ある 1つの膜をパターニングして形成された層が 1つ であること」を意味し、好ましくは、「階層が 2つ以上の層からなる」とは、「これら 2っ以 上の層が、ある 1つの膜をパターユングして形成されたものである」ことを意味する。 上記少なくとも 1つの半導体層は、 1つの半導体膜をパターユングすることで形成さ れた位置関係にあることが好ましい。すなわち、本発明の第 1の回路基板では、上記 階層は、略同一の組成力もなる少なくとも 1つの半導体層力もなることが好ましぐま た、略同一の特性を有する少なくとも 1つの半導体層力もなることが好ましい。
[0017] なお、上記半導体層の材質としては、廉価性及び量産性の観点から、シリコンが好ま しぐ高移動度を実現する観点から、ポリシリコン、連続粒界結晶（CG)シリコン等がよ り好ましい。また、上記シリコンは、より高い移動度を実現するために、結晶化されるこ とが好ましい。上記結晶化の技術としては特に限定されないが、例えば、連続発振（
Continuous wave ;CW)レーザーを用いた固体レーザー結晶化技術や、逐次的 横方向結晶化（Sequential Lateral Solidification ; SLS)技術、及び、パルス変 調 CWレーザーを照射して横方向に結晶を成長させる SELAX(Selectivity Enlar ging Laser Crystallization)技術等が挙げられる。
[0018] 上記階層は、異なる傾斜の側面を有する。これにより、同一の階層内の半導体層を 構成する側面の傾斜が側面ごとに適切に調節される結果、回路素子の特性を向上さ せることができる。
なお、本明細書において、「傾斜が異なる」とは、「同一の階層内の少なくとも 1つの 層を構成する側面の形状及び傾斜特性の少なくとも 1つが異なること」を意味する。 上記側面の形状としては、例えば、略平面状、上に凸の曲面状、下に凸の曲面状、 略階段状が挙げられる。
[0019] 上記側面が平面状である場合、上記側面の傾斜特性は、機能層の側面と底面とが なす角度 (傾斜角度） Θとして表される (例えば、図 10 (a)参照)。この場合、上記傾 斜角度 Θは、図 10 (a)に示すように、機能層 81の側面全体で一律である。すなわち 、上記側面が平面状である場合、傾斜を有する側面を断面から見たときに、側面を 表す線形状が直線状となって ヽる。
なお、略平面状とは、平面状のみならず、本発明の作用効果の点から、平面状と同 視することができる範囲であれば、実質的に平面状とみなされる形状をも含むもので ある。上記側面が実質的に平面状とみなされる形状である場合もまた、上記側面の 傾斜特性は、機能層の側面と底面とがなす角度 (傾斜角度） Θとして表される。
[0020] また、上記傾斜角度 Θ 1S 機能層の側面全体で一律でなくてもよぐ機能層の側面 は、異なる傾斜角度の略平面が 2つ以上組み合わされてなる形状であってもよい。 上記異なる傾斜角度の略平面が 2つ以上組み合わされてなる形態としては、例えば 、側面の下部が傾斜角度 θ 1の略平面状であり、側面の上部が傾斜角度 Θ 2の略平 面状（ 0 1 > 0 2)である形態（断面略逆 V字状。図 10 (b)参照。）、側面の下部が傾 斜角度 θ 1の略平面状であり、側面の上部が傾斜角度 Θ 2の略平面状（ Θ Κ Θ 2) である形態（断面略 V字状。図 10 (c)参照。）が挙げられる。
[0021] 上記側面が上に凸の曲面状又は下に凸の曲面状である場合、上記側面の傾斜特性 は、湾曲の曲率％ ( = lZr)として表される（例えば、図 11 (a)参照。；)。この場合、上 記曲率％は、例えば、図 11 (a)及び (b)に示すように、機能層の側面全体で一律で あってもよぐ例えば、図 11 (c)及び (d)に示すように、機能層の側面全体で一律で なくてもよい。上記曲率％が機能層の側面全体で一律でない形態としては、特に限 定されないが、傾斜を有する側面を断面力 見たときに側面を表す線形状が楕円状 となる形態 (例えば、図 11 (c)参照。）、側面下部を表す線形状が曲率％ 1の円状と なり、かつ側面上部を表す線形状が曲率％ 2 ( % 1≠ % 2)の円状となる形態 (例えば 、図 11 (d)参照。）等が挙げられる。
[0022] 上記側面が略階段状であるとは、傾斜を有する側面を断面から見たときに、側面を 表す線形状が略段状 (略階段状)となって 、ることを意味する。
上記側面が階段状である場合、各段が平面によって構成されるときには、上記側面 の傾斜特性は、傾斜角度 Θ、又は、階高 (機能層の上面力 底面までの高さ) Hを階 段の長さ (機能層の上面の端と底面の端との距離) Lで割った値 (HZL)、及び、階 段の段数 nを意味する（例えば、図 12 (a)参照。図 12 (a)では、 n= 3)。なお、この場 合、上記傾斜角度 Θは、機能層の側面全体で一律であってもよいが（例えば、図 12 (a)参照。）、機能層の側面全体で一律でなくてもよい (例えば、図 12 (b)参照。 )0ま た、上記略階段状は、各段が平面によって構成される形状に特に限定されず、例え ば、上に凸の曲面状と下に凸の曲面状とを併せてなる形状や波状等をも含む (例え ば、図 12 (c)参照。）。
なお、略階段状とは、階段状のみならず、本発明の作用効果の点から、階段状と同 視することができる範囲であれば、実質的に階段状とみなされる形状をも含むもので ある。上記側面が実質的に階段状とみなされる形状である場合もまた、上記側面の 傾斜特性は、傾斜角度 Θ、若しくは、階高 Hを階段の長さ Lで割った値 HZL、及び 、階段の段数 nとして表される（例えば、図 12 (c)参照。図 12 (c)では、 n= l)。
[0023] 本発明の第 1の回路基板は、上記半導体層を必須の構成要素として含むものである 限り、その他の構成要素を含んでいても含んでいなくてもよぐ特に限定されるもので はない。なお、異なる傾斜の側面は、同一の半導体層を構成するものであってもよく 、同一の階層内にある限り、それぞれが異なる半導体層を構成するものであってもよ い。
[0024] 本発明の第 1の回路基板における好ましい形態について以下に詳しく説明する。
上記異なる傾斜の側面の少なくとも 1つは、略平面状であることが好ましい。また、上 記半導体層を構成する側面の少なくとも 1つは、略平面状であることが好ましい。これ らにより、半導体層を構成する側面の傾斜角度を適切に調節することで、半導体層 の被覆膜の段差被覆性をより向上させることができる。また、上記異なる傾斜の側面 は、いずれも略平面状であってもよい。また、上記半導体層を構成する側面は、いず れも略平面状であってもよい。これらにより、半導体層の被覆膜の段差被覆性を更に 向上させることができる。また、半導体層の被覆膜が高い段差被覆性を得るためには 、上記半導体層を構成する側面の傾斜角度は、 90° 未満であることが好ましい。更 に、半導体層が優れた微細加工性を得るためには、上記半導体層を構成する側面 の傾斜角度は、 90° に近いことが好ましい。
[0025] 上記異なる傾斜の側面の少なくとも 1つは、略階段状であることが好ましい。また、上 記半導体層を構成する側面の少なくとも 1つは、略階段状であることが好ましい。これ らにより、半導体層を構成する側面の傾斜角度及び段数を適切に調節することで、 半導体層の線幅制御性、及び、半導体層の被覆膜の段差被覆性をより向上させるこ とができる。また、上記異なる傾斜の側面は、いずれも階段状であってもよい。また、 上記半導体層を構成する側面は、いずれも階段状であってもよい。これらにより、半 導体層の線幅制御性、及び、半導体層の被覆膜の段差被覆性を更に向上させるこ とがでさる。
[0026] 上記階層は、第 1の半導体層と第 2の半導体層とを含み、上記第 1の半導体層は、第 2の半導体層と異なる傾斜の側面を有することが好ましい。これにより、第 1の半導体 層を含む回路素子 (以下、「第 1の回路素子」ともいう。）と、第 1の半導体層と同一の 階層内の第 2の半導体層を含む回路素子 (以下、「第 2の回路素子」ともいう。）とで要 求される特性が異なる場合にも、半導体層を構成する側面の傾斜が半導体層ごとに 適切に調節される結果、第 1の回路素子及び第 2の回路素子それぞれの特性を向上 させることができる。例えば、第 1の回路素子では第 1の半導体層の被覆膜に高い段 差被覆性が要求され、かつ第 2の回路素子では第 2の半導体層に優れた微細加工 性が要求される場合には、上記第 1の半導体層を構成する側面の傾斜角度を充分 に小さくし、かつ第 2の半導体層を構成する側面の傾斜角度を 90° 付近とすることに より、第 1の半導体層の被覆膜は高い段差被覆性を得ることができるとともに、第 2の 半導体層は、優れた微細加工性を得ることができる。
[0027] なお、この形態では、上記第 1の半導体層を構成する側面の少なくとも 1つが、第 2の 半導体層を構成する側面の少なくとも 1つと異なる傾斜を有していればよぐ上記第 1 の半導体層を構成する側面のすべてが、第 2の半導体層を構成する側面のすべてと 異なる傾斜を有していてもよい。また、上記第 1の半導体は、第 2の半導体層と略同 一の組成力もなることが好ましい。更に、上記第 1の半導体層は、第 2の半導体層と 略同一の底面積を有してもょ 、。
[0028] 本発明の作用効果をより効果的に奏する観点から、上記第 1の半導体層は、 5° 以 上、 60° 以下の傾斜角度の側面を有し、上記第 2の半導体層は、 35° 以上、 90° 以下の傾斜角度の側面を有し、かつ上記第 1の半導体層を構成する側面は、第 2の 半導体層を構成する側面より、 20° 以上傾斜角度が小さいことが好ましい。上記第 1 の半導体層を構成する側面の傾斜角度のより好ましい下限は、 10° であり、より好ま しい上限は、 40° である。上記第 2の半導体層を構成する側面の傾斜角度のより好 ましい下限は、 45° であり、より好ましい上限は、 85° である。上記第 1の半導体層 を構成する側面と第 2の半導体層を構成する側面との傾斜角度差のより好ましい下 限は、 30° である。
[0029] 上記第 1の半導体層は、周辺回路の薄膜トランジスタを構成するものであり、上記第 2の半導体層は、画素回路の薄膜トランジスタを構成するものであることが好ましい。 この形態によれば、第 1の半導体層を構成する側面の傾斜角度を相対的に小さくす ることにより、第 1の半導体層の被覆膜の段差被覆性を向上させることができるため、 上記周辺回路の薄膜トランジスタは、高い信頼性を実現することができる。また、これ とともに、画素回路の薄膜トランジスタを構成する第 2の半導体層を構成する側面の 傾斜角度を相対的に大きくすることにより、半導体層によって遮光される領域を低減 することができる結果、透過型液晶表示装置及び半透過型液晶表示装置等にぉ 、 て開口率を向上させることができる。
[0030] 上記第 1の半導体層は、画素回路の保持容量を構成するものであり、上記第 2の半 導体層は、画素回路又は周辺回路の薄膜トランジスタを構成するものであることが好 ましい。この形態によれば、第 1の半導体層を構成する側面の傾斜角度を相対的に 小さくすること〖こより、第 1の半導体層の被覆膜 (例えば、保持容量を構成する絶縁膜 )の段差被覆性を向上させることができるため、上記画素回路の保持容量は、高い絶 縁耐圧を実現することができる。また、これととも〖こ、第 2の半導体層を構成する側面 の傾斜角度を相対的に大きくすることにより、第 2の半導体層が画素回路の薄膜トラ ンジスタを構成する場合には、半導体層によって遮光される領域を低減することがで きる結果、透過型液晶表示装置及び半透過型液晶表示装置等において開口率を向 上させることができ、第 2の半導体層が周辺回路の薄膜トランジスタを構成する場合 には、上記周辺回路の薄膜トランジスタは、微細化及び低閾値電圧を実現することが できる。
[0031] 上記第 2の半導体層が画素回路の薄膜トランジスタを構成する場合、上記画素回路 の保持容量を構成する第 1の半導体層は、第 2の半導体層と電気的に接続されるこ とが好ましい。
更に、本明細書において、画素回路の保持容量は、第 1の半導体層とゲート絶縁膜 と（必要であれば、層間絶縁膜と)ゲート電極又はドレイン電極とをこの順に積層して なることが好ましい。
そして、本明細書において、画素回路の構成としては、例えば、ゲート配線と、ソース 配線と、ゲート配線とソース配線との交点に配置された TFTと、 TFTに接続された画 素電極とを含むものが挙げられ、上記周辺回路の構成としては、例えばゲートドライ バを含むものが挙げられる。
[0032] 上記第 1の半導体層は、第 1の周辺回路の薄膜トランジスタ (第 1の薄膜トランジスタ） を構成するものであり、上記第 2の半導体層は、第 2の周辺回路の薄膜トランジスタ（ 第 2の薄膜トランジスタ)を構成するものであることが好ましい。また、上記第 1の半導 体層は、周辺回路の第 1の薄膜トランジスタを構成するものであり、上記第 2の半導体 層は、周辺回路の第 2の薄膜トランジスタを構成するものであることが好ましい。これ らの形態によれば、第 1の薄膜トランジスタ及び第 2の薄膜トランジスタが、異なる周 辺回路又は同一の周辺回路に配置され、かつ第 1の半導体層と第 2の半導体層とで 要求される特性が異なる場合、半導体層を構成する側面の傾斜が半導体層ごとに適 切に調節される結果、第 1の薄膜トランジスタ及び第 2の薄膜トランジスタそれぞれの 特性を向上させることができる。
[0033] 上記半導体層の少なくとも 1つは、異なる傾斜の側面を有することが好ましい。この形 態によれば、例えば、半導体層を構成する一方の側面の傾斜角度を充分に大きくす ることにより、半導体層の微細化を図ることができるとともに、他方の側面の傾斜角度 を充分に小さくすることにより、半導体層の被覆膜の段差被覆性を向上させることが できる。
なお、この形態では、上記半導体層を構成する側面の少なくとも 1つが、同一の半導 体層を構成する他の側面の少なくとも 1つと異なる傾斜を有していればよぐ上記半 導体層を構成する側面のすべて力 互いに異なる傾斜を有して 、てもよ 、。
[0034] 本発明の作用効果を効果的に得る観点から、上記半導体層の少なくとも 1つは、 5° 以上、 60° 以下の傾斜角度の第 1の側面、及び、 35° 以上、 90° 以下の傾斜角度 の第 2の側面を有し、かつ上記第 1の側面は、第 2の側面より、 20° 以上傾斜角度が 小さいことが好ましい。上記第 1の側面の傾斜角度のより好ましい下限は、 10° であ り、より好ましい上限は、 40° である。上記第 2の側面の傾斜角度のより好ましい下限 は、 45° であり、より好ましい上限は、 85° である。上記第 1の側面と第 2の側面との 傾斜角度差のより好ましい下限は、 30° である。
[0035] 上記半導体層の少なくとも 1つは、画素回路の保持容量を構成する保持容量電極部 と薄膜トランジスタを構成するトランジスタ部とを有し、上記保持容量電極部の側面は 、トランジスタ部の側面よりも傾斜角度が小さいことが好ましぐ上記第 1の側面は、保 持容量電極部の側面であり、かつ上記第 2の側面は、トランジスタ部の側面であるこ とがより好ましい。これらの形態によれば、保持容量電極部の側面の傾斜角度を相対 的に小さくすることにより、保持容量電極部を被覆する絶縁膜の段差被覆性を向上さ せることができるため、上記画素回路の保持容量は、高い絶縁耐圧を実現することが できる。また、これとともに、画素回路の薄膜トランジスタを構成するトランジスタ部の 側面の傾斜角度を相対的に大きくすることにより、半導体層によって遮光される領域 を低減することができる結果、透過型液晶表示装置及び半透過型液晶表示装置等 において開口率を向上させることができる。
本発明はまた、少なくとも 1つのゲート電極カゝらなる階層を含んで構成される回路基 板であって、上記階層は、画素回路の薄膜トランジスタを構成する第 1のゲート電極 と周辺回路の薄膜トランジスタを構成する第 2のゲート電極とを含み、かつ上記第 1の ゲート電極を構成する側面は、第 2のゲート電極を構成する側面よりも傾斜角度が大 きい回路基板 (以下、「第 2の回路基板」ともいう。）でもある。本発明の第 2の回路基 板によれば、画素回路の薄膜トランジスタを構成する第 1のゲート電極と周辺回路の 薄膜トランジスタを構成する第 2のゲート電極とが同一の階層内に含まれることにより 、第 1のゲート電極と第 2のゲート電極とを同一の工程で形成することが可能である。 また、例えば、第 1のゲート電極を構成する側面の傾斜角度を 90° 付近にすることに より、第 1のゲート電極の線幅制御性が向上される結果、画素回路の薄膜トランジスタ を微細化することができるため、本発明の第 2の回路基板が透過型液晶表示装置や 半透過型液晶表示装置において画素基板等として用いられる場合、開口率を向上さ せることができる。更に、これととも〖こ、第 2のゲート電極を構成する側面の傾斜角度 を充分に小さくした場合、傾斜角度が小さ 、側面を介して不純物イオンの注入を行う ことで、周辺回路の薄膜トランジスタを構成する半導体層中に、ゲート電極と重複しか つ不純物が低濃度でドープされた領域、いわゆる GOLD (gate overlapped light ly doped drain)領域を形成することができるため、周辺回路の薄膜トランジスタの 信頼性を容易に向上させることができる。
更に、本発明の第 2の回路基板によれば、第 2のゲート電極の被覆膜の段差被覆性 を向上させることができる。これにより、例えばこの第 2のゲート電極を保持容量部に 配することで、絶縁膜を挟んで更に上層の導電層との間でのリーク不良（同電位化） を低減することができる。すなわち、第 2のゲート電極上に絶縁膜を配し、その上層に 導電層（ゲート電極やソース電極と同一の工程で形成されるメタルパターン等）を設 けることで、容量を作製する場合等に有用である。 [0037] 本発明はまた、少なくとも 1つのゲート電極カゝらなる階層を含んで構成される回路基 板であって、上記階層は、画素回路又は周辺回路の薄膜トランジスタを構成する第 1 のゲート電極と画素回路の保持容量を構成する第 2のゲート電極とを含み、かつ上 記第 1のゲート電極を構成する側面は、第 2のゲート電極を構成する側面よりも傾斜 角度が大きい回路基板 (以下、「第 3の回路基板」ともいう。）でもある。本発明の第 3 の回路基板によれば、第 1のゲート電極と第 2のゲート電極とを同一の工程で形成す ることが可能である。また、例えば、第 1のゲート電極を構成する側面の傾斜角度を 相対的に大きくすることにより、第 1のゲート電極の線幅制御性が向上される結果、第 1のゲート電極が画素回路の薄膜トランジスタを構成する場合には、半導体層によつ て遮光される領域を低減することができる結果、透過型液晶表示装置及び半透過型 液晶表示装置等において開口率を向上させることができ、第 1のゲート電極が周辺 回路の薄膜トランジスタを構成する場合には、上記周辺回路の薄膜トランジスタは、 微細化を実現することができる。更に、これとともに、第 2のゲート電極を構成する側 面の傾斜角度を相対的に小さくした場合、第 2のゲート電極を被覆する絶縁膜の段 差被覆性を向上させることができるため、上記画素回路の保持容量は、高い絶縁耐 圧を実現することができる。又は、第 2のゲート電極の被覆膜の段差被覆性を向上さ せることより、例えば、この第 2のゲート電極を保持容量部に配することで、絶縁膜を 挟んで更に上層の導電層との間でのリーク不良（同電位化）を低減することができる。 すなわち、第 2のゲート電極上に絶縁膜を挟んで導電層（他のゲート電極やソース電 極と同一の工程で形成されるメタルパターン等）を設けることで容量を形成するような 場合にも、第 2のゲート電極と上層の導電層との間でのリーク不良（同電位化)を低減 することができる。
[0038] 本発明はまた、少なくとも 1つのゲート電極カゝらなる階層を含んで構成される回路基 板であって、上記階層は、第 1の周辺回路の薄膜トランジスタ (第 1の薄膜トランジスタ )を構成する第 1のゲート電極と第 2の周辺回路の薄膜トランジスタ (第 2の薄膜トラン ジスタ)を構成する第 2のゲート電極とを含み、かつ上記第 1のゲート電極を構成する 側面は、第 2のゲート電極を構成する側面よりも傾斜角度が大きい回路基板 (以下、「 第 4の回路基板」ともいう。）でもある。 本発明はまた、少なくとも 1つのゲート電極カゝらなる階層を含んで構成される回路基 板であって、上記階層は、周辺回路の第 1の薄膜トランジスタを構成する第 1のゲート 電極と周辺回路の第 2の薄膜トランジスタを構成する第 2のゲート電極とを含み、かつ 上記第 1のゲート電極を構成する側面は、第 2のゲート電極を構成する側面よりも傾 斜角度が大きい回路基板 (以下、「第 5の回路基板」ともいう。）でもある。
これらの形態によれば、第 1の薄膜トランジスタ及び第 2の薄膜トランジスタが、異なる 又は同一の周辺回路に配置され、かつ第 1のゲート電極と第 2のゲート電極とで要求 される特性が異なる場合、ゲート電極を構成する側面の傾斜が半導体層ごとに適切 に調節される結果、第 1の薄膜トランジスタ及び第 2の薄膜トランジスタそれぞれの特 性を向上させることができる。
[0039] 本発明の第 2〜5の回路基板は、上記第 1のゲート電極及び第 2のゲート電極を必須 の構成要素として含むものである限り、その他の構成要素を含んでいても含んでいな くてもよく、特に限定されるものではない。また、これらの形態では、上記第 1のゲート 電極を構成する側面の少なくとも 1つが、第 2のゲート電極を構成する側面の少なくと も 1つよりも傾斜角度が大きければよぐ上記第 1のゲート電極を構成する側面のす ベてが、第 2のゲート電極を構成する側面のすべてよりも傾斜角度が大きくてもよい。
[0040] 本発明の第 2〜5の回路基板における好ましい形態について以下に詳しく説明する 上記階層は、略同一の組成カゝらなる第 1のゲート電極及び第 2のゲート電極を含むこ とが好ましぐまた、略同一の特性を有する第 1のゲート電極及び第 2のゲート電極を 含むことが好ましい。
[0041] また、上記第 1のゲート電極及び Z又は第 2のゲート電極を構成する側面の少なくと も 1つは、略平面状であることが好ましい。これにより、第 1のゲート電極及び Z又は 第 2のゲート電極を構成する側面の傾斜角度を適切に調節することで、ゲート電極の 被覆膜の段差被覆性をより向上させることができる。なお、上記第 1のゲート電極及 び第 2のゲート電極を構成する側面は、いずれも略平面状であってもよい。これにより 、第 1のゲート電極及び Z又は第 2のゲート電極の被覆膜の段差被覆性を更に向上 させることができる。また、第 1のゲート電極及び/又は第 2のゲート電極の被覆膜が 高い段差被覆性を得るためには、上記第 1のゲート電極及び/又は第 2のゲート電 極を構成する側面の傾斜角度は、 90° 未満であることが好ましい。更に、第 1のゲー ト電極及び Z又は第 2のゲート電極が優れた微細加工性を得るためには、上記第 1 のゲート電極及び Z又は第 2のゲート電極を構成する側面の傾斜角度は、 90° に近 いことが好ましい。
[0042] 上記第 1のゲート電極及び Z又は第 2のゲート電極を構成する側面の少なくとも 1つ は、略階段状であることが好ましい。これにより、第 1のゲート電極及び Z又は第 2の ゲート電極を構成する側面の傾斜特性、すなわち傾斜角度、階高を階段の長さで割 つた値、及び、段数を適切に調節することで、第 1のゲート電極及び Z又は第 2のゲ ート電極の線幅制御性、並びに、第 1のゲート電極及び Z又は第 2のゲート電極の被 覆膜の段差被覆性をより向上させることができる。なお、上記第 1のゲート電極及び 第 2のゲート電極の側面は、いずれも階段状であってもよい。これにより、第 1のゲー ト電極及び Z又は第 2のゲート電極の線幅制御性、及び、第 1のゲート電極及び Z 又は第 2のゲート電極の被覆膜の段差被覆性を更に向上させることができる。
[0043] 本発明の作用効果をより効果的に奏する観点から、上記第 1のゲート電極は、 50° 以上、 90° 以下の傾斜角度の側面を有し、上記第 2のゲート電極は、 20° 以上、 6 0° 以下の傾斜角度の側面を有し、上記第 1のゲート電極を構成する側面は、第 2の ゲート電極を構成する側面より、 20° 以上傾斜角度が大きいことが好ましい。上記第 1のゲート電極を構成する側面の傾斜角度のより好ましい下限は、 60° であり、より 好ましい上限は、 90° である。また、上記第 2のゲート電極を構成する側面の傾斜角 度のより好ましい下限は、 25° であり、より好ましい上限は、 45° である。
上記第 1のゲート電極を構成する側面と第 2のゲート電極を構成する側面との傾斜角 度差のより好ましい下限は、 30° である。
[0044] また、本発明の第 2、 4及び 5の回路基板において、上記周辺回路の薄膜トランジスタ は、半導体層とゲート絶縁膜と第 2のゲート電極と層間絶縁膜とソース電極及びドレイ ン電極とがこの順に積層された構造を有し、上記半導体層は、ゲート絶縁膜及び層 間絶縁膜を貫通するコンタクトホールを介してソース電極及びドレイン電極に接続さ れたもの（いわゆる、プレーナ型 TFT)であることが好ましい。この形態によれば、第 2 のゲート電極を構成する側面の傾斜角度を充分に小さくすることにより、第 2のゲート 電極の被覆膜の段差被覆性を向上させることができるため、第 2のゲート電極とコン タクトホールとの間のリーク不良を低減することができる。また、第 2のゲート電極上に 絶縁膜を挟んで導電層を設けることで容量を形成するような場合にも、第 2のゲート 電極と上層の導電層との間でのリーク不良（同電位化）を低減することができる。
[0045] 本発明は更に、少なくとも 1つのゲート電極カゝらなる階層を含んで構成される回路基 板であって、上記ゲート電極の少なくとも 1つは、異なる傾斜の側面を有する回路基 板 (以下、「第 6の回路基板」ともいう。）でもある。この形態によれば、例えば、ゲート 電極を構成する一方の側面の傾斜角度を充分に大きくすることにより、ゲート電極の 微細化を図ることができるとともに、他方 (例えば、ドレイン側）の側面の傾斜角度を充 分に小さくして GOLD領域を形成することにより、回路素子の信頼性を向上させるこ とがでさる。
[0046] 本発明の第 6の回路基板は、上記ゲート電極の少なくとも 1つを必須の構成要素とし て含むものである限り、その他の構成要素を含んでいても含んでいなくてもよぐ特に 限定されるものではない。なお、この形態では、上記ゲート電極を構成する側面の少 なくとも 1つが、同一のゲート電極を構成する他の側面の少なくとも 1つと異なる傾斜 を有していればよぐ上記ゲート電極を構成する側面のすべてが、互いに異なる傾斜 を有していてもよい。
[0047] 本発明の作用効果を効果的に得る観点から、上記ゲート電極の少なくとも 1つは、 50 ° 以上、 90° 以下の傾斜角度の第 1の側面、及び、 20° 以上、 60° 以下の傾斜角 度の第 2の側面を有し、かつ上記第 1の側面は、第 2の側面より、 20° 以上傾斜角度 が大きいことが好ましい。上記第 1の側面の傾斜角度のより好ましい下限は、 60° で あり、より好ましい上限は、 90° である。また、上記第 2の側面の傾斜角度のより好ま しい下限は、 25° であり、より好ましい上限は、 45° である。上記第 1の側面と第 2の 側面との傾斜角度差のより好ましい下限は、 30° である。
[0048] 本発明はそして、少なくとも 1つのコンタクトホールが設けられた絶縁膜を備える回路 基板であって、上記絶縁膜は、異なる傾斜の側面を有し、上記コンタクトホールは、 異なる傾斜の絶縁膜の側面を含んで構成される回路基板 (以下、「第 7の回路基板」 ともいう。）でもある。本発明の第 7の回路基板によれば、上記コンタクトホール力 異 なる傾斜の絶縁膜の側面を含んで構成されることにより、コンタクトホールを構成する 絶縁膜の側面の傾斜が側面ごとに適切に調節される結果、回路素子の特性を向上 させることがでさる。
[0049] なお、本明細書において、コンタクトホールとは、絶縁膜の開口部内に導電膜が形成 されたものであり、絶縁膜を介して配置された 2以上の導電層を導通させるものである 。上記 2以上の導電層とは、導電性を示し得るものであれば特に限定されず、導体か らなるものであってもよいし、半導体力もなるものであってもよい。更に、上記コンタクト ホールが、第 1の導電層と第 2の導電層とを接続するものである場合、コンタクト抵抗 を低減する観点から、上記コンタクトホール内の導電膜は、第 1の導電層又は第 2の 導電層と略同一の組成力もなることが好ましい。また、上記コンタクトホール内の導電 膜の材質としては、金属等の導体が好ましい。
[0050] 本発明の第 7の回路基板は、上記絶縁膜及びコンタクトホールを必須の構成要素と して含むものである限り、その他の構成要素を含んでいても含んでいなくてもよぐ特 に限定されるものではない。なお、上記異なる傾斜の絶縁膜の側面は、同一のコンタ タトホールを構成するものであってもよく、それぞれが異なるコンタクトホールを構成 するものであってもよい。また、上記絶縁膜は、積層構造を有してもよい。この場合、「 絶縁膜が異なる傾斜の側面を有する」とは、絶縁膜を構成する層（絶縁層）のうちの 少なくとも 1つが異なる傾斜の側面を有することを意味する。更に、この場合、「コンタ タトホールが異なる傾斜の絶縁膜の側面を含んで構成される」とは、コンタクトホール が異なる傾斜の絶縁層の側面を含んで構成されることを意味する。
[0051] 本発明の第 7の回路基板における好ましい形態について以下に詳しく説明する。
上記異なる傾斜の絶縁膜の側面の少なくとも 1つは、略平面状であることが好ましい 。また、上記コンタクトホールを構成する絶縁膜の側面の少なくとも 1つは、略平面状 であることが好ましい。これらにより、コンタクトホールを構成する絶縁膜の側面の傾斜 角度を適切に調節することで、絶縁膜の側面の被覆膜であるコンタクトホールの導電 膜の段差被覆性をより向上させることができる。
[0052] なお、「異なる傾斜の絶縁膜の側面の少なくとも 1つは、略平面状である」とは、傾斜 を有する絶縁膜の側面を断面から見たときに、側面を表す線形状が略直線状となつ ていることを意味する。また、上記絶縁膜が積層構造を有する場合、「絶縁膜の側面 が略平面状である」とは、絶縁層を積層してなる絶縁膜の側面が略平面状であること を意味する。
上記異なる傾斜の側面は、いずれも略平面状であってもよい。また、上記コンタクトホ ールを構成する絶縁膜の側面は、いずれも略平面状であってもよい。これらにより、 コンタクトホールの導電膜の段差被覆性を更に向上させることができる。また、絶縁膜 の側面の被覆膜であるコンタクトホールの導電膜が高 、段差被覆性を得るためには
、上記絶縁膜の側面の傾斜角度は、 90° 未満であることが好ましい。更に、コンタク トホールが優れた微細加工性を得るためには、上記絶縁膜の側面の傾斜角度は、 9 0° に近いことが好ましい。
[0053] 上記異なる傾斜の絶縁膜の側面の少なくとも 1つは、略階段状であることが好ましい 。また、上記コンタクトホールを構成する絶縁膜の側面の少なくとも 1つは、略階段状 であることが好ましい。これらにより、コンタクトホールを構成する絶縁膜の側面の傾斜 特性、すなわち傾斜角度、階高を階段の長さで割った値、及び、段数を適切に調節 することで、コンタクトホールの線幅制御性、及び、コンタクトホールの導電膜の段差 被覆'性をより向上させることができる。
[0054] なお、「異なる傾斜の絶縁膜の側面の少なくとも 1つは、略階段状である」とは、傾斜 を有する絶縁膜の側面を断面から見たときに、側面を表す線形状が略階段状となつ ていることを意味する。また、上記絶縁膜が積層構造を有する場合、「絶縁膜の側面 が略階段状である」とは、絶縁層を積層してなる絶縁膜の側面が略階段状であること を意味する。
上記異なる傾斜の絶縁膜の側面は、いずれも階段状であってもよい。また、上記コン タクトホールを構成する絶縁膜の側面は、いずれも階段状であってもよい。これらによ り、コンタクトホールの線幅制御性、及び、コンタクトホールの導電膜の段差被覆性を 更に向上させることができる。
[0055] 上記絶縁膜は、絶縁層の積層構造を有し、上記略階段状である異なる傾斜の絶縁 膜の側面は、絶縁層ごとに段が形成されたものであることが好ましい。上記絶縁膜が 絶縁層の積層構造を有する場合には、絶縁層ごとにエッチング速度を異ならせること ができるため、略階段状のコンタクトホールの側面を容易に形成することができる。
[0056] 上記絶縁膜は、第 1のコンタクトホールと第 2のコンタクトホールとが設けられ、上記第 1のコンタクトホールは、第 2のコンタクトホールと異なる傾斜の絶縁膜の側面を含ん で構成されることが好ましい。この形態によれば、絶縁膜の側面のうち、第 1のコンタ タトホールを構成する絶縁膜の側面の傾斜角度を 90° 付近にすることにより、第 1の コンタクトホールを微細化することができる一方、第 2のコンタクトホールを構成する絶 縁膜の側面の傾斜角度を 90° よりも充分に小さくすることにより、第 2のコンタクトホ ールの断線不良（段切れ)を低減することができる。
[0057] なお、この形態では、上記第 1のコンタクトホールを構成する絶縁膜の側面の少なくと も 1つ力 第 2のコンタクトホールを構成する絶縁膜の側面の少なくとも 1つと異なる傾 斜を有していればよぐ上記第 1のコンタクトホールを構成する絶縁膜の側面のすべ てが、第 2のコンタクトホールを構成する絶縁膜の側面のすべてと異なる傾斜を有し ていてもよい。
[0058] 上記コンタクトホールの少なくとも 1つは、異なる傾斜の絶縁膜の側面を含んで構成さ れることが好ましい。この形態によれば、絶縁膜の側面のうち、上記コンタクトホール の一部を構成する絶縁膜の側面の傾斜角度を 90° 付近にすることにより、コンタクト ホールの微細化を図ることができる。また、これとともに、絶縁膜の側面のうち、上記コ ンタクトホールを構成し、かつリーク不良が懸念されな!、側の絶縁膜の側面の傾斜角 度を充分に小さくすることにより、断線不良 (段切れ)を低減することができる。
[0059] 上記第 7の回路基板は、薄膜トランジスタを備え、上記コンタクトホールの少なくとも 1 つは、薄膜トランジスタの半導体層とソース電極又はドレイン電極との間に設けられた ものであることが好ましい。この形態によれば、コンタクトホールの微細化を図ることが できるとともに、段切れの低減を実現することができることから、薄膜トランジスタの微 細化を図ることができるとともに、信頼性の向上を実現することができる。
[0060] なお、本発明の作用効果を効果的に得る観点から、上記コンタクトホールは、 20° 以上、 70° 以下の傾斜角度の第 1の側面、及び、 40° 以上、 90° 以下の傾斜角度 の第 2の側面を含んで構成され、かつ上記第 1の側面は、第 2の側面より、 20° 以上 の傾斜角度が小さいことが好ましい。上記第 1の側面の傾斜角度のより好ましい下限 は、 30° であり、より好ましい上限は、 60° である。上記第 2の側面の傾斜角度のよ り好ましい下限は、 50° であり、より好ましい上限は、 85° である。
上記第 1の側面と第 2の側面との傾斜角度差のより好ましい下限は、 25° である。
[0061] 本発明は更には、上記第 1〜7の回路基板を含んで構成される電子装置でもある。こ の電子装置によれば、回路素子の特性を向上させることができることから、高性能の 電子装置を提供することができる。上記電子装置としては、例えば、液晶表示装置、 有機エレクトロルミネセンス表示装置、太陽電池が挙げられる。
[0062] 上記電子装置は、液晶表示装置であることが好ましい。この液晶表示装置によれば、 回路素子の特性を向上させることができることから、高性能の液晶表示装置を提供す ることができる。上記液晶表示装置の好ましい形態としては、ゲート配線、ソース配線 、及び、ゲート配線とソース配線との交点に配置された薄膜トランジスタを含んで構成 される画素回路と、薄膜トランジスタを含んで構成される周辺回路とを単一の基板上 に有する回路基板を含んで構成されるものが挙げられる。この形態 (いわゆるシステ ム液晶）によれば、周辺回路の実装面積や外付け面積を削減することにより、小型化 及び薄型化を実現することができることに加えて、信頼性を向上させることができる。
[0063] 上記電子装置は、有機エレクトロルミネセンス表示装置であることが好ましい。この有 機エレクトロルミネセンス表示装置によれば、回路素子の特性を向上させることができ ること力 、高性能の有機エレクトロルミネセンス表示装置を提供することができる。上 記有機エレクトロルミネセンス表示装置の好ましい形態としては、ゲート配線、ソース 配線、及び、ゲート配線とソース配線との工程に配置された薄膜トランジスタを含む画 素回路と、薄膜トランジスタを含む周辺回路とを構成要素として、単一の基板上に有 する回路基板を含んで構成されるものが挙げられる。この形態によれば、周辺回路の 実装面積や外付け面積を削減することにより、小型化及び薄型化を実現することが できることにカ卩えて、信頼性を向上させることができる。
[0064] 本発明はまた、少なくとも 1つの機能層からなる階層を含んで構成される回路基板の 製造方法であって、上記製造方法は、機能膜上に異なる傾斜の側面を有する被覆 ノターン膜を形成する工程 (被覆パターン膜形成工程)と、機能膜をエッチングして 機能層を形成する工程 (機能層形成工程)とを含む回路基板の製造方法でもある。 本発明の回路基板の製造方法によれば、異なる傾斜の側面を有する少なくとも 1つ の機能層からなる階層を簡便に形成することができ、すなわち、そのような少なくとも 1つの機能層カゝらなる階層を含んで構成される回路基板を簡便に製造することがで きる。
なお、少なくとも 1つの機能層を構成する、異なる傾斜の側面は、製造工程の簡略ィ匕 の観点から、一回のフォトエッチング工程で形成されることが好ましいが、複数回のフ オトエッチング工程で形成されてもょ 、。
[0065] なお、上記機能層は、上記回路素子の構成要素であれば特に限定されるものではな いが、電気的性質を利用して機能を発現する材料を含むことが好ましぐ例えば、 TF Tを構成する半導体層、ゲート電極、及び、少なくとも 1つのコンタクトホールが設けら れた絶縁膜が挙げられる。また、上記被覆パターン膜の材質としては、上記機能層 形成工程で用いるエツチャント (反応性ガス又はエッチング液）に対して、反応性を示 すものが好ましぐ上記機能層形成工程でエツチャントに反応して後退するものがより 好ましぐ例えば、フォトレジスト、絶縁材料、導電材料、半導体材料が挙げられる。 更に、上記被覆パターン膜を構成する側面の断面形状としては、本発明の作用効果 を奏する限り、特に限定されず、例えば、略平面状、断面略 V字状、断面略逆 V字状 、上に凸の曲面状、下に凸の曲面状、略階段状が挙げられる。そして、上記被覆バタ ーン膜は、単層構造を有してもよぐ積層構造を有してもよい。
[0066] 本発明の回路基板の製造方法は、上記被覆パターン膜形成工程及び機能層形成 工程を必須の工程として含むものである限り、その他の工程を含んでいても含んでい なくてもよぐ特に限定されるものではない。例えば、本発明の回路基板の製造方法 は、被覆パターン膜を剥離する工程を含んでいてもよぐ含んでいなくてもよい。
[0067] 上記機能層形成工程は、被覆パターン膜を用いて行われることが好ま ヽ。この製 造方法によれば、被覆パターン膜を構成する側面の傾斜の違いを用いることにより、 異なる傾斜の側面を有する少なくとも 1つの機能層力 なる階層をより簡便に形成す ることができ、すなわち、そのような少なくとも 1つの機能層力もなる階層を含んで構成 される回路基板をより簡便に製造することができる。 [0068] 上記被覆パターン膜は、第 1の被覆パターン膜と第 2の被覆パターン膜とを含み、上 記第 1の被覆パターン膜は、第 2の被覆パターン膜と異なる傾斜の側面を有すること が好ましい。これにより、第 1の被覆パターン膜と、第 1の被覆パターン膜と異なる傾 斜の側面を有する第 2の被覆パターン膜とを同一の工程で形成することができるため 、第 1の被覆パターン膜と第 2の被覆パターン膜とを別々の工程で形成する方法に比 して、製造工程を簡略ィ匕することができる。また、上記第 1の被覆パターン膜は、第 2 の被覆パターン膜と異なる傾斜の側面を有するため、上記機能層形成工程を行うこ とにより、第 1の機能層と、第 1の機能層と異なる傾斜の側面を有する第 2の機能層と を簡便に形成することができる。
[0069] 上記被覆パターン膜の少なくとも 1つは、異なる傾斜の側面を有することが好ましい。
これにより、異なる傾斜の側面を有する被覆パターン膜を同一の工程で形成すること ができるため、異なる傾斜の側面を別々の工程で形成する方法に比して、製造工程 を簡略ィ匕することができる。また、被覆パターン膜は、異なる傾斜の側面を有するた め、上記機能層形成工程を行うことにより、異なる傾斜の側面を有する機能層を簡便 に形成することができ、すなわち、そのような機能層を備えた回路基板を簡便に製造 することができる。
[0070] 上記被覆パターン膜形成工程は、マスクを介してフォトレジスト膜を一括露光する処 理を含むことが好ましい。上記被覆膜としてフォトレジスト膜を用いて、一括露光処理 でパター-ングを行うことにより、異なる傾斜の側面を有する少なくとも 1つのフォトレ ジストパターン膜からなる階層を簡便に形成することができる。また、異なる傾斜の側 面を有する少なくとも 1つのフォトレジストパターン膜からなる階層を用いて機能膜を エッチングすることにより、異なる傾斜の側面を有する少なくとも 1つの機能層からなる 階層をより簡便に形成することができる。更に、この製造方法によれば、機能層の面 積、及び、フォトレジストパターン膜の材質等に関わらず、機能層を構成する側面の 傾斜をより精密に制御することができる。
なお、上述したように、少なくとも 1つのフォトレジストパターン膜を構成する、異なる傾 斜の側面については、製造工程の簡略ィ匕の観点から、 1回の露光で形成することが 好ましいが、 2回以上の露光で形成してもよい。 [0071] なお、通常の表面露光法を用いて、上記一括露光処理を行う場合、被覆パターン膜 を構成する側面の傾斜角度について 0° を超えて、 90° 以下とするためには、上記 フォトレジスト膜は、ポジ型フォトレジストからなることが好ましい。また、裏面露光法を 用いて、上記一括露光処理を行う場合、被覆パターン膜を構成する側面の傾斜角度 について 0° を超えて、 90° 以下とするためには、上記フォトレジスト膜は、ネガ型フ オトレジストからなることが好ましい。更に、上記一括露光処理は、例えば、ステップ式 投影露光装置、プロキシミティ露光装置、コンタクト露光装置を用いて行われることが 好ましい。そして、上記被覆パターン膜形成工程は、上記一括露光処理を施したフォ トレジスト膜を現像する処理、上記現像処理を施したフォトレジスト膜をべ一キングす る処理、及び Z又は、上記べ一キング処理を施したフォトレジスト膜を洗浄する処理 を含むことが好ましい。
[0072] 上記マスクは、透光部と遮光部と露光量制御部とを備え、上記露光量制御部は、透 光部と遮光部との間に配置されることが好ましい。露光量制御部を備えることにより、 上記露光量制御部の構造を制御することで、フォトレジストパターン膜を構成する側 面の傾斜を簡便に制御することができる。また、露光量制御部は、透光部と遮光部と の間に配置されることにより、露光量制御部が配置された領域と、透光部と遮光部と の境界領域とで、異なる傾斜の側面を有するフォトレジストパターン膜を形成すること ができる。なお、上記露光量制御部は、異なる透光量の領域を有してもよい。
[0073] なお、露光量制御部における透光量は、同一の平面積を有する透光部における透 光量よりも小さぐ同一の平面積を有する遮光部における透光量よりも大きい。また、 上記露光量制御部は、透光部力 遮光部に向力つて光の透過量が連続又は非連続 で減少する構造を有することが好ましい。これにより、上記フォトレジスト膜がポジ型フ オトレジストからなる場合には、機能層を構成する側面の傾斜角度を 90° 未満にする ことができ、機能層の被覆膜の段差被覆性をある程度確保することができる。更に、 上記透光部から遮光部に向かって光の透過量が非連続で減少する構造としては、 例えば、複数の開口部が列状に配置され、かつ上記開口部の面積が、透光部から 遮光部に向力つて減少する構造が挙げられる。
[0074] 上記機能層形成工程は、ドライエッチングで行われることが好ましい。これにより、機 能層を構成する側面の傾斜をより精密に制御することができる。上記ドライエッチング ガスとしては、例えば、機能膜の材質がシリコン (Si)である場合、六フッ化硫黄 (SF )
6 ガスと酸素（o )ガスとの混合ガスが挙げられる。
2
発明の効果
[0075] 本発明の回路基板によれば、半導体層、ゲート電極、コンタクトホールが設けられた 絶縁膜等、同一の階層内の機能層を構成する側面の傾斜がそれぞれ適切に調節さ れるので、回路素子の特性を向上させることができる。
発明を実施するための最良の形態
[0076] 以下に実施例を掲げ、本発明を更に詳細に説明するが、本発明はこれらの実施例 のみに限定されるものではない。
[0077] (実施例 1)
図 1 (a)〜（d)は、本発明の実施例 1に係る透過型液晶表示装置を構成するァクティ ブマトリクス基板の製造工程を示す断面模式図である。
本実施例では、図 1 (a)〜(d)を参照しながら、画素回路部の TFT、保持容量 (Cs) 部、及び、ドライバ IC部の TFTを形成する方法について説明する。
まず、図 1 (a)に示すように、ガラス基板 10上に、ベースコート膜 11、ポリシリコン膜（ 機能膜) 52及びフォトレジスト膜 53を順に形成した。なお、本実施例では、フォトレジ スト膜 53の材質として、ポジ型フォトレジストを用いた。続いて、マスク 54を介してフォ トレジスト膜 53を露光した。なお、本実施例では、マスク 54として、図 1 (a)に示すよう に、透光部 55a、遮光部 55b及びグレートーン部（露光量制御部） 55cを有するもの を用いた。
[0078] 図 2は、マスク 54の構成を示す平面模式図である。
図 2に示すように、グレートーン部 55cは、複数の開口部 56が列状に配置され、かつ 開口部 56の面積が透光部 55aから遮光部 55bに向力つて減少する構造を有する。 したがって、露光を行った後、現像を行うことにより、図 1 (b)に示すように、ポリシリコ ン膜 52上に、傾斜角度が 40° である略平面状の側面 5a、及び、傾斜角度が 80° である略平面状の側面 5bを有する第 1のフォトレジストパターン膜 (第 1の被覆パター ン膜) 53a,並びに、傾斜角度が 80° である略平面状の側面 5c及び 5dを有する第 2 のフォトレジストパターン膜 (第 2の被覆パターン膜) 53bを形成することができた。
[0079] 図 3 (a)は、第 1のフォトレジストパターン膜 53aを構成する側面 5aの形状を示す断面 模式図である。
本実施例では、第 1のフォトレジストパターン膜 53aは、図 3 (a)に示すように、側面 5a の形状が略平面状となるように形成した。
しかしながら、マスク 54の露光量制御部 55cの構造を変えることにより、例えば、図 3 ( b)に示すように、側面 5aの形状を階段状としてもよい。
[0080] 次に、第 1のフォトレジストパターン膜 53a及び第 2のフォトレジストパターン膜 53bを マスクに用いて、ポリシリコン膜 52のエッチングを行った。なお、本実施例では、エツ チングガスとして、六フッ化硫黄 (SF )ガスと酸素（O )ガスとの混合ガスを用いた。ポ
6 2
リシリコン膜 52のエッチングを行っていた際、第 1のフォトレジストパターン膜 53a及び 第 2のフォトレジストパターン膜 53bの後退が起こる力 側面 5a〜5dは、形状が同一（ 略平面状)であるものの、側面 5aと側面 5b〜5dとで傾斜角度が異なる。したがって、 このエッチングにより、図 1 (c)に示すように、形状が同一（略平面状)であるものの、 側面 6aと側面 6b〜6dとで傾斜角度が異なるポリシリコン層（第 1の機能層） 12、及び 、ポリシリコン層（第 2の機能層） 22を形成することができた。本実施例では、ポリシリコ ン層 12を構成する側面 6a及び 6bの傾斜角度をそれぞれ 20° 及び 70° とし、ポリシ リコン層 22を構成する側面 6c及び 6dの傾斜角度を 70° とした。
[0081] 次に、図 1 (d)に示すように、ゲート絶縁膜 13、ゲート電極 16a、 26a,保持容量配線 15、第 1の層間絶縁膜 14、ソース電極 16b、 26b、ドレイン電極 26cを形成することに より、画素回路部の TFT100、 Cs部 200、及び、ドライノ IC部の TFT300を形成す ることがでさた。
[0082] 次に、基板全面に第 2の層間絶縁膜を形成した後、第 2の層間絶縁膜をパターニン グすることにより、 TFT100のドレイン電極上に、 TFT100のドレイン電極と画素電極 とをコンタクトさせるための開口部を形成した（図示せず)。
次に、スパッタリングにより、第 2の層間絶縁膜上に酸化インジウム錫 (ITO)膜を形成 した。このとき、第 2の層間絶縁膜の開口部内にて ITO膜と TFT100のドレイン電極 とがコンタクトされた（図示せず)。 最後に、フォトエッチングを行うことにより、 ITO膜をパターユングし、画素電極を形成 した（図示せず)。
[0083] 本実施例では、ポリシリコン層 12を構成する側面 6aの形状が略平面状でありかつ傾 斜角度が 20° であったため、ポリシリコン層 12を被覆するゲート絶縁膜 13は、高い 段差被覆性 (ステップカバレージ)を得ることができ、その結果、 Cs部 200は、高い絶 縁耐圧を得ることができた。また、ポリシリコン層 12を構成する側面 6bの傾斜角度が 80° であったため、画素回路部の TFT100を微細化することができた結果、開口率 を向上させることができた。更に、ポリシリコン層 22を構成する側面 6c及び 6dの傾斜 角度が 70° であったため、ドライバ IC部の TFT300は、急峻なドレイン電流対ゲート 電圧特性 (Id— Vg特性)を得ることができ、優れた素子特性を得ることができた。そし て、本実施例では、画素回路部及びドライバ IC部が同一の基板上に形成されている ため、それぞれが別々の基板に形成されている形態に比して、部品点数を削減する ことができた。
[0084] (実施例 2)
本実施例では、実施例 1と同様の製造方法を用いて、図 4に示すように、 TFT400及 び 500を形成した。なお、 TFT400及び 500は、ポリシリコン層 12、 22を構成する側 面の傾斜角度がそれぞれ、 20° 及び 70° であること以外は、互いに同様の構成を 有する。次に、 TFT400及び 500について、 Id— Vg特性及び絶縁耐圧を測定した。 それらの結果を図 5 (a)及び (b)に示す。なお、 Id— Vg特性を測定する際のドレイン 電圧は 0. IVとし、 TFTのチャネル長（L)：チャネル幅（W) =4 m: 20 mとした。
[0085] ポリシリコン層 12を構成する側面の傾斜角度は 20° であったため、ポリシリコン層 12 を被覆するゲート絶縁膜 13は、高い段差被覆性を得ることができ、その結果、 TFT4 00は、図 5 (a)に示すように、高い絶縁耐圧を得ることができた。一方、ポリシリコン層 22を構成する側面の傾斜角度は 70° であったため、 TFT500は、図 5 (b)に示すよ うに、低閾値電圧を実現することができた。
[0086] (実施例 3)
図 6 (a)〜（d)は、本発明の実施例 3に係る透過型液晶表示装置を構成するァクティ ブマトリクス基板の製造工程を示す断面模式図である。 本実施例は、図 6 (b)に示すように、第 1のフォトレジストパターン膜 53aを構成する側 面 5aの形状を略階段状 (階高を階段の長さで割った値 : 0. 7、階段の段数 : 3段)とし 、これを用いて、図 6 (c)に示すように、ポリシリコン層 12を構成する側面 6aの形状を 略階段状 (階高を階段の長さで割った値: 0. 5、階段の段数 : 3段)としたこと以外は、 実施例 1と同様である。
[0087] 本実施例では、ポリシリコン層 12を構成する側面 6aの形状が略階段状でありかつ階 高を階段の長さで割った値が 0. 5であり、また、側面 6bの傾斜角度が 70° であった ため、ポリシリコン層 12は、高い線幅制御性を得ることができ、その結果、画素回路 部の TFT100及び Cs部 200の平面積を縮小することができ、開口率を向上させるこ とができた。また、ポリシリコン層 12を被覆するゲート絶縁膜 13は、 Cs部 200におい て高い段差被覆性 (ステップカバレージ)を得ることができ、その結果、 Cs部 200は、 高い絶縁耐圧を得ることができた。更に、本実施例でもまた、ポリシリコン層 22を構成 する側面の形状が略平面状でありかつ傾斜角度が 70° であったため、ドライバ IC部 の TFT300は、高い信頼性を得ることができた。そして、本実施例でもまた、画素回 路部及びドライバ IC部が同一の基板上に形成されているため、それぞれが別々の基 板に形成されて 、る形態に比して、部品点数を削減することができた。
[0088] (実施例 4)
図 7 (a)〜（d)は、本発明の実施例 4に係る透過型液晶表示装置を構成するァクティ ブマトリクス基板の製造工程を示す断面模式図である。
本実施例では、図 7 (a)〜（d)を参照しながら、通常の構造を有する nチャネル型の T FTを画素回路部に形成し、かつ GOLD (gate overlapped lightly doped drai n)構造を有する nチャネル型の TFTをドライバ IC部に形成する方法にっ ヽて説明す る。
まず、図 7 (a)に示すように、ガラス基板 10上に、ベースコート膜 11、ポリシリコン層 1 2、 22、ゲート絶縁膜 13、金属膜 (機能膜) 66及びフォトレジスト膜 53を順に形成し た。なお、本実施例では、金属膜 66として、上層をタングステン (W)膜とし、下層を窒 化タンタル (TaN)膜とする積層金属膜を用いた。また、フォトレジスト膜 53の材質とし て、ポジ型フォトレジストを用いた。 [0089] 次に、透光部 55a、遮光部 55b及びグレートーン部（露光量制御部） 55cを有するマ スク 54を介してフォトレジスト膜 53を露光し、現像することにより、図 7 (b)に示すよう に、側面の傾斜角度が 85° である第 1のフォトレジストパターン膜 (第 1の被覆パター ン膜) 53a、及び、側面の傾斜角度が 50° である第 2のフォトレジストパターン膜 (第 2 の被覆パターン膜) 53bを形成した。
[0090] 次に、第 1のフォトレジストパターン膜 53a及び第 2のフォトレジストパターン膜 53bを マスクに用いて、金属膜 66のエッチングを行った。なお、本実施例では、エッチング ガスとして、六フッ化硫黄 (SF )ガスと酸素（O )ガスとの混合ガスを用いた。金属膜 6
6 2
6のエッチングを行っていた際、第 1のフォトレジストパターン膜 53a及び第 2のフォト レジストパターン膜 53bの後退が起こった結果、図 7 (c)に示すように、側面の傾斜角 度が 85° であるゲート電極 (第 1の機能層） 16a、及び、側面の傾斜角度が 45° で あるゲート電極 (第 2の機能層） 26aを同時に形成することができた。
[0091] 次に、図 7 (d)に示すように、半導体層 12及び 22に n型の不純物イオン 19を注入し た。本実施例では、 nチャネル型の TFTを形成するために、 n型の不純物イオン 19と して、リンイオンを用いたが、 pチャネル型の TFTを形成する場合には、 p型の不純物 イオンとして、ボロンイオン等を用いる。 n型の不純物イオン 19の注入を行っていた際 、ゲート電極 26aの傾斜部では n型の不純物イオン 19が傾斜部の膜厚に応じて一部 通過した結果、 n型の高濃度不純物領域 32aを半導体層 12及び 22に形成すること ができ、更に半導体層 22には、 n型の不純物イオンを低濃度で含む GOLD領域 32 bを形成することができた。なお、 GOLD領域 32bにおける不純物イオン 19の濃度勾 配は、図 7 (d)に示すように、ゲート電極 26aの傾斜を反映したプロファイルとなった。
[0092] 最後に、図 7 (e)に示すように、層間絶縁膜 14、ソース電極 16b、 26b、ドレイン電極 16c及び 26cを形成することにより、通常の構造を有する nチャネル型の TFTを画素 回路部に形成し、かつ GOLD構造を有する nチャネル型の TFTをドライバ IC部に形 成することができた。
[0093] 本実施例では、ゲート電極 16aを構成する側面の形状が略平面状でありかつ傾斜角 度が 85° であったため、ゲート電極 16aは、高い線幅制御性を得ることができ、その 結果、画素回路部の TFT100の平面積を縮小することができ、開口率を向上させる ことができた。また、ゲート電極 26aを構成する側面の形状が略平面状でありかつ傾 斜角度が 45° であったため、ゲート電極 26aを被覆する層間絶縁膜 14は、高い段 差被覆性 (ステップカバレージ)を得ることでき、その結果、ドライバ IC部の TFT300 は、高い信頼性を得ることができた。更に、本実施例では、画素回路部及びドライバ I C部が同一の基板上に形成されているため、それぞれが別々の基板に形成されてい る形態に比して、部品点数を削減することができた。
なお、本発明は、実施例 4に限定されず、例えば、 LDD構造を有する n, pチャネル 型の TFT、及び、 GOLD構造を有する pチャネル型の TFT等を同一の基板上に形 成する場合等にも適用することができる。
[0094] (実施例 5)
図 8 (a)〜（d)は、本発明の実施例 5に係るアクティブマトリクス基板の製造工程を示 す断面模式図である。
本実施例では、図 8 (a)〜(d)を参照しながら、 TFTを形成する方法について説明す る。
まず、図 8 (a)に示すように、ガラス基板 10上に、ベースコート膜 11、ポリシリコン層 1 2、ゲート絶縁膜 (機能膜) 13、ゲート電極 16a、層間絶縁膜 (機能膜) 14及びフォト レジスト膜 53を形成した。本実施例では、ゲート絶縁膜 13の材質として、酸化シリコ ン（SiO )を用いた。また、層間絶縁膜 14の材質としても、 SiOを用いた。更に、フォ
2 2
トレジスト膜 53の材質として、ポジ型フォトレジストを用いた。
[0095] 次に、透光部 55a、遮光部 55b及びグレートーン部（露光量制御部） 55cを有するマ スク 54を介してフォトレジスト膜 53を露光した。露光を行った後、現像を行うことにより 、図 8 (b)に示すように、傾斜角度 70° の側面と傾斜角度 85° の側面とを有するフォ トレジストパターン膜 (被覆パターン膜) 53cを形成することができた。
[0096] 次に、フォトレジストパターン膜 53cをマスクに用いて、層間絶縁膜 14及びゲート絶 縁膜 13のエッチングを行った。なお、本実施例では、エッチングガスとして、六フツイ匕 硫黄 (SF )ガスとアルゴン (Ar)ガスとの混合ガスを用いた。層間絶縁膜 14及びゲー
6
ト絶縁膜 13のエッチングを行っていた際、フォトレジストパターン膜 53cの後退が起こ る力 フォトレジストパターン膜 53cは、異なる傾斜角度の側面を有するため、図 8 (c) に示すように、傾斜角度 60° の側面と傾斜角度 80° の側面とを有するホール 17a、 17bを形成することができた。本実施例では、ホール 17a、 17bを構成する側面のう ち、ゲート電極 16a側の側面の傾斜角度を 80° とし、反対側の側面の傾斜角度を 6 0° とした。
[0097] 最後に、図 8 (d)〖こ示すように、コンタクトホール 18a、 18b、ソース電極 16b、ドレイン 電極 16cを形成することにより、 TFTを形成することができた。
[0098] 本実施例では、コンタクトホール 18a、 18bを構成する側面のうち、ゲート電極 16a側 の側面の傾斜角度を 80° としたため、 TFTは、優れた微細加工性を得ることができ た。また、反対側の側面の傾斜角度を 60° としたため、コンタクトホール 18a、 18bの 段切れ (断線不良）を抑制することができた。
[0099] (比較例 1)
図 9 (a)〜 (d)は、比較例 1に係るアクティブマトリクス基板の製造工程を示す断面模 式図である。
本比較例の製造方法は、フォトレジストパターン膜 63を形成する際に、通常のマスク 54を用いることにより、傾斜角度が 80° の側面を有するホール 17c、 17dを形成し、 コンタクトホール 18c、 18dを形成したこと以外は、実施例 5の製造方法と同様である
[0100] 本比較例では、コンタクトホール 18c、 18dを構成する側面の傾斜角度力 80° であ るため、 TFTを微細化すると、ゲート電極 16aとソース電極 16b及びドレイン電極 16c とでリーク不良を起こした。また、段差被覆性が充分に得られな力 たため、断線不 良（段切れ)を起こしていた。
[0101] なお、本願は、 2005年 8月 11日に出願された日本国特許出願 2005— 233460号 を基礎として、（パリ条約ないし移行する国における法規に基づく）優先権を主張する ものである。該出願の内容は、その全体が本願中に参照として組み込まれている。
[0102] また、本願明細書における「以上」及び「以下」は、当該数値を含むものである。
図面の簡単な説明
[0103] [図 1] (a)〜（d)は、本発明の実施例 1に係るアクティブマトリクス基板の製造工程を示 す断面模式図である。 [図 2]マスク 54の構成を示す平面模式図である（実施例 1)。
[図 3] (a)は、第 1のフォトレジストパターン 53aを構成する側面の形状を示す断面模 式図であり、（b)は、その変形例を示す断面模式図である。
圆 4]実施例 2に係る薄膜トランジスタ基板の構成を示す断面模式図である。
[図 5] (a)及び (b)は、ドレイン電流対ゲート電圧 (Id-Vg)特性及びゲート絶縁耐圧 の測定結果を示す図である（実施例 2)。
[図 6] (a)〜（d)は、本発明の実施例 3に係る透過型液晶表示装置を構成するァクテ イブマトリクス基板の製造工程を示す断面模式図である。
[図 7] (a)〜（e)は、本発明の実施例 4に係る透過型液晶表示装置を構成するァクテ イブマトリクス基板の製造工程を示す断面模式図である。
[図 8] (a)〜（d)は、本発明の実施例 5に係るアクティブマトリクス基板の製造工程を示 す断面模式図である。
圆 9] (a)〜 (d)は、比較例 1に係るアクティブマトリクス基板の製造工程を示す断面模 式図である。
[図 10] (a)は、平面状の側面を有する機能層の断面模式図である。（b)は、断面略逆 V字状の側面を有する機能層の断面模式図である。（c)は、断面略 V字状の側面を 有する機能層の断面模式図である。なお、図中、 0、 θ 1及び Θ 2は、側面の傾斜角 度を表す。
[図 11] (a)は、上に凸の曲面状の側面を有する機能層の断面模式図である。（b)は、 下に凸の曲面状の側面を有する機能層の断面模式図である。（c)は、傾斜を有する 側面を断面から見たときに、側面を表す線形状が楕円状となる機能層の断面模式図 である。 (d)は、傾斜を有する側面を断面から見たときに、側面下部を表す線形状と 側面上部を表す線形状とが曲率の異なる円状となる機能層の断面模式図である。な お、図中、点 Oは、円又は楕円の中心を表し、 1：、1：1及び 2 (1：1≠ 2)は、円の半径、 又は、楕円の長軸半径及び短軸半径を表す。
[図 12] (a)は、階段状の側面を有する機能層の断面模式図である。（b)は、側面下部 と側面上部とで傾斜角度が異なる階段状の側面を有する機能層の断面模式図であ る。（c)は、略階段状の側面を有する機能層の断面模式図である。なお、図中、 Θ、 θ 1及び θ 2は、側面の傾斜角度を表し、 Ηは階高を表し、 Lは階段の長さを表す, 符号の説明
5a、 5b:第 1のフォトレジスト膜 53aの側面
5c、 5d:第 2のフォ卜レジス卜膜 53bの側面
6a、 6b:ポジシジ =3ン jgl2のィ則 ffi
6c、 6d:ポリシ!; =fン ϋ22のィ則 ffi
10:ガラス基板
11:ベースコート膜
12、 22:ホ °ジシリコンg
13:ゲート絶縁膜
14:層間絶縁膜
15:保持容量配線
16a, 26a:ゲー卜電極
16b、 26b:ソース電極
16c、 26c:ドレイン電極
17a〜17d:ホール
18a〜18d:コンタクトホール
19:不純物イオン
32a:高濃度不純物領域
32b :LJOLD (gate overlapped lightly doped drain)領域
52:ポリシリコン膜 (機能膜）
53:フォトレジスト膜 (被覆膜）
53a：第 1のフォトレジストパターン膜 (第 1の被覆パターン膜）
53b：第 2のフォトレジストパターン膜 (第 2の被覆パターン膜）
53c:フォトレジストパターン膜 (被覆パターン膜）
53d:フォトレジストパターン膜
54:マスク
55a:透光部 55b:遮光部
55c:露光量制御部
56:開口部
63c：フォトレジストパターン膜
66:金属膜
80:機能層 81の下層
81:機能層
100：画素回路部の薄膜トランジスタ (TFT) 200:保持容量部
300：ドライバ IC (周辺回路）部の TFT 400、 500:TFT

Claims

請求の範囲
[1] 少なくとも 1つの半導体層からなる階層を含んで構成される回路基板であって、
該階層は、異なる傾斜の側面を有することを特徴とする回路基板。
[2] 前記異なる傾斜の側面の少なくとも 1つは、略平面状であることを特徴とする請求項 1 記載の回路基板。
[3] 前記異なる傾斜の側面の少なくとも 1つは、略階段状であることを特徴とする請求項 1 記載の回路基板。
[4] 前記階層は、第 1の半導体層と第 2の半導体層とを含み、
該第 1の半導体層は、第 2の半導体層と異なる傾斜の側面を有することを特徴とする 請求項 1記載の回路基板。
[5] 前記第 1の半導体層は、 5° 以上、 60° 以下の傾斜角度の側面を有し、
前記第 2の半導体層は、 35° 以上、 90° 以下の傾斜角度の側面を有し、かつ 該第 1の半導体層を構成する側面は、第 2の半導体層を構成する側面より、 20° 以 上傾斜角度が小さい
ことを特徴とする請求項 4記載の回路基板。
[6] 前記第 1の半導体層は、周辺回路の薄膜トランジスタを構成するものであり、
前記第 2の半導体層は、画素回路の薄膜トランジスタを構成するものであることを特 徴とする請求項 4記載の回路基板。
[7] 前記第 1の半導体層は、画素回路の保持容量を構成するものであり、
前記第 2の半導体層は、画素回路の薄膜トランジスタを構成するものであることを特 徴とする請求項 4記載の回路基板。
[8] 前記第 1の半導体層は、画素回路の保持容量を構成するものであり、
前記第 2の半導体層は、周辺回路の薄膜トランジスタを構成するものであることを特 徴とする請求項 4記載の回路基板。
[9] 前記第 1の半導体層は、第 1の周辺回路の薄膜トランジスタを構成するものであり、 前記第 2の半導体層は、第 2の周辺回路の薄膜トランジスタを構成するものであること を特徴とする請求項 4記載の回路基板。
[10] 前記第 1の半導体層は、周辺回路の第 1の薄膜トランジスタを構成するものであり、 前記第 2の半導体層は、周辺回路の第 2の薄膜トランジスタを構成するものであること を特徴とする請求項 4記載の回路基板。
[11] 前記半導体層の少なくとも 1つは、異なる傾斜の側面を有することを特徴とする請求 項 1記載の回路基板。
[12] 前記半導体層の少なくとも 1つは、 5° 以上、 60° 以下の傾斜角度の第 1の側面、及 び、 35° 以上、 90° 以下の傾斜角度の第 2の側面を有し、かつ
該第 1の側面は、第 2の側面より、 20° 以上傾斜角度が小さい
ことを特徴とする請求項 11記載の回路基板。
[13] 前記半導体層の少なくとも 1つは、画素回路の保持容量を構成する保持容量電極部 と薄膜トランジスタを構成するトランジスタ部とを有し、
前記第 1の側面は、保持容量電極部の側面であり、かつ
前記第 2の側面は、トランジスタ部の側面である
ことを特徴とする請求項 12記載の回路基板。
[14] 少なくとも 1つのゲート電極力もなる階層を含んで構成される回路基板であって、 該階層は、画素回路の薄膜トランジスタを構成する第 1のゲート電極と周辺回路の薄 膜トランジスタを構成する第 2のゲート電極とを含み、かつ
該第 1のゲート電極を構成する側面は、第 2のゲート電極を構成する側面よりも傾斜 角度が大きいことを特徴とする回路基板。
[15] 前記第 1のゲート電極及び Z又は第 2のゲート電極を構成する側面の少なくとも 1つ は、略平面状であることを特徴とする請求項 14記載の回路基板。
[16] 前記第 1のゲート電極及び Z又は第 2のゲート電極を構成する側面の少なくとも 1つ は、略階段状であることを特徴とする請求項 14記載の回路基板。
[17] 前記第 1のゲート電極は、 50° 以上、 90° 以下の傾斜角度の側面を有し、
前記第 2のゲート電極は、 20° 以上、 60° 以下の傾斜角度の側面を有し、かつ 該第 1のゲート電極を構成する側面は、第 2のゲート電極を構成する側面より、 20° 以上傾斜角度が大きい
ことを特徴とする請求項 14記載の回路基板。
[18] 少なくとも 1つのゲート電極力もなる階層を含んで構成される回路基板であって、 該階層は、画素回路の薄膜トランジスタを構成する第 1のゲート電極と画素回路の保 持容量を構成する第 2のゲート電極とを含み、かつ
該第 1のゲート電極を構成する側面は、第 2のゲート電極を構成する側面よりも傾斜 角度が大きいことを特徴とする回路基板。
[19] 前記第 1のゲート電極及び Z又は第 2のゲート電極を構成する側面の少なくとも 1つ は、略平面状であることを特徴とする請求項 18記載の回路基板。
[20] 前記第 1のゲート電極及び Z又は第 2のゲート電極を構成する側面の少なくとも 1つ は、略階段状であることを特徴とする請求項 18記載の回路基板。
[21] 前記第 1のゲート電極は、 50° 以上、 90° 以下の傾斜角度の側面を有し、
前記第 2のゲート電極は、 20° 以上、 60° 以下の傾斜角度の側面を有し、かつ 該第 1のゲート電極を構成する側面は、第 2のゲート電極を構成する側面より、 20° 以上傾斜角度が大きい
ことを特徴とする請求項 18記載の回路基板。
[22] 少なくとも 1つのゲート電極カゝらなる階層を含んで構成される回路基板であって、 該階層は、周辺回路の薄膜トランジスタを構成する第 1のゲート電極と画素回路の保 持容量を構成する第 2のゲート電極とを含み、かつ
該第 1のゲート電極を構成する側面は、第 2のゲート電極を構成する側面よりも傾斜 角度が大きいことを特徴とする回路基板。
[23] 前記第 1のゲート電極及び Z又は第 2のゲート電極を構成する側面の少なくとも 1つ は、略平面状であることを特徴とする請求項 22記載の回路基板。
[24] 前記第 1のゲート電極及び Z又は第 2のゲート電極を構成する側面の少なくとも 1つ は、略階段状であることを特徴とする請求項 22記載の回路基板。
[25] 前記第 1のゲート電極は、 50° 以上、 90° 以下の傾斜角度の側面を有し、
前記第 2のゲート電極は、 20° 以上、 60° 以下の傾斜角度の側面を有し、かつ 該第 1のゲート電極を構成する側面は、第 2のゲート電極を構成する側面より、 20° 以上傾斜角度が大きい
ことを特徴とする請求項 22記載の回路基板。
[26] 少なくとも 1つのゲート電極力もなる階層を含んで構成される回路基板であって、 該階層は、第 1の周辺回路の薄膜トランジスタを構成する第 1のゲート電極と第 2の周 辺回路の薄膜トランジスタを構成する第 2のゲート電極とを含み、かつ
該第 1のゲート電極を構成する側面は、第 2のゲート電極を構成する側面よりも傾斜 角度が大きいことを特徴とする回路基板。
[27] 前記第 1のゲート電極及び Z又は第 2のゲート電極を構成する側面の少なくとも 1つ は、略平面状であることを特徴とする請求項 26記載の回路基板。
[28] 前記第 1のゲート電極及び Z又は第 2のゲート電極を構成する側面の少なくとも 1つ は、略階段状であることを特徴とする請求項 26記載の回路基板。
[29] 前記第 1のゲート電極は、 50° 以上、 90° 以下の傾斜角度の側面を有し、
前記第 2のゲート電極は、 20° 以上、 60° 以下の傾斜角度の側面を有し、かつ 該第 1のゲート電極を構成する側面は、第 2のゲート電極を構成する側面より、 20° 以上傾斜角度が大きい
ことを特徴とする請求項 26記載の回路基板。
[30] 少なくとも 1つのゲート電極力もなる階層を含んで構成される回路基板であって、 該階層は、周辺回路の第 1の薄膜トランジスタを構成する第 1のゲート電極と周辺回 路の第 2の薄膜トランジスタを構成する第 2のゲート電極とを含み、かつ
該第 1のゲート電極を構成する側面は、第 2のゲート電極を構成する側面よりも傾斜 角度が大きいことを特徴とする回路基板。
[31] 前記第 1のゲート電極及び Z又は第 2のゲート電極を構成する側面の少なくとも 1つ は、略平面状であることを特徴とする請求項 30記載の回路基板。
[32] 前記第 1のゲート電極及び Z又は第 2のゲート電極を構成する側面の少なくとも 1つ は、略階段状であることを特徴とする請求項 30記載の回路基板。
[33] 前記第 1のゲート電極は、 50° 以上、 90° 以下の傾斜角度の側面を有し、
前記第 2のゲート電極は、 20° 以上、 60° 以下の傾斜角度の側面を有し、かつ 該第 1のゲート電極を構成する側面は、第 2のゲート電極を構成する側面より、 20° 以上傾斜角度が大きい
ことを特徴とする請求項 30記載の回路基板。
[34] 少なくとも 1つのゲート電極力もなる階層を含んで構成される回路基板であって、 該ゲート電極の少なくとも 1つは、異なる傾斜の側面を有することを特徴とする回路基 板。
[35] 前記ゲート電極の少なくとも 1つは、 50° 以上、 90° 以下の傾斜角度の第 1の側面、 及び、 20° 以上、 60° 以下の傾斜角度の第 2の側面を有し、かつ
該第 1の側面は、第 2の側面より、 20° 以上傾斜角度が大きい
ことを特徴とする請求項 34記載の回路基板。
[36] 少なくとも 1つのコンタクトホールが設けられた絶縁膜を備える回路基板であって、 該絶縁膜は、異なる傾斜の側面を有し、
該コンタクトホールは、異なる傾斜の絶縁膜の側面を含んで構成される
ことを特徴とする回路基板。
[37] 前記異なる傾斜の絶縁膜の側面の少なくとも 1つは、略平面状であることを特徴とす る請求項 36記載の回路基板。
[38] 前記異なる傾斜の絶縁膜の側面の少なくとも 1つは、略階段状であることを特徴とす る請求項 36記載の回路基板。
[39] 前記絶縁膜は、絶縁層の積層構造を有し、
前記略階段状である異なる傾斜の絶縁膜の側面は、絶縁層ごとに段が形成されたも のであることを特徴とする請求項 38記載の回路基板。
[40] 前記絶縁膜は、第 1のコンタクトホールと第 2のコンタクトホールとが設けられ、
該第 1のコンタクトホールは、第 2のコンタクトホールと異なる傾斜の絶縁膜の側面を 含んで構成されることを特徴とする請求項 36記載の回路基板。
[41] 前記コンタクトホールの少なくとも 1つは、異なる傾斜の絶縁膜の側面を含んで構成さ れることを特徴とする請求項 36記載の回路基板。
[42] 前記コンタクトホールの少なくとも 1つは、 20° 以上、 70° 以下の傾斜角度の第 1の 側面、及び、 40° 以上、 90° 以下の傾斜角度の第 2の側面を含んで構成され、か つ
該第 1の側面は、第 2の側面より、 20° 以上傾斜角度差が小さい
ことを特徴とする請求項 41記載の回路基板。
[43] 前記回路基板は、薄膜トランジスタを備え、 前記コンタクトホールの少なくとも 1つは、薄膜トランジスタの半導体層とソース電極又 はドレイン電極との間に設けられたものであることを特徴とする請求項 41記載の回路 基板。
[44] 請求項 1、 14、 18、 22、 26、 30、 34又は 36記載の回路基板を含んで構成されること を特徴とする電子装置。
[45] 前記電子装置は、液晶表示装置であることを特徴とする請求項 44記載の電子装置。
[46] 前記電子装置は、有機エレクトロルミネセンス表示装置であることを特徴とする請求 項 44記載の電子装置。
[47] 少なくとも 1つの機能層からなる階層を含んで構成される回路基板の製造方法であつ て、
該製造方法は、機能膜上に異なる傾斜の側面を有する被覆パターン膜を形成する 工程と、
機能膜をエッチングして機能層を形成する工程とを含む
ことを特徴とする回路基板の製造方法。
[48] 前記機能層形成工程は、被覆パターン膜を用いて行われることを特徴とする請求項
47記載の回路基板の製造方法。
[49] 前記被覆パターン膜は、第 1の被覆パターン膜と第 2の被覆パターン膜とを含み、 該第 1の被覆パターン膜は、第 2の被覆パターン膜と異なる傾斜の側面を有する ことを特徴とする請求項 47記載の回路基板の製造方法。
[50] 前記被覆パターン膜の少なくとも 1つは、異なる傾斜の側面を有する
ことを特徴とする請求項 47記載の回路基板の製造方法。
[51] 前記被覆パターン膜形成工程は、マスクを介してフォトレジスト膜を一括露光する処 理を含むことを特徴とする請求項 47記載の回路基板の製造方法。
[52] 前記マスクは、透光部と遮光部と露光量制御部とを備え、
該露光量制御部は、透光部と遮光部との間に配置されることを特徴とする請求項 51 記載の回路基板の製造方法。
[53] 前記機能層形成工程は、ドライエッチングで行われることを特徴とする請求項 47記 載の回路基板の製造方法。
PCT/JP2006/311000 2005-08-11 2006-06-01 回路基板、電子装置、及び、回路基板の製造方法 WO2007017982A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/988,894 US8035103B2 (en) 2005-08-11 2006-06-01 Circuit board, electronic device, and method for producing circuit board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-233460 2005-08-11
JP2005233460 2005-08-11

Publications (1)

Publication Number Publication Date
WO2007017982A1 true WO2007017982A1 (ja) 2007-02-15

Family

ID=37727173

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/311000 WO2007017982A1 (ja) 2005-08-11 2006-06-01 回路基板、電子装置、及び、回路基板の製造方法

Country Status (2)

Country Link
US (1) US8035103B2 (ja)
WO (1) WO2007017982A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010058528A1 (ja) * 2008-11-20 2010-05-27 シャープ株式会社 半導体層およびその形成方法
WO2010086920A1 (ja) * 2009-01-30 2010-08-05 シャープ株式会社 表示装置の製造方法
JP2011151381A (ja) * 2009-12-21 2011-08-04 Semiconductor Energy Lab Co Ltd 薄膜トランジスタとその作製方法
JP2012049295A (ja) * 2010-08-26 2012-03-08 Sharp Corp 固体撮像素子および固体撮像素子の製造方法
JP2013033168A (ja) * 2011-08-03 2013-02-14 Japan Display East Co Ltd 表示装置及び表示装置の製造方法
WO2014061762A1 (en) * 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2015092631A (ja) * 2007-12-03 2015-05-14 株式会社半導体エネルギー研究所 半導体装置
JP2016181713A (ja) * 2011-01-28 2016-10-13 株式会社半導体エネルギー研究所 半導体装置
JP2019110337A (ja) * 2012-06-27 2019-07-04 株式会社半導体エネルギー研究所 半導体装置
JP7548478B2 (ja) 2020-04-24 2024-09-10 京東方科技集團股▲ふん▼有限公司 アレイ基板及びその製作方法、表示装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101903671B1 (ko) * 2011-10-07 2018-10-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102130184B1 (ko) 2012-10-24 2020-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
KR102434370B1 (ko) * 2015-08-27 2022-08-19 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102383745B1 (ko) 2016-11-11 2022-04-08 삼성디스플레이 주식회사 표시 장치
KR20180078018A (ko) * 2016-12-29 2018-07-09 엘지디스플레이 주식회사 전계 발광 표시 장치 및 그 제조 방법
CN106773554B (zh) * 2017-03-13 2018-08-14 武汉华星光电技术有限公司 光罩结构及coa型阵列基板
CN110416233A (zh) * 2019-08-30 2019-11-05 合肥鑫晟光电科技有限公司 阵列基板、显示面板及阵列基板的制作方法
CN110797353A (zh) * 2019-11-12 2020-02-14 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN111524903B (zh) * 2020-04-23 2023-03-28 深圳市华星光电半导体显示技术有限公司 Goa阵列基板及制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6473769A (en) * 1987-09-16 1989-03-20 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPH0555165A (ja) * 1991-08-26 1993-03-05 Sony Corp 配線用開口部及びその形成方法
JPH08153699A (ja) * 1994-09-16 1996-06-11 Semiconductor Energy Lab Co Ltd 薄膜半導体装置の作製方法
JPH0945793A (ja) * 1995-07-27 1997-02-14 Semiconductor Energy Lab Co Ltd 半導体装置
JPH10256394A (ja) * 1997-03-12 1998-09-25 Internatl Business Mach Corp <Ibm> 半導体構造体およびデバイス
JPH10256551A (ja) * 1997-03-12 1998-09-25 Internatl Business Mach Corp <Ibm> 電界効果トランジスタ
JP2000269511A (ja) * 1999-01-11 2000-09-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2003289081A (ja) * 1995-11-27 2003-10-10 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0161389B1 (ko) 1995-02-16 1999-01-15 윤종용 마스크 및 이를 사용한 패턴형성방법
US5940732A (en) 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
JP2000101090A (ja) 1998-09-25 2000-04-07 Toshiba Corp 薄膜トランジスタの製造方法
JP4159712B2 (ja) 1998-11-17 2008-10-01 株式会社半導体エネルギー研究所 半導体装置、アクティブマトリクス型表示装置、液晶表示装置、エレクトロルミネッセンス表示装置、ビデオカメラ、デジタルカメラ、プロジェクタ、ゴーグル型ディスプレイ、カーナビゲーションシステム、パーソナルコンピュータ又は携帯型情報端末
DE69942442D1 (de) 1999-01-11 2010-07-15 Semiconductor Energy Lab Halbleiteranordnung mit Treiber-TFT und Pixel-TFT auf einem Substrat
TWI287869B (en) * 2005-02-16 2007-10-01 Hannstar Display Corp Structure and manufacturing method of imager array unit

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6473769A (en) * 1987-09-16 1989-03-20 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPH0555165A (ja) * 1991-08-26 1993-03-05 Sony Corp 配線用開口部及びその形成方法
JPH08153699A (ja) * 1994-09-16 1996-06-11 Semiconductor Energy Lab Co Ltd 薄膜半導体装置の作製方法
JPH0945793A (ja) * 1995-07-27 1997-02-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP2003289081A (ja) * 1995-11-27 2003-10-10 Semiconductor Energy Lab Co Ltd 半導体装置
JPH10256394A (ja) * 1997-03-12 1998-09-25 Internatl Business Mach Corp <Ibm> 半導体構造体およびデバイス
JPH10256551A (ja) * 1997-03-12 1998-09-25 Internatl Business Mach Corp <Ibm> 電界効果トランジスタ
JP2000269511A (ja) * 1999-01-11 2000-09-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015092631A (ja) * 2007-12-03 2015-05-14 株式会社半導体エネルギー研究所 半導体装置
JP7432787B2 (ja) 2007-12-03 2024-02-16 株式会社半導体エネルギー研究所 表示装置
JP7137683B2 (ja) 2007-12-03 2022-09-14 株式会社半導体エネルギー研究所 表示装置
JP2022050424A (ja) * 2007-12-03 2022-03-30 株式会社半導体エネルギー研究所 表示装置
JPWO2010058528A1 (ja) * 2008-11-20 2012-04-19 シャープ株式会社 半導体層およびその形成方法
US20110220894A1 (en) * 2008-11-20 2011-09-15 Hiroaki Furukawa Semiconductor layer and method for forming same
US8415673B2 (en) 2008-11-20 2013-04-09 Sharp Kabushiki Kaisha Thin film transistor and semiconductor layer
WO2010058528A1 (ja) * 2008-11-20 2010-05-27 シャープ株式会社 半導体層およびその形成方法
US8530291B2 (en) 2009-01-30 2013-09-10 Sharp Kabushiki Kaisha Method for manufacturing display device
WO2010086920A1 (ja) * 2009-01-30 2010-08-05 シャープ株式会社 表示装置の製造方法
US9202929B2 (en) 2009-12-21 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method for manufacturing the same
JP2011151381A (ja) * 2009-12-21 2011-08-04 Semiconductor Energy Lab Co Ltd 薄膜トランジスタとその作製方法
JP2012049295A (ja) * 2010-08-26 2012-03-08 Sharp Corp 固体撮像素子および固体撮像素子の製造方法
JP2016181713A (ja) * 2011-01-28 2016-10-13 株式会社半導体エネルギー研究所 半導体装置
JP2013033168A (ja) * 2011-08-03 2013-02-14 Japan Display East Co Ltd 表示装置及び表示装置の製造方法
US9099359B2 (en) 2011-08-03 2015-08-04 Japan Display Inc. Display device and method for manufacturing display device
JP2019110337A (ja) * 2012-06-27 2019-07-04 株式会社半導体エネルギー研究所 半導体装置
WO2014061762A1 (en) * 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9647095B2 (en) 2012-10-17 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9306079B2 (en) 2012-10-17 2016-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP7548478B2 (ja) 2020-04-24 2024-09-10 京東方科技集團股▲ふん▼有限公司 アレイ基板及びその製作方法、表示装置

Also Published As

Publication number Publication date
US20090250701A1 (en) 2009-10-08
US8035103B2 (en) 2011-10-11

Similar Documents

Publication Publication Date Title
WO2007017982A1 (ja) 回路基板、電子装置、及び、回路基板の製造方法
US7319239B2 (en) Substrate for display device having a protective layer provided between the pixel electrodes and wirings of the active matrix substrate, manufacturing method for same, and display device
US7553707B2 (en) Method for manufacturing a Liquid crystal display device
US9184090B2 (en) Thin film transistor display panel and manufacturing method of the same
KR100448902B1 (ko) 표시장치
US7955908B2 (en) Thin film transistor array panel and manufacturing method thereof
TWI401802B (zh) 薄膜電晶體板及其製造方法
JP4485078B2 (ja) 半導体装置の作製方法
WO2012176422A1 (ja) 表示装置及びその製造方法
JP4454921B2 (ja) 半導体装置の作製方法
EP2001046A2 (en) Display device and method of manufacturing the same
US9812581B2 (en) Semiconductor device and method for manufacturing same
TW200415428A (en) Active matrix substrate and display device
US20120223308A1 (en) Thin-film transistor, process for production of same, and display device equipped with same
CN112928125A (zh) 阵列基板及显示面板
KR101338106B1 (ko) 액정표시장치 및 그 제조방법
WO2018061851A1 (ja) アクティブマトリクス基板およびその製造方法
KR20070115370A (ko) 개구율이 향상된 표시 장치 및 그 제조 방법
JP2008305860A (ja) 薄膜トランジスタ、表示装置、およびその製造方法
US11630360B2 (en) Liquid crystal display device
JPH10321865A (ja) 液晶表示素子駆動用薄膜トランジスタ及びその製造方法
US10396213B2 (en) Active device array substrate and manufacturing method thereof
KR100656910B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US10957712B2 (en) Substrate and method for producing substrate
JP2008083731A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11988894

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06756877

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP